KR100853466B1 - 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법 - Google Patents

온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법 Download PDF

Info

Publication number
KR100853466B1
KR100853466B1 KR1020070020727A KR20070020727A KR100853466B1 KR 100853466 B1 KR100853466 B1 KR 100853466B1 KR 1020070020727 A KR1020070020727 A KR 1020070020727A KR 20070020727 A KR20070020727 A KR 20070020727A KR 100853466 B1 KR100853466 B1 KR 100853466B1
Authority
KR
South Korea
Prior art keywords
pull
code
initial
resistor
calibration
Prior art date
Application number
KR1020070020727A
Other languages
English (en)
Inventor
정춘석
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070020727A priority Critical patent/KR100853466B1/ko
Priority to TW096150606A priority patent/TWI363354B/zh
Priority to CN2007103063426A priority patent/CN101256826B/zh
Priority to JP2007340451A priority patent/JP5171246B2/ja
Priority to US11/967,659 priority patent/US7710143B2/en
Application granted granted Critical
Publication of KR100853466B1 publication Critical patent/KR100853466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 온 다이 터미네이션 장치 및 온 다이 터미네이셩 장치의 캘리브래이션 동작을 빠르게 하기 위한 방법을 제공하기 위한 것으로, 본 발명에 따른 온 다이 터미네이션 장치는 초기 풀다운코드를 설정하기 위해 제1노드를 풀다운 구동하는 더미 풀다운 저항부; 풀업 캘리브래이션 동작 또는 초기 풀업코드 설정을 위해 상기 제1노드를 풀업 구동하는 제1풀업 저항부; 및 상기 더미 풀다운 저항부와 상기 제1풀업 저항부를 이용하여 설정된 상기 초기 풀다운코드와 초기 풀업코드를 초기값으로 사용하여 풀다운코드와 풀업코드를 생성하는 코드생성부를 포함한다.
온 다이 터미네이션, 캘리브래이션, 임피던스 매칭

Description

온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을 빠르게 하기 위한 방법{On Die Termination Device and Method for accelerating Calibration operation of the On Die Termination Device}
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도
도 2는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도
도 3은 도 2의 저장수단(207)의 일실시예 구성도
도 4는 풀업카운터(205) 또는 풀다운카운터(206)를 구성하는데 쓰이는 비트카운터 유닛의 일실시예 구성도
*도면의 주요 부분에 대한 부호의 설명
210: 제1풀업 저항부 220: 제2풀업 저항부
230: 풀다운 저항부 240: 더미 풀다운 저항부
203, 204: 비교기 205, 206: 카운터
207: 저장수단 208, 209: 멀티플렉서
본 발명은 메모리장치와 같은 각종 반도체 집적회로에 사용되는 온 다이 터미네이션(ODT, On Die Termination) 장치에 관한 것으로, 상세하게는 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션(ZQ calibration)에 관한 것이다.
CPU, 메모리 및 게이트 어레이 등과 같이 직접회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.
한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.
특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)
이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도이다.
도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1풀업 저항 부(110), 제2풀업 저항부(120), 풀다운구동 저항부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다.
그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 기준저항(101)(일반적으로 240Ω)과 제1풀업 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.
풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 제1풀업 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1풀업 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1풀업 저항부(110)의 전체 저항값이 기준저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1풀업 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)
상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>)는 제2풀업 저항부(120)에 입력되어 제2풀업구동 저항부(120)의 전체 저항값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 저항부(130)의 전체 저항값이 제2풀업 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)
상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진코드들(PCODE<0:N>, NCODE<0:N>)은 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 저항값(ZQ캘리브래이션부의 풀업 풀다운 저항부와 동일하게 레이아웃 되어있다.)을 결정)
참고로, 상술한 종래기술에는 풀업 및 풀다운 캘리브래이션을 모두 실시해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성해 온 다이 터미네이션 장치의 풀업 저항과 풀다운 저항의 저항값을 결정하는 경우에 대해 설명했지만, 온 다이 터미네이션 장치에서 항상 풀업저항과 풀다운 저항 모두를 구비하고 있는 것은 아니다. 예를 들어, 반도체 메모리장치의 경우에는 출력드라이버 측에는 풀업저항과 풀다운저항을 모두 사용하고 있지만, 입력버퍼 측에는 풀업저항만을 사용하고 있다.
따라서 온 다이 터미네이션 장치가 풀업저항만으로 구비된 경우에는, 도 1의 캘리브래이션 회로에서도, 풀업 캘리브래이션 코드를 생성하기 위한 부분인 풀업저항부(110), 카운터(105), 비교기(103)만으로 구성되면 된다. 그리고 그때의 동작은 상술한 풀업 캘리브래이션 과정과 동일하다.
ZQ캘리브래이션 동작을 하는 온 다이 터미네이션 장치를 사용하는 DDR3메모리장치의 경우 ZQ캘리브래이션 동작이 임피던스 미스매칭을 해결해 준다는 이점이 있지만, ZQ캘리브래이션 동작을 함으로써 데이터의 대역폭을 감소시킨다는 문제점도 있다. 따라서 ZQ캘리브래이션 동작에 필요한 시간을 최소로 해야 DQ패드의 임피던스 미스매칭도 줄이면서 데이터 전송에 있어서의 효율도 높일 수 있다.
또한, PVT변화 등이 커서 ZQ캘리브래이션 동작이 느려질 경우에는 스펙(spec)상에 주어진 시간내에 ZQ캘리브래이션이 동작이 완전히 완료되지 못하는 문제점도 있기 때문에 ZQ캘리브래이션 동작에 걸리는 시간을 줄일 필요가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 반도체 집적회로에 사용되는 온 다이 터미네이션 장치의 캘리브래이션 동작에 걸리는 시간을 줄이기 위한 것이다.
상기한 목적을 달성하기 위하여 본 발명은 PVT(프로세스, 전압, 온도)변화 중 공정진행 단계에서 발생하는 프로세스 오차를 미리 측정하여 풀업코드 및 풀다운코드의 초기값을 설정하여 캘리브래이션 동작을 빠르게 한다.
앞서 설명한 바와 같이, 캘리브래이션 동작은 PVT변화에 따라 저항값을 변경해 주기 위한 코드를 생성하는 과정이다. PVT중 VT에 해당하는 전압, 온도는 동작 순간순간에 따라 가변적인 크기를 가지나 프로세스 오차는 공정진행 단계에서 발생하며 시간에 따라 일정한 크기를 갖는다. 따라서 미리 프로세스 오차를 측정하여 풀업코드 및 풀다운코드의 초기값을 설정하면 캘리브래이션 동작을 빠르게 할 수가 있는 것이다.
본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 초기 풀다운코드를 설정하기 위해 제1노드를 풀다운 구동하는 더미 풀다운 저항부; 풀업 캘리브래이션 동작 또는 초기 풀업코드 설정을 위해 상기 제1노드를 풀업구동하는 제1풀업 저항부; 상기 더미 풀다운 저항부와 상기 제1풀업 저항부를 이용하여 설정된 상기 초기 풀다운코드와 초기 풀업코드를 초기값으로 사용하여 풀다운코드와 풀업코드를 생성하는 코드생성부를 포함한다.
또한, 초기값 저장수단을 구비하여 실시하는 경우 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 초기 풀다운코드를 설정하기 위해 제1노드를 풀다운구동하는 더미 풀다운 저항부; 풀업 캘리브래이션 동작 또는 초기 풀업코드 설정을 위해 상기 제1노드를 풀업 구동하는 제1풀업 저항부; 상기 더미 풀다운 저항부와 상기 제1풀업 저항부를 이용하여 생성한 상기 초기 풀업코드와 상기 초기 풀다운코드를 저장하기 위한 저장수단; 및 상기 저장수단에 저장된 상기 초기 풀업코드와 상기 초기 풀다운코드를 초기값으로 이용하여 상기 풀업코드와 풀다운코드를 생성하는 코드생성부를 포함한다.
본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법은, 제1노드에 연결된 제1풀업 저항부와 더미 풀다운 저항부를 이용하여 초기 풀업코드와 초기 풀다운코드를 생성하는 단계; 및 상기 초기 풀업코드 및 상기 초기 풀다운코드를 코드생성부에서 생성되는 풀업코드와 풀다운코드의 초기값으로 입력하는 단계를 포함한다.
또한, 온 다이 터미네이션 장치가 초기값 저장수단을 포함하는 경우 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법은, 제1 노드에 연결된 제1풀업 저항부와 더미 풀다운 저항부를 이용하여 초기 풀업코드와 초기 풀다운코드를 생성하는 단계; 및 코드생성부에서 생성되는 풀업코드와 풀다운코드의 초기값을 저장하는 저장수단에 상기 초기 풀업코드와 상기 초기 풀다운코드를 입력하는 단계를 포함한다.
본 발명이 풀업 또는 풀다운 저항만을 사용하는 온 다이 터미네이션 장치에 적용될 경우에(예를 들어 메모리장치의 입력버퍼 측에 적용될 때는 풀다운저항은 필요로 하지 않는다.), 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 캘리브래이션 동작 또는 초기 캘리브래이션 코드의 설정을 위해 제1노드를 구동하는 캘리브래이션 저항부; 및 상기 초기 캘리브래이션코드를 초기값으로 사용하여 캘리브래이션 코드를 생성하는 코드생성부를 포함한다.
또한, 본 발명이 풀업 또는 풀다운 저항만을 사용하는 온 다이 터미네이션 장치에 적용되며 초기값 저장수단을 구비하여 실시될 경우 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 캘리브래이션 동작 또는 초기 캘리브래이션 코드의 설정을 위해 제1노드를 구동하는 캘리브래이션 저항부; 상기 캘리브래이션 저항부를 이용한 상기 초기 캘리브래이션 코드를 저장하기 위한 저장수단; 및 상기 저장수단에 저장된 상기 초기 캘리브래이션 코드를 초기값으로 이용하여 캘리브래이션 코드를 생성하는 코드생성부를 포함한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가 장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도이다.
도면에 도시된 바와 같이, 본 발명은 코드생성부(202, 203, 204, 205, 206), 제1풀업 저항부(210), 제2풀업 저항부(220), 풀다운저항부(230), 더미 풀다운 저항부(240)를 포함한다.
본 발명은 종래의 온 다이 터미네이션 장치와는 다르게, 초기 풀다운코드(NOFFSET)를 설정하기 위해 제1노드(ZQ)를 풀다운 구동하는 더미 풀다운 저항부(240)를 더 포함한다. 또한, 코드생성부(202, 203, 204, 205, 206)는 더미 풀다운 저항부(240)와 제1풀업 저항부(210)를 이용하여 설정된 초기 풀다운 코드(NOFFSET)와 초기 풀업코드(POFFSET)를 초기값으로 사용하여 풀다운코드(NCODE<0:N>)와 풀업코드(PCODE<0:N>)를 생성한다.
더미 풀다운 저항부(240)는 풀다운 저항부(230)와 동일하게 구성되어 풀다운 저항부(230)의 프로세스 오차, 즉 오프셋에러(offset error)를 측정하기 위하여 구비된다. 풀다운 저항부(230)는 제1노드(ZQ)처럼 칩(CHIP) 외부로 뻗어있는 노드에 직접적으로 연결되어 있지 않기 때문에 풀다운 저항부(230)의 저항을 직접적으로 측정할 수가 없다. 따라서 풀다운 저항부(230)와 동일한 더미 풀다운 저항부(240)를 제1노드(ZQ)에 구비하여 더미 풀다운 저항부(240)의 저항을 측정한다. 이는 제1노드(ZQ)에 일정 전압을 가한 뒤 제1노드(ZQ)에 흐르는 전류를 측정하면 쉽게 알 수 있다. 후술하겠지만 제1풀업 저항부(210)의 저항값도 측정하는 것이 가능하기 때문에 더미 풀다운 저항부(240)의 저항값을 측정하는데 있어서 제1풀업 저항 부(210)는 문제되지 아니한다.
더미 풀다운 저항부(240)의 저항값을 측정하면, 프로세스에 대한 오차가 얼마인지를 쉽게 알 수 있다. 즉, 본래 더미 풀다운 저항부(240)의 저항값이 240Ω이어야 하는데 측정한 저항값이 230Ω이라면 프로세스에 의한 오프셋 에러가 10Ω이라고 생각할 수 있으며, 이를 미리 보정하기 위한 초기 풀다운 코드(NOFFSET)를 적절히 설정하면 된다.
풀다운 캘리브래이션(풀다운 코드(NCODE<0:N>)를 설정하기 위한 ZQ캘리브래이션) 동작시 풀다운 코드(NCODE<0:N>)의 초기값으로 앞서 설정한 초기 풀다운 코드(NOFFSET)를 이용하면, 실제 풀다운 캘리브래이션 동작시에는 온도(temperature)와 전압(voltage)에 대한 캘리브래이션만이 이루어지게 되므로 전체적인 풀다운 캘리브래이션 시간은 빨라질 수가 있는 것이다.
더미 풀다운 저항부(240)는 초기 풀다운 코드(NOFFSET)를 설정하기 위하여 사용되는 것이므로 초기 풀다운 코드(NOFFSET)를 설정한 뒤에는 모든 저항이 오프되어 있어야 한다. 이는 도면에 도시된 바와 같이, 더미 풀다운 저항부(240)가 멀티플렉서(209)를 통해 코드를 입력받게 구성하고, 앞서 설명한 초기 풀다운 코드(NOFFSET)를 설정할 때는 풀다운 저항부(240)를 온 시켜놓기 위한 풀다운 테스트코드(TESTCODEN)를, 그 이외에는 풀다운 저항부(240)의 모든 저항을 오프시키기 위한 코드(OFFCODE)를 입력받게 하면 된다. 멀티 플렉서(209)에 입력되는 TEST MODE2신호는 풀다운 테스트코드(TESTCODEN) 혹은 오프코드(OFFCODE) 중 하나를 선택하기 위해 배정된 테스트 모드 신호이다.(한번 초기 풀다운 코드를 생성한 후에는 항상 더미 풀다운 저항부를 오프시켜 놓아도 되기 때문에, 퓨즈등을 이용하여 퓨즈가 컷팅된 후에는 항상 멀티플렉서가 오프코드를 선택하게 할 수 있다.(TEST MODE2신호의 인에이블 여부를 퓨즈로 결정))
상술한 더미 풀다운 저항부(240)는 풀다운 저항부(230)와 마찬가지로 각각의 코드를 자신의 게이트에 입력받는 NMOS트랜지스터들과 NMOS트랜지스터들에 직렬로 연결된 저항들을 포함하여 구성될 수 있다.
초기 풀업코드(POFFSET)는 제1풀업 저항부(210)의 프로세스 오차를 측정하여 생성한다. 제1풀업 저항부(210)는 본래 풀업코드(PCODE<0:N>)를 입력받아 외부저항(도 2에 미도시)과 캘리브래이션 되지만, 초기 풀업코드(POFFSET) 설정을 위한 테스트시(즉, 오차 측정시)에는 풀업코드(PCODE<0:N>)가 아닌 풀업 테스트코드(TESTCODEP)를 입력받는다. 풀업 테스트코드(TESTCODEP)는 제1풀업 저항부(210)의 저항값을 측정하기 위해 제1풀업 저항부(210)를 온 시켜놓는 코드이다.
도면에 도시된 바와 같이, 제1풀업 저항부(210)가 멀티플렉서(208)를 통해 코드를 입력받게 구성하고, 풀업 테스트코드(TESTCODEP)와 풀업코드(PCODE<0:N>) 중 하나를 선택하기 위한 TEST MODE1신호를 배정하면, 제1풀업 저항부(210)가 초기 풀업코드(POFFSET) 설정을 위한 테스트시(즉, 오차 측정시)에만 풀업 테스트코드(TESTCODEP)를 입력받도록 구현하는 것이 가능하다.(이 경우에도 역시 퓨즈를 이용 TEST MODE1신호의 인에이블 여부를 결정하게 할 수 있다.)
제1풀업 저항부(210)의 저항값은 제1노드(ZQ)에 일정 전압을 가한 뒤 제1노드(ZQ)의 전류를 측정하면 쉽게 알 수 있으며, 이를 바탕으로 제1풀업 저항부(210) 의 프로세스 오차가 얼마인지 알 수 있다. 따라서 상술한 초기 풀다운 코드(NOFFSET)의 경우처럼 적절한 초기 풀업코드(POFFSET)를 설정할 수 있다.
제1풀업 저항부(210) 및 풀업코드(PCODE<0:N>)를 입력받아 제1풀업 저항부(210)와 동일한 저항값을 갖는 제2풀업 저항부(220)는, 도면에 도시된 바와 같이 각각의 코드를 자신의 게이트에 입력받는 PMOS트랜지스터들 및 PMOS트랜지스터들에 직렬로 연결된 저항들을 포함하여 구성될 수 있다.
코드생성부(202, 203, 204, 205, 206)는 기준전압(VREF)을 발생하는 기준전압 발생기(202); 제1노드(ZQ)의 전압과 기준전압(VREF)을 비교하여 풀업카운터(205)로 업/다운(UP/DN) 신호를 출력하는 제1비교기(203); 제2노드(b)의 전압과 기준전압(VREF)을 비교하여 풀다운카운터(206)로 업/다운(UP/DN)신호를 출력하는 제2비교기(204); 풀업코드(PCODE<0:N>)를 카운트하는 풀업카운터(205); 및 풀다운코드(NCODE<0:N>)를 카운트하는 풀다운카운터(206)를 포함하여 구성될 수 있다.
앞서 설명한 바와 같이 본 발명에서의 코드생성부(202, 203, 204, 205, 206)는 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 풀업코드(PCODE<0:N>)와 풀다운코드(NCODE<0:N>)의 초기값으로 사용하여 캘리브래이션 동작을 빠르게 하는 것을 특징으로 하는데, 구체적으로는 풀업카운터(205)와 풀다운카운터(206)가 초기값들을 입력받는다. 풀업카운터(205)와 풀다운카운터(206)가 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 입력받는 방법에는 두 가지가 있는데 이에 대해 알아본다.
첫번째로는 풀업카운터(205)와 풀다운카운터(206)가 카운터 자체적으로 초기 값을 저장할 수 있는 경우이다. 이 경우에는 설정된 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 각각 풀업카운터(205)와 풀다운카운터(206)의 초기값으로 입력하면 된다.
두번째로는 풀업카운터(205)와 풀다운카운터(206)가 카운터 자체적으로는 초기값을 저장할 수 없는 경우이다. 이때는 도면에 도시된 바와 같이 초기 풀다운코드(NOFFSET)와 초기 풀업코드(POFFSET)를 저장하기 위한 저장수단(207)을 온 다이 터미네이션 장치에 포함시키고, 설정된 초기 풀다운코드(NOFFSET)와 초기 풀업코드(POFFSET)를 저장수단(207)에 입력한다. 저장수단(207)은 초기 풀다운코드(NOFFSET)와 초기 풀업코드(POFFSET)를 저장하며, ZQ캘리브래이션 동작시 카운터들(205, 206)에 각각의 초기값을 전달한다.
본 발명에 따른 온 다이 터미네이션 장치의 전체적인 동작을 정리한다. TEST MODE1 신호를 가해 제1풀업 저항부(210)를 턴온하고 제1노드(ZQ)에 적정 전압을 가해 제1풀업 저항부(210)의 저항값을 측정한다. TEST MODE2신호를 가해 더미 풀다운 저항부(240)를 턴온하고 제1노드(ZQ)에 적정 전압을 가해 더미 풀다운 저항부(240)의 저항값을 측정한다. 측정된 저항값들에 기초하여 설정된 초기 풀다운코드(NOFFSET)와 초기 풀업코드(POFFSET)를 풀다운카운터(206)와 풀업카운터(205)에 초기값으로 입력한다. 이때 온다이 터미네이션 장치의 구성에 따라 두가지 방법이 사용될 수 있다.(직접입력 또는 저장수단을 통한 입력) 이제 온 다이 터미네이션 장치가 동작하면 종래와 동일하게 제1노드(ZQ)와 기준전압(VREF)의 전위를 비교하여 제1풀업 저항부(210)가 외부저항과 동일한 값을 갖도록 풀업코드(PCODE<0:N)를 생성하는 풀업 캘리브래이션을 실시하고, 제2노드(b)와 기준전압(VREF)의 전위를 비교하여 풀다운 저항부(230)가 제2풀업 저항부(220)(제1풀업 저항부(210)와 동일한 저항값을 가진다.)와 동일한 저항값을 갖도록 풀다운코드(NCODE<0:N>)를 생성하는 풀다운 캘리브래이션을 실시한다.
풀업 및 풀다운 캘리브래이션을 실시할 때 종래와는 다르게 프로세스 오차가 보정된 초기값(POFFSET, NOFFSET)을 가지고 시작하기 때문에 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작시간은 종래보다 단축된다.
도 3은 도 2의 저장수단(207)의 일실시예 구성도이다.
저장수단(207)은 초기 풀업코드(POFFSET)를 저장하기 위한 복수의 퓨즈들(301)과 초기 풀다운코드(NOFFSET)를 저장하기 위한 복수의 퓨즈들(302)을 포함하여 구성될 수 있다.
초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)는 온 다이 터미네이션 장치를 제작하는 과정에서 웨이퍼단계 이후에야 생성할 수 있다.(프로세스 오차는 웨이퍼단계에서 발생하므로)따라서 초기 풀다운(NOFFSET) 및 초기 풀업코드(POFFSET)를 저장하는 수단으로 퓨즈(fuse)를 사용하면 웨이퍼 단계 이후에 퓨즈를 컷팅(cutting)하여 코드를 손쉽게 저장하는 것이 가능하다.
도면에 도시된 저장수단에는 복수의 퓨즈(301, 302)들 이외에 멀티플렉서(303, 304)가 도시되어 있는데, 이는 초기 풀다운코드(NOFFSET)와 초기 풀업코드(POFFSET) 이외에 기존의 초기값들(Default CodeN, Default CodeP)을 선택적으로 카운터(205, 206)로 전달하기 위한 것이다.
초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 생성한 경우에는 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)의 저장을 위해서 퓨즈들(301, 302)을 컷팅하고, 멀티플렉서(303, 304)의 신호를 선택하기 위한 퓨즈(305, 306)를 컷팅하여 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)가 풀업카운터(205)와 풀다운카운터(206)로 전달될 수 있도록 한다.
초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 생성하지 않은 경우에는(즉, 종래와 같이 동작하려는 경우) 멀티플렉서(303, 304)의 신호를 선택하기 위한 퓨즈(305, 306)를 컷팅하지 아니하여, 기존의 초기값(Default CodeP, Default CodeN)(프로세스 오차를 고려한 초기값이 아닌 본 발명 이전에도 사용되어 오던 초기값)이 풀업카운터(205)와 풀다운카운터(206)로 전달될 수 있도록 한다.
참고로, 상기 퓨즈(301, 302, 305, 306)는 단지 물리적인 퓨즈 하나만을 나타내는 것이 아니라 퓨즈의 컷팅 여부에 따라 논리 '하이'또는 논리 '로우'를 출력하는 퓨즈를 포함하는 회로를 의미한다. 이러한 퓨즈(301, 302, 305, 306)는 각종 반도체장치에서는 널리 쓰이는 것으로 본 발명이 속하는 기술분야의 통상의 기술자라면 누구라도 용이하게 구현할 수 있으므로 이에 대한 상세한 설명은 생략하도록 한다.
도 4는 풀업카운터(205) 또는 풀다운카운터(206)를 구성하는데 쓰이는 비트카운터 유닛의 일실시예 구성도이다.
풀업카운터(205) 또는 풀다운카운터(206)는 도 4에 도시된 비트카운터 유닛을 직렬로 연결하여 구성된다. 예를 들어 풀업코드(PCODE<0:N>) 및 풀다운코 드(NCODE<0:N>)가 6비트로 이루어졌다면 비트카운터 유닛 6개를 직렬로 연결한다.
도면에 도시된 바와 같이, 비트카운터 유닛은 D플립플롭(401), XOR게이트(402), XNOR게이트(403), NOR게이트(404)를 포함하여 구성될 수 있다.
UP/DN단자는 비교기(203, 204)에서 출력되는 UP/DN신호가 입력되는 단자로 신호의 상태에 따라 비트카운터 유닛은 덧셈기(adder) 혹은 뺄셈기(substractor)로써 동작한다.
Cin 단자는 앞의 비트카운터 유닛으로부터 전달되는 캐리(carry)를 입력받는 캐리인 단자이며, Cout 단자는 뒤의 비트카운터 유닛으로 캐리(carry)를 전달하는 캐리아웃 단자이다. 또한, Dout 단자는 카운터의 출력이 되는 단자로 풀업코드(PCODE<0:N>) 혹은 풀다운코드(NCODE<0:N>)를 출력한다.
D플립플롭(401)에 있는 INIT단자가 바로 초기값을 입력받는 단자인데, INIT=0 이면 초기값=0으로 INIT=1이면 초기값=1로 결정된다. 기존의 비트카운터 유닛은 INIT단자에 프로세스 오차를 고려하지 아니한 초기값이 입력되었지만, 본 발명의 비트카운터 유닛에서는 INIT단자에 프로세스 오차를 고려한 초기 풀업코드(POFFSET) 혹은 초기 풀다운코드(NOFFSET)가 입력된다.
본 발명의 핵심은 비트카운터 유닛에 사용되는 초기값으로 초기 풀업코드(POFFSET) 혹은 초기 풀다운코드(NOFFSET)를 사용한다는데 있다. 실시형태에 따라서 비트카운터 유닛은 도면과는 다르게 여러 가지 형태로 구성될 수 있으며, 풀업카운터(205)에 쓰이느냐 풀다운카운터(206)에 쓰이느냐에 따라서도 비트카운터 유닛의 구성은 조금씩 달라질 수 있다.
또한, 초기 풀다운코드(NOFFSET) 및 초기 풀업코드(POFFSET)가 풀다운코드(NCODE<0:N>)및 풀업코드(PCODE<0:N>)의 모든 자릿수의 초기값으로 사용되지 않고 일부 자릿수의 코드값으로 사용될 수도 있다. 즉, 풀업코드(PCODE<0:N>) 및 풀다운코드(NCODE<0:N>)가 6비트로 구성된다면 초기 풀업코드(POFFSET) 및 초기 풀다운코드(NOFFSET)는 이중 상위 3비트로만 구성될 수도 있으며, 이 경우에도 ZQ캘리브래이션 동작을 상당히 빠르게 하는 것은 가능하다. 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)가 상위 3비트만으로 구성된다면 비트카운터 유닛 6개중 3개만이 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 입력받도록 구성하고, 나머지 3개의 비트카운터 유닛은 기존의 초기값을 입력받도록 구성하면 될 것이다.
상술한 도 2,3,4에 도시한 실시예에서는 온 다이 터미네이션 장치가 풀업저항부와 풀다운저항부를 모두 구비하고 풀업코드와 풀다운코드를 모두 생성해, 출력 드라이버(메모리장치에 적용된다면)의 풀업저항과 풀다운저항의 저항값을 결정하게 되는 실시예에 대해서 도시하였다. 하지만 본 발명의 핵심사상은 프로세스 오차를 보정하는 캘리브래이션 코드의 초기값을 설정하고, 이로부터 캘리브래이션 코드를 카운트한다는데 있다. 따라서 본 발명은 풀업저항부 또는 풀다운저항부만을 구비하는 온 다이 터미네이션 장치에도 적용될 수 있다.(예를 들어 메모리장치의 입력버퍼에서는 풀업저항만 사용된다.)
도 2를 참조하면, 온 다이 터미네이션 장치가 풀업저항부만을 구비하는 경우에는 캘리브래이션 저항부(210)와 코드생성부(이 경우에는 202, 203, 205만으로 구 성)를 포함하여 하나의 캘리브래이션 코드만(이 경우에는 풀업코드가 된다.)을 생성하면 되고, 풀다운 캘리브래이션을 위한 그 이외의 구성요소들은 제외하고 실시될 수 있다. 물론 이 경우에도 저장수단(206)은 포함할 수도 있고 포함하지 않을 수도 있다.
또한, 온 다이 터미네이션 장치가 풀다운저항부만을 구비하는 경우에는 도 2의 풀다운저항부(230)가 ZQ노드에 연결된(도면과는 달리 풀다운저항부는 ZQ노드에 연결되어야 한다, 이는 외부저항과 캘리브래이션 되어야 하기 때문이다.) 캘리브래이션저항부(230과 동일하며 ZQ노드에 연결)와 코드생성부(에 경우에는 202, 204, 205만으로 구성)를 포함하여 하나의 캘리브래이션 코드만(이 경우에는 풀다운코드가 된다.)을 생성하면 되고, 그 이외의 구성요소들은 제외하고 실시될 수 있다.
본 발명이 풀업저항부 또는 풀다운저항부만 구비하여 실시되는 경우에도 그 기본적인 동작은 상술한 도 2~4에 걸쳐 설명한 온 다이 터미네이션 장치의 동작과 동일하며, 단지 풀업코드 또는 풀다운코드와 동일한 하나의 캘리브래이션 코드를 생성한다는 차이점만 있을 뿐이므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
도 2를 다시 참조하여 본 발명에 따른 온 다이 터미네이션 장치의 ZQ캘리브래이션 동작을 빠르게 하는 방법에 대해 알아본다.
저장수단(207)을 사용하지 않는 경우 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법은, 제1노드(ZQ)에 연결된 제1풀업 저항부(210)와 더미 풀다운 저항부(240)를 이용하여 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 생성하는 단계; 및 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 코드생성부에서 생성되는 풀업코드(PCODE<0:N>)와 풀다운코드(NCODE<0:N>)의 초기값으로 입력하는 단계를 포함한다.
저장수단(207)을 사용하는 경우 본 발명에 따른 온 다이 터미네이션 장치의 ZQ캘리브래이션 동작을 빠르게 하는 방법은, 제1노드(ZQ)에 연결된 제1풀업 저항부(210)와 더미 풀다운 저항부(240)를 이용하여 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 생성하는 단계; 및 코드생성부에서 생성되는 풀업코드(PCODE<0:N>)와 풀다운코드(NCODE<0:N>)의 초기값을 저장하는 저장수단(207)에 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 입력하는 단계를 포함한다.
또한, 저장수단(207)이 퓨즈들(301. 302)을 포함하는 경우 초기 풀업코드(POFFSET)와 초기 풀다운코드(NOFFSET)를 입력하는 단계는, 저장수단(207)에 있는 퓨즈들(301, 302)을 코드에 따라 컷팅(cut) 혹은 커팅하지 아니하여(no cut) 이루어지는 것을 특징으로 할 수 있다.
또한, 상기 두 가지의 방법 모두는 초기 풀다운코드(NOFFSET)를 생성한 후 더미 풀다운 저항부(240)를 오프시키는 단계를 더 포함할 수 있다.
또한, 상기 두 가지 방법 모두 온 다이 터미네이션 장치를 포함하는 반도체장치를 제조하는데 있어서 웨이퍼 단계에서 이루어질 수 있다.
본 발명의 기술사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따른 온 다이 터미네이션 장치는 프로세스에 의한 오차를 보상한 초기값을 가지고 캘리브래이션 동작을 시작한다. 따라서 전압과 온도 등에 대한 오차에 대해서만 캘리브래이션을 하면 되기 때문에, 캘리브래이션 동작에 걸리는 시간이 줄어든다는 효과가 있다.
또한, 캘리브래이션 동작을 빠르게 하는 온 다이 터미네이션 장치가 메모리장치 등에 응용될 경우, 종래와 같이 캘리브래이션에 걸리는 시간 때문에 메모리장치의 대역폭이 줄어드는 문제점을 개선할 수 있다.
또한, 스펙(spec)상의 주어진 시간 내에 캘리브래이션 동작이 끝나지 못하는 일도 발생하지 않는다는 장점이 있다.

Claims (40)

  1. 초기 풀다운코드를 설정하기 위해 제1노드를 풀다운 구동하는 더미 풀다운 저항부;
    풀업 캘리브래이션 동작 또는 초기 풀업코드 설정을 위해 상기 제1노드를 풀업 구동하는 제1풀업 저항부; 및
    상기 더미 풀다운 저항부와 상기 제1풀업 저항부를 이용하여 설정된 상기 초기 풀다운코드와 초기 풀업코드를 초기값으로 사용하여 풀다운코드와 풀업코드를 생성하는 코드생성부
    를 포함하는 온 다이 터미네이션 장치.
  2. 제 1항에 있어서,
    상기 더미 풀다운 저항부는,
    풀다운 저항부와 동일하게 구성된 것을 특징으로 하는 온 다이 터미네이션 장치.
  3. 제 2항에 있어서,
    상기 초기 풀다운코드는,
    상기 제1노드에 연결된 상기 더미 풀다운 저항부의 저항값을 측정하여 설정하고,
    상기 초기 풀업코드는,
    상기 제1노드에 연결된 상기 제1풀업 저항부의 저항값을 측정하여 설정하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  4. 제 1항에 있어서,
    상기 코드생성부는,
    상기 풀업코드를 카운트하는 풀업카운터; 및
    상기 풀다운코드를 카운트하는 풀다운카운터를 포함하며,
    상기 초기 풀업코드는 상기 풀업카운터의 초기값으로, 상기 초기 풀다운코드는 상기 풀다운카운터의 초기값으로 사용되는 것을 특징으로 하는 온 다이 터미네이션 장치.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  6. 초기 풀다운코드를 설정하기 위해 제1노드를 풀다운구동하는 더미 풀다운 저항부;
    풀업 캘리브래이션 동작 또는 초기 풀업코드 설정을 위해 상기 제1노드를 풀업 구동하는 제1풀업 저항부;
    상기 더미 풀다운 저항부와 상기 제1풀업 저항부를 이용하여 생성한 상기 초기 풀업코드와 상기 초기 풀다운코드를 저장하기 위한 저장수단; 및
    상기 저장수단에 저장된 상기 초기 풀업코드와 상기 초기 풀다운코드를 초기값으로 이용하여 풀업코드와 풀다운코드를 생성하는 코드생성부
    를 포함하는 온 다이 터미네이션 장치.
  7. 제 6항에 있어서,
    상기 제1풀업 저항부는,
    상기 풀업코드를 입력받아 외부저항과 캘리브래이션되며, 초기 풀업코드 설정을 위한 테스트시에는 상기 풀업코드가 아닌 풀업 테스트코드를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
  8. 제 7항에 있어서,
    상기 온 다이 터미네이션 장치는,
    상기 풀업코드를 입력받아 상기 제1풀업 저항부와 동일한 저항값을 갖는 제2풀업 저항부; 및
    상기 풀다운코드를 입력받아 상기 제2풀업 저항부와 캘리브래이션되는 풀다운 저항부
    를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  9. 제 8항에 있어서,
    상기 더미 풀다운 저항부는,
    상기 풀다운 저항부와 동일하게 구성되는 것을 특징으로 하는 온 다이 터미네이션 장치.
  10. 제 9항에 있어서,
    상기 더미 풀다운 저항부는,
    상기 초기 풀다운코드를 설정할때만 동작하며, 그 이외에는 오프되어 있는 것을 특징으로 하는 온 다이 터미네이션 장치.
  11. 제 9항에 있어서,
    상기 더미 풀다운 저항부는,
    멀티플렉서를 통해 코드를 입력받아 동작하며,
    상기 초기 풀다운코드를 설정할때는 풀다운테스트코드를, 그 이외에는 상기 더미 풀다운 저항부를 오프시키는 코드를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
  12. 제 7항에 있어서,
    상기 제1풀업 저항부는,
    멀티플렉서를 통해 코드를 입력받아 동작하며,
    상기 초기 풀업코드를 설정할때는 풀업 테스트코드를, 그 이외에는 상기 풀업코드를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
  13. 제 8항에 있어서,
    상기 코드생성부는,
    상기 저장수단으로부터 상기 초기 풀업코드를 초기값으로 입력받아 상기 풀업코드를 카운트하는 풀업카운터; 및
    상기 저장수단으로부터 상기 초기 풀다운코드를 초기값으로 입력받아 상기 풀다운코드를 카운트하는 풀다운카운터를 포함하는 것을 특징으로 하는 온 다이 터 미네이션 장치.
  14. 제 13항에 있어서,
    상기 코드생성부는,
    기준전압을 발생하는 기준전압 발생기;
    상기 제1노드의 전압과 상기 기준전압을 비교하여 상기 풀업카운터로 업/다운 신호를 출력하는 제1비교기; 및
    제2노드의 전압과 상기 기준전압을 비교하여 상기 풀다운카운터로 업/다운 신호를 출력하는 제2비교기를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치
  15. 제 10항에 있어서,
    상기 제1풀업 및 제2풀업 저항부는,
    각각의 코드를 자신의 게이트에 입력받는 PMOS트랜지스터들; 및
    상기 PMOS트랜지스터들에 직렬로 연결된 저항들을 포함하여 구성된 것을 특징으로 하는 온 다이 터미네이션 장치.
  16. 제 10항에 있어서,
    상기 더미 풀다운 및 풀다운 저항부는,
    각각의 코드를 자신의 게이트에 입력받는 NMOS트랜지스터들; 및
    상기 NMOS트랜지스터들에 직렬로 연결된 저항들을 포함하여 구성된 것을 특징으로 하는 온 다이 터미네이션 장치.
  17. 제 6항에 있어서,
    상기 저장수단은,
    상기 초기 풀업코드를 저장하기 위한 복수의 퓨즈들; 및
    상기 초기 풀다운코드를 저장하기 위한 복수의 퓨즈들
    을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  18. 제 13항에 있어서,
    상기 저장수단은,
    상기 초기 풀업코드를 저장하기 위한 복수의 퓨즈들; 및
    상기 초기 풀다운코드를 저장하기 위한 복수의 퓨즈들을 포함하며,
    상기 풀업카운터로 상기 초기 풀업코드와 기존의 초기값들을 선택적으로 전달하며, 상기 풀다운카운터로 상기 초기 풀업코드와 기존의 초기값들을 선택적으로 전달하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  19. 제 6항 내지 18항 중 어느 한 항에 있어서,
    상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  20. 제1노드에 연결된 제1풀업 저항부와 더미 풀다운 저항부를 이용하여 초기 풀업코드와 초기 풀다운코드를 생성하는 단계; 및
    상기 초기 풀업코드 및 상기 초기 풀다운코드를 코드생성부에서 생성되는 풀업코드와 풀다운코드의 초기값으로 입력하는 단계
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  21. 제1노드에 연결된 제1풀업 저항부와 더미 풀다운 저항부를 이용하여 초기 풀업코드와 초기 풀다운코드를 생성하는 단계; 및
    코드생성부에서 생성되는 풀업코드와 풀다운코드의 초기값을 저장하는 저장수단에 상기 초기 풀업코드와 상기 초기 풀다운코드를 입력하는 단계
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  22. 제 21항에 있어서,
    상기 초기 풀업코드와 상기 초기 풀다운코드를 입력하는 단계는,
    저장수단에 있는 퓨즈들을 코드에 따라 컷팅 혹은 컷팅하지 아니하여 이루어지는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  23. 제 20 내지 22항 중 어느 한 항에 있어서,
    상기 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법은,
    상기 초기 풀다운코드를 생성한 후 상기 더미 풀다운 저항부를 오프시키는 단계를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  24. 제 20항 내지 22항 중 어느 한 항에 있어서,
    상기 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법은,
    반도체장치의 제조공정 중 웨이퍼단계에서 이루어지는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  25. 제 20 내지 22항 중 어느 한 항에 있어서,
    상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 동작을 빠르게 하는 방법.
  26. 캘리브래이션 동작 또는 초기 캘리브래이션 코드의 설정을 위해 제1노드를 구동하는 캘리브래이션 저항부; 및
    상기 초기 캘리브래이션코드를 초기값으로 사용하여 캘리브래이션 코드를 생성하는 코드생성부
    를 포함하는 온 다이 터미네이션 장치.
  27. 제 26항에 있어서,
    상기 캘리브래이션 저항부는 상기 제1노드를 풀업구동하는 풀업저항이며,
    상기 캘리브래이션 코드는 반도체장치의 버퍼 측의 풀업저항의 저항값을 결정하기 위한 풀업코드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  28. 제 26항에 있어서,
    상기 캘리브래이션 저항부는 상기 제1노드를 풀다운 구동하는 풀다운저항이며,
    상기 캘리브래이션 코드는 반도체장치의 버퍼측의 풀다운저항의 저항값을 결정하기 위한 풀다운코드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  29. 제 26항에 있어서,
    상기 초기 캘리브래이션 코드는,
    상기 제1노드에 연결된 상기 캘리브래이션 저항부의 저항값을 측정하여 설정하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  30. 제 26항에 있어서,
    상기 코드생성부는,
    상기 캘리브래이션 코드를 카운트하는 카운터를 포함하며,
    상기 초기 캘리브래이션 코드는 상기 카운터의 초기값으로 사용되는 것을 특징으로 하는 온 다이 터미네이션 장치.
  31. 제 26항 내지 30항 중 어느 한 항에 있어서,
    상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  32. 캘리브래이션 동작 또는 초기 캘리브래이션 코드의 설정을 위해 제1노드를 구동하는 캘리브래이션 저항부;
    상기 캘리브래이션 저항부를 이용한 상기 초기 캘리브래이션 코드를 저장하기 위한 저장수단; 및
    상기 저장수단에 저장된 상기 초기 캘리브래이션 코드를 초기값으로 이용하여 캘리브래이션 코드를 생성하는 코드생성부
    를 포함하는 온 다이 터미네이션 장치.
  33. 제 32항에 있어서,
    상기 캘리브래이션 저항부는 상기 제1노드를 풀업구동하는 풀업저항이며,
    상기 캘리브래이션 코드는 반도체장치의 버퍼 측의 풀업저항의 저항값을 결정하기 위한 풀업코드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  34. 제 32항에 있어서,
    상기 캘리브래이션 저항부는 상기 제1노드를 풀다운구동하는 풀다운저항이며,
    상기 캘리브래이션 코드는 반도체장치의 버퍼 측의 풀다운저항의 저항값을 결정하기 위한 풀다운코드인 것을 특징으로 하는 온 다이 터미네이션 장치.
  35. 제 32항에 있어서,
    상기 캘리브래이션 저항부는,
    상기 캘리브래이션 코드를 입력받아 외부저항과 캘리브래이션 되며, 초기 캘리브래이션 코드 설정을 위한 테스트시에는 상기 캘리브래이션 코드가 아닌 테스트코드를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
  36. 제 35항에 있어서,
    상기 캘리브래이션 저항부는,
    멀티플렉서를 통해 코드를 입력받아 동작하며,
    상기 초기 캘리브래이션 코드를 설정할때는 상기 테스트코드를, 그 이외에는 상기 캘리브래이션 코드를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
  37. 제 32항에 있어서,
    상기 코드생성부는,
    상기 저장수단으로부터 상기 초기 캘리브래이션 코드를 초기값으로 입력받아 상기 캘리브래이션 코드를 카운트하는 카운터를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  38. 제 37항에 있어서,
    상기 코드생성부는,
    기준전압을 발생하는 기준전압 발생기; 및
    상기 제1노드의 전압과 상기 기준전압을 비교하여 상기 카운터로 업/다운 신호를 출력하는 비교기
    를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  39. 제 32항에 있어서,
    상기 저장수단은,
    상기 초기 캘리브래이션 코드를 저장하기 위한 복수의 퓨즈들을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
  40. 제 32항 내지 39항 중 어느 한 항에 있어서,
    상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.
KR1020070020727A 2007-03-02 2007-03-02 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법 KR100853466B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070020727A KR100853466B1 (ko) 2007-03-02 2007-03-02 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
TW096150606A TWI363354B (en) 2007-03-02 2007-12-27 Impedance matching circuit and method for performing zq calibration of semiconductor memory device
CN2007103063426A CN101256826B (zh) 2007-03-02 2007-12-28 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
JP2007340451A JP5171246B2 (ja) 2007-03-02 2007-12-28 インピーダンスマッチング回路及びこれを備える半導体素子
US11/967,659 US7710143B2 (en) 2007-03-02 2007-12-31 Impedance matching circuit and semiconductor memory device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020727A KR100853466B1 (ko) 2007-03-02 2007-03-02 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법

Publications (1)

Publication Number Publication Date
KR100853466B1 true KR100853466B1 (ko) 2008-08-21

Family

ID=39732660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020727A KR100853466B1 (ko) 2007-03-02 2007-03-02 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법

Country Status (5)

Country Link
US (1) US7710143B2 (ko)
JP (1) JP5171246B2 (ko)
KR (1) KR100853466B1 (ko)
CN (1) CN101256826B (ko)
TW (1) TWI363354B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969182B2 (en) 2009-08-03 2011-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having ZQ calibration circuits and calibration methods thereof
KR101062777B1 (ko) 2010-04-30 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR20130093231A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 저항 측정 회로, 저항 측정 방법 그리고 임피던스 조절회로
KR20170127169A (ko) * 2016-05-11 2017-11-21 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
CN109917153A (zh) * 2017-12-12 2019-06-21 航天科工惯性技术有限公司 加速度计参数标定装置及使用其的参数标定方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8793091B2 (en) * 2008-04-10 2014-07-29 Nvidia Corporation System and method for integrated circuit calibration
KR100974225B1 (ko) 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
KR101046242B1 (ko) 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101138706B1 (ko) * 2009-11-30 2012-04-20 에스케이하이닉스 주식회사 반도체 회로
KR101047062B1 (ko) 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101138834B1 (ko) * 2010-05-25 2012-05-10 에스케이하이닉스 주식회사 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
US8384424B2 (en) * 2011-04-08 2013-02-26 Ati Technologies Ulc Real time averaged impedance calibration for on-die termination
US8803535B2 (en) * 2011-06-29 2014-08-12 Lsi Corporation Impedance mismatch detection circuit
JP2013223189A (ja) 2012-04-18 2013-10-28 Elpida Memory Inc 半導体装置
TWI489478B (zh) * 2012-05-07 2015-06-21 Etron Technology Inc 共用記憶體電路內的阻抗匹配電路執行初始校正及全時更新模式校正的方法和可於初始校正及全時更新模式校正共用阻抗匹配電路的記憶體電路
KR102070619B1 (ko) 2013-03-13 2020-01-30 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
CN104935321B (zh) * 2014-03-18 2017-11-28 扬智科技股份有限公司 输入输出阻抗校正电路与方法
KR102163263B1 (ko) * 2014-03-27 2020-10-12 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 회로
WO2015149283A1 (zh) * 2014-04-01 2015-10-08 京微雅格（北京）科技有限公司 一种集成电路芯片及其阻抗校准方法
KR20160029392A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 임피던스 조정 회로 및 이를 이용한 반도체 메모리와 메모리 시스템
CN105812013A (zh) * 2014-12-31 2016-07-27 北京华大九天软件有限公司 一种用于串行信号通信收发终端电阻的自动校准电路和方法
US9484916B1 (en) * 2015-03-16 2016-11-01 Altera Corporation Adaptive on-chip termination circuitry
KR20160138627A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 임피던스 조절 회로 및 방법
KR102363346B1 (ko) * 2015-08-20 2022-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102378520B1 (ko) * 2015-08-26 2022-03-25 에스케이하이닉스 주식회사 반도체 장치 및 시스템
US9766831B2 (en) * 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9780785B2 (en) * 2015-12-21 2017-10-03 Integrated Silicon Solution, Inc. Calibration circuit for on-chip drive and on-die termination
KR102679069B1 (ko) * 2016-10-05 2024-07-02 에스케이하이닉스 주식회사 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
KR102635549B1 (ko) * 2016-10-25 2024-02-13 에스케이하이닉스 주식회사 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
US10348270B2 (en) * 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
CN109785872B (zh) * 2017-11-10 2020-10-09 瑞昱半导体股份有限公司 记忆体控制器
CN109872746A (zh) * 2017-12-05 2019-06-11 长鑫存储技术有限公司 一种驱动电阻电路
US10720191B2 (en) 2017-12-21 2020-07-21 Samsung Electronics Co., Ltd. Storage device including calibration device
CN110289031B (zh) * 2018-03-19 2021-05-28 长鑫存储技术有限公司 存储器驱动电路及其阻抗匹配方法、半导体存储器
CN108511013B (zh) * 2018-05-28 2023-10-20 长鑫存储技术有限公司 Zq校准电路的驱动电路及驱动方法
JP2021185650A (ja) 2020-05-25 2021-12-09 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. インピーダンスキャリブレーション回路
KR20220063956A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 메모리 장치의 임피던스 조정 회로 및 임피던스 조정 방법
KR20220070643A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20230065531A (ko) * 2021-11-05 2023-05-12 삼성전자주식회사 메모리 장치, 메모리 장치의 캘리브레이션 방법 및 제조 방법
US11936356B2 (en) 2022-05-12 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Impedance matching circuit and method
CN117558329A (zh) * 2022-08-03 2024-02-13 长鑫存储技术有限公司 阻抗匹配电路、阻抗匹配方法以及半导体存储器
JP2024043330A (ja) * 2022-09-16 2024-03-29 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083814A (ko) * 2003-03-25 2004-10-06 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
KR20050104236A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127132A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd インピーダンスマッチング回路および半導体記憶装置
JP3475870B2 (ja) * 1999-09-20 2003-12-10 日本電気株式会社 インピーダンス調整回路
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
JP4290537B2 (ja) * 2003-11-26 2009-07-08 株式会社ルネサステクノロジ 半導体装置
JP2006060751A (ja) * 2004-08-24 2006-03-02 Ricoh Co Ltd 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器
US7514954B2 (en) * 2006-05-10 2009-04-07 Micron Technology, Inc. Method and apparatus for output driver calibration
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083814A (ko) * 2003-03-25 2004-10-06 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
KR20050104236A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969182B2 (en) 2009-08-03 2011-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having ZQ calibration circuits and calibration methods thereof
KR101062777B1 (ko) 2010-04-30 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
US8238180B2 (en) 2010-04-30 2012-08-07 SK Hynix Inc. Semiconductor memory apparatus
KR20130093231A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 저항 측정 회로, 저항 측정 방법 그리고 임피던스 조절회로
KR20170127169A (ko) * 2016-05-11 2017-11-21 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR102529968B1 (ko) 2016-05-11 2023-05-08 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
CN109917153A (zh) * 2017-12-12 2019-06-21 航天科工惯性技术有限公司 加速度计参数标定装置及使用其的参数标定方法

Also Published As

Publication number Publication date
TWI363354B (en) 2012-05-01
US7710143B2 (en) 2010-05-04
JP2008219865A (ja) 2008-09-18
CN101256826B (zh) 2013-03-27
CN101256826A (zh) 2008-09-03
JP5171246B2 (ja) 2013-03-27
TW200845027A (en) 2008-11-16
US20080211534A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
KR100853466B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100879782B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100902104B1 (ko) 반도체 메모리장치
KR100875673B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR101138834B1 (ko) 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US7961001B1 (en) Impedance adjusting device
KR100780646B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
US7683657B2 (en) Calibration circuit of on-die termination device
KR100863535B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101145333B1 (ko) 임피던스 조절 장치
KR100820783B1 (ko) 미스매치를 줄인 온 다이 터미네이션 장치
US20130162286A1 (en) Impedance code generation circuit and semiconductor memory device including the same
KR100907929B1 (ko) 반도체 칩의 푸르브 테스트장치 및 테스트방법
KR20080018779A (ko) 온 다이 터미네이션 장치.
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
US7772878B2 (en) Parallel resistor circuit, on-die termination device having the same, and semiconductor memory device having the on-die termination device
KR100948066B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR20090023833A (ko) 온 다이 터미네이션 장치
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 12