KR20080018779A

KR20080018779A - 온 다이 터미네이션 장치.

Info

Publication number: KR20080018779A
Application number: KR1020070031989A
Authority: KR
Inventors: 이근일; 최창규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-08-24
Filing date: 2007-03-30
Publication date: 2008-02-28
Also published as: KR100870427B1

Abstract

본 발명은 온 다이 터미네이션 장치의 해상도를 높이기 위한 것으로, 본 발명에 따른 온 다이 터미네이션 장치는 외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀업 캘리브래이션 저항부; 외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부; 입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및 입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.

온 다이 터미네이션, 임피던스 매칭, 캘리브래이션

Description

온 다이 터미네이션 장치.{On Die Termination Device}

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도.

도 2a 및 도 2b는 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 입/출력 패드측의 풀업 저항부의 저항값 변화를 나타낸 그래프.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도.

도 4a, 도 4b는 온 다이 터미네이션 장치가 도 3과 같이 구성되고, 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 풀업 터미네이션 저항부(370+380)의 저항값 변화를 나타낸 그래프.

도 5는 온 다이 터미네이션 장치가 풀업 저항부만을 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치를 도시한 도면.

도 6은 본 발명에 따른 온 다이 터미네이션 장치가 매우 큰 터미네이션 저항값을 가질 수 있도록 하기 위하여 구비되어야 하는 추가적인 회로의 구성도를 도시한 도면.

도 7은 도 6의 ODT오프신호 발생부(610)의 일실시예 구성도.

도 8은 도 6의 출력부(620)의 일실시예 구성도.

도 9는 도 6의 실시예에서 MRS세팅에 의한 커맨드도 입력받기 위한 회로를 더 구비한 실시예를 도시한 도면.

도 10은 도 9의 MRS입력부(930)의 일실시예 구성도.

도 11은 도 9의 제어부(940)의 일실시예 구성도.

도 12는 도 9에서 도 11까지 설명한 온 다이 터미네이션 장치에서의 신호 타이밍도.

*도면의 주요 부분에 대한 부호의 설명

310+320: 풀업 캘리브래이션 저항부 350+360: 풀다운 캘리브래이션 저항부

370+380: 풀업 터미네이션 저항부 390+400: 풀다운 터미네이션 저항부

320, 360, 380, 400: 해상도를 높이기 위한 턴온저항

본 발명은 메모리장치와 같은 각종 반도체 집적회로에 사용되는 온 다이 터미네이션(ODT, On Die Termination) 장치에 관한 것으로, 상세하게는 온 다이 터미네이션 장치의 해상도를 높이기 위한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수 신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)

이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도이다.

도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1풀업 저항부(110), 제2풀업 저항부(120), 풀다운구동 저항부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다.

그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 기준저항(101)(일반적으로 240Ω)과 제1풀업 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.

풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 제1풀업 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1풀업 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1풀업 저항부(110)의 전체 저항값이 기준저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1풀업 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)

상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>)는 제2풀업 저항부(120)에 입력되어 제2풀업구동 저항부(120)의 전체 저항값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 저항부(130)의 전체 저항값이 제2풀업 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)

상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 저항부와 동일하게 레이아웃 되어있는 입/출력 패드 측의 풀업 및 풀다운저항에 입력되어 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 저항값을 결정)

참고로, 상술한 종래기술에는 풀업 및 풀다운 캘리브래이션을 모두 실시해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성해 온 다이 터미네이션 장치의 풀업 저항부와 풀다운 저항부의 저항값을 결정하는 경우에 대해 설명했지만, 온 다이 터미네이션 장치에서 항상 풀업 저항부와 풀다운 저항부 모두를 구비하고 있는 것은 아니다. 예를 들어, 반도체 메모리장치의 경우에는 출력드라이버 측에는 풀업 저항부와 풀다운 저항부를 모두 사용하고 있지만, 입력버퍼 측에는 풀업 저항부만을 사용하고 있다.

따라서 온 다이 터미네이션 장치가 입/출력패드 측에 풀업 저항부만으로 구성된 경우에는, 도 1의 캘리브래이션 회로에서도, 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 부분인 풀업 저항부(110), 카운터(105), 비교기(103)만으로 구성되면 된다. 그리고 그때의 동작은 상술한 풀업 캘리브래이션 과정과 동일하다.

도 2a 및 도 2b는 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 입/출력 패드측의 풀업 저항부의 저항값 변화를 나타낸 그래프이다.

도면의 X축은 이진수 형태의 풀업 캘리브래이션 코드(PCODE<0:N>)를 십진수화해서 나타낸 값이며, Y축은 입/출력 패드 측 풀업 저항부의 저항값을 옴(ohm) 단위로 나타낸 것이다.

도면을 보면, 입/출력 패드 측의 풀업 저항부가 가져야 하는 목표(target)저항은 단지 60옴, 40옴 이지만, 풀업 저항부가 가질 수 있는 저항값의 범위는 상당히 넓다는 것을 확인할 수 있으며, 풀업 캘리브래이션 코드(PCODE<0:N>)가 하나씩 변화할 때마다 풀업 저항부의 저항값도 상당히 많이 변하게 되는 것을 확인할 수 있다.

이와 같이, 풀업 캘리브래이션 코드(PCODE<0:N>)의 변화에 대한 풀업 저항부의 저항값 변화의 폭이 크다면, 목표값에 풀업 저항부의 저항값을 정확히 맞추기가 어려워 진다. 따라서 온 다이 터미네이션 장치가 정확한 임피던스 매칭(impedance matching)을 시키는데 문제가 생기게 되고, 이는 온 다이 터미네이션 장치가 적용되는 반도체장치의 속도를 떨어뜨리게 된다는 문제점이 있다.

물론, 풀업 저항부에 병렬로 연결된 저항들의 갯수를 늘리고, 풀업 캘리브래이션 코드(PCODE<0:N>)를 더욱 세분화 한다면 온 다이 터미네이션 장치의 해상도(resolution)를 높이는 것이 가능하기는 하지만, 이러한 것은 높아지는 해상도만큼 전체 회로의 면적을 증가시키게 된다는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 온 다이 터미네이션 장치의 전체 면적을 늘리지 않으면서도 온 다이 터미네이션 장치의 해상도(resolution)를 높이기 위한 것이다.

상기한 목적을 달성하기 위한, 온 다이 터미네이션 장치가 풀업 및 풀다운 저항부를 모두 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀 업 캘리브래이션 저항부; 외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부; 입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및 입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.

또한, 온 다이 터미네이션 장치가 풀업 또는 풀다운 저항부 중 하나만을 포함하는 경우(버퍼 측에서 풀업 또는 풀다운 중 한쪽으로만 터미네이션), 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 외부저항과 캘리브래이션 되는, 캘리브래이션 코드를 생성하기 위한 캘리브래이션 저항부; 및 입/출력 패드 측에서 상기 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드와 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항을 포함하는 것을 특징으로 한다.

즉, 본 발명의 온 다이 터미네이션 장치는, 제1노드의 전압과 기준전압에 응답하여 캘리브래이션 코드를 생성하는 코드생성부; 상기 캘리브래이션 코드를 입력받아 온/오프 되며, 상기 제1노드에 병렬로 연결된 다수의 캘리브래이션 저항; 및 상기 다수의 캘리브래이션 저항에 병렬로 연결되며, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항을 포함하는 캘리브래이션 회로를 구비한 다.

또한, 본 발명에서는 상기 실시예에 따른 온 다이 터미네이션 장치가 번 인 테스트 등에 대비하기 위한 추가적인 회로를 구비한 온 다이 터미네이션 장치도 제공하는데 이 경우 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 상기 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 상기 저항부들 내에는 온/오프신호의 제어를 받아 상기 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, 상기 ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; 및 상기 ODT오프신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키는 출력부를 포함한다.

또한, 추가적으로 MRS세팅에 의한 커맨드도 입력받기 위한 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 상기 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 상기 저항부들 내에는 온/오프신호의 제어를 받아 상기 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, 상기 ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부; 상기 ODT오프신호 발생부와 상기 MRS입력부의 출력에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 오프 또는 인에이블 을 위한 신호를 출력하는 제어부; 및 상기 제어부의 출력신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 출력부를 포함한다.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도이다.

도면에 도시된 바와 같이 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드에 연결된 외부저항(301)과 캘리브래이션 되는, 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 풀업 캘리브래이션 저항부(310+320); ZQ노드에 연결된 외부저항(301)과 캘리브래이션 되는, 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성하기 위한 풀다운 캘리브래이션 저항부(350+360); 입/출력 패드(DQ) 측에서 풀업 캘리브래이션 코드(PCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부(370+380); 및 입/출력 패드(DQ) 측에서 상기 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부(390+400)를 포함하며, 상기 저항부들(310+320, 350+360, 370+380, 390+400)은 상기 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)과 무관하게 상기 저항부들(310+320, 350+360, 370+380, 390+400)이 동작할 때 항상 턴온되는 저항(320, 360, 380, 400)을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.

본 발명에 있어서, 온 다이 터미네이션 장치의 저항부들(310+320, 350+360, 370+380, 390+400) 내의 병렬 저항들은 종래와 같이 모두 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)의 제어를 받아 온/오프 되지는 않는다. 즉, 본 발명의 저항부들(310+320, 350+360, 370+380, 390+400)은 각 저항부들이 동작할 때 항상 턴온되는 하나 이상의 저항(320, 360, 380, 400)을 갖는다. 저항부들(310+320, 350+360, 370+380, 390+400)의 전체 저항값은 항상 턴온되는 하나 이상의 저항(320, 360, 380, 400)과 기존의 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)의 제어를 받는 저항들(310, 350, 370, 390)의 값을 병렬로 합한 값과 같아지므로 턴온되는 저항(320, 360, 380, 400)을 하나 이상씩 둠으로써 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>) 가 한단계씩 변할 때마다 변하게 되는 저항부들(310+320, 350+360, 370+380, 390+400)의 전제 저항값은 기존보다 더 조금 변하는 것이 가능해진다. 즉, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 저항(320, 360, 380, 400)을 둠으로써, 온 다이 터미네이션 장치의 해상도(resolution)가 올라가는 것이 가능해진다.

또한, 항상 턴온되는 저항(320, 360, 380, 400)이 구비됨으로 인하여 온 다이 터미네이션 장치의 저항부들(310+320, 350+360, 370+380, 390+400)의 초기값을 일정하게 잡아줄 수 있다는 장점도 생기게 된다.

본 발명의 저항 부들(310+320, 350+360, 370+380, 390+400)은 도면에 도시된 바와 같이, 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)을 입력받아 온/오프되는 병렬로 연결된 복수의 저항들(310, 350, 370, 390); 및 저항부들(310+320, 350+360, 370+380, 390+400)이 동작할 때 항상 턴온되는 저항(320, 360, 380, 400) 을 포함하여 구성될 수 있다.

본 발명에 새롭게 구비된 턴온저항(320, 360, 380, 400)은 on/off 또는 on/off'신호의 제어를 받는다. 상세하게, 온 다이 터미네이션 장치가 풀업 터미네이션 동작을 할 때는 풀업 캘리브래이션 저항부(310+320) 내의 턴온저항(320)과 풀업 터미네이션 저항부(370+380)내의 턴온저항(380)이 온 되도록 on/off신호는 조절되며, 온 다이 터미네이션 장치가 풀다운 터미네이션 동작을 할 때는 풀다운 캘리브래이션 저항부(350+360) 내의 턴온저항(360)과 풀다운 터미네이션 저항부(390+400)내의 턴온저항(400)이 온 되도록 on/off'신호는 조절된다.

단순히 병렬로 연결된 저항을 하나 더 두는 것이 아니라, 턴온저항(320, 360, 380, 400)이 on/off 또는 on/off'신호의 제어를 받게 한 이유는 온 다이 터미네이션 장치가 풀업 및 풀다운 터미네이션을 위한 저항부들을 모두 구비하고 있더라도 풀업 터미네이션 동작 또는 풀다운 터미네이션 동작만을 할 수 있도록 하기 위한 것이다. 예를 들어 반도체 메모리장치의 경우에는, 온 다이 터미네이션 장치가 DQ패드 측에서 입력버퍼(input buffer)로 동작할때는 풀업 터미네이션 동작만을 하다가, 출력 드라이버(output driver)로 동작할 때는 풀업 및 풀다운 터미네이션 동작을 모두 수행한다.

풀다운 캘리브래이션 저항부(350+360)를 이용하여 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성하는 풀다운 캘리브래이션 동작은, 종래와 마찬가지로 직접적으로 외부저항(301)과 캘리브래이션 되는 것이 아니라 추가로 구비되는 제2풀업 캘리브래이션 저항부(330+340)(제1풀업 캘리브래이션 저항부와 동일하게 구성된다 .)를 통해서 외부저항(301)과 캘리브래이션 될 수 있다.

참고로, 종래기술에서 설명한 도 1은 온 다이 터미네이션 장치의 캘리브래이션 회로만을 도시하고 있으나, 도 3에서는 캘리브래이션 회로뿐만이 아니라 터미네이션 저항부(370+380, 390+400)가 위치하게 되는, 즉 직접적으로 임피던스 매칭(impedance matching)을 시키게 되는 부분인 입/출력 패드(도면에는 입/출력 패드가 DQ패드인 경우를 도시) 측도 도시하고 있다.

도 4a, 도 4b는 온 다이 터미네이션 장치가 도 3과 같이 구성되고, 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 풀업 터미네이션 저항부(370+380)의 저항값 변화를 나타낸 그래프이다.

도 4a와 4b을 보면, 종래의 도 2a, 2b와는 다르게 한 코드당 변화하는 저항의 폭이 현저하게 작기 때문에 목표(target)하는 60옴(ohm) 또는 40옴에 가깝게 풀업 터미네이션 저항부(370+380)의 저항값을 결정할 수 있다는 것을 알 수 있다. 도면에는 풀업 터미네이션 저항부(370+380)의 저항값의 변화만을 도시하였지만, 풀다운 터미네이션 저항부(390+400) 역시 본 발명에서 적용된 기술이 동일하기 때문에 도면에 도시된 그래프와 동일한 결과를 얻어낼 수 있음은 당연하다.

도 5는 온 다이 터미네이션 장치가 풀업 저항부만을 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치를 도시한 도면이다.

즉, 도 3에 도시된 실시예가 풀업 및 풀다운 터미네이션 동작 모두를 수행할 수 있는 온 다이 터미네이션 장치에 대한 도면인데 반해, 도 5에는 풀업 터미네이션 만을 수행할 수 있는 온 다이 터미네이션 장치에 관해서 도시하고 있다.

비록 도 5에는 풀업 터미네이션 만을 수행하고 있는 온 다이 터미네이션 장치에 대해서 도시하고 있지만, 온 다이 터미네이션 장치가 풀다운 터미네이션 만을 수행하는 경우도 있을 수 있으며, 이러한 경우에 대하여도 같이 설명하도록 한다.

온 다이 터미네이션 장치가 풀업 또는 풀다운 저항부 중 하나만을 포함하는 경우(버퍼 측에서 풀업 또는 풀다운 중 한쪽으로만 터미네이션), 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는 도면에 도시된 바와 같이, ZQ노드에 연결된 외부저항(501)과 캘리브래이션 되는, 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 캘리브래이션 저항부(510+520); 및 입/출력(DQ) 패드 측에서 캘리브래이션 코드(PCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부(570+580)를 포함하며, 저항부들(510+520, 570+580)은 캘리브래이션 코드(PCODE<0:N>)와 무관하게 저항부들(510+520, 570+580)이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항(520, 580)을 포함하는 것을 특징으로 한다.

특히, 온 다이 터미네이션 장치가 풀다운 터미네이션만 하는 경우에는, 캘리브래이션 저항부(510+520)가 도면과 다르게 풀업이 아닌 풀다운 저항부로 구성하면 되고, 터미네이션 저항부(570+580) 또한 도면과 다르게 풀업이 아닌 풀다운 저항부로 구성하면 된다. 또한, 이 경우에 캘리브래이션 저항부(510+520)가 직접적으로 외부저항(501)과 캘리브래이션 되기 위해서는, 외부저항(501)을 도면과 다르게 풀다운저항이 아닌 풀업저항의 형태로 구현하면 된다.

정리하면, 도 5에 도시된 온 다이 터미네이션 장치는, 제1노드(ZQ)의 전압과 기준전압(VREF)에 응답하여 캘리브래이션 코드(PCODE<0:N> 또는 NCODE<0:N>, 도면 에는 PCODE의 경우를 도시)를 생성하는 코드생성부(502+503); 캘리브래이션 코드(PCODE<0:N>)를 입력받아 온/오프 되며, 제1노드(ZQ)에 병렬로 연결된 다수의 캘리브래이션 저항(510); 및 다수의 캘리브래이션 저항(510)에 병렬로 연결되어, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항(520)을 포함하는 캘리브래이션 회로를 포함하는 것을 특징으로 한다.

온 다이 터미네이션 장치가 풀업 또는 풀다운 터미네이션 동작만을 수행하는 경우에도 그 기본적인 동작은 도 3에서의 동작과 동일하므로, 더 이상의 상세한 설명은 생략하기로 한다.

상술한 도 3 내지 도 5에서 설명한 온 다이 터미네이션 장치는 상술한 실시예 만으로 아무 이상 없이 동작하는 것이 가능하다. 하지만 특정 조건에서의 동작을 만족하기 위해서는 추가적인 회로가 더 필요한데, 이하 이에 대해 알아보기로 한다.

온 다이 터미네이션 장치가 사용되는 메모리장치의 패키지 번인 테스트(Package Burn In tect) 시에는, 테스트 장비의 전류(current) 사용량에 대한 한계에 기인하여 입력 버퍼(input buffer)의 터미네이션 저항이 작을 경우 공통(command)으로 입력되는 커맨드(command) 및 어드레스 핀(address pin)의 전류 소모가 증가하여 정상적인 MRS(모드 레지스터 셋, Mode Registor Set)입력이 불가능하다. 따라서 터미네이션 저항부의 전체 저항값이 10kΩ이상의 큰 값을 갖도록 하기 위하여 ZQ패드에 연결된 외부저항 값을 10kΩ이상으로 적용하여 캘리브래이션 저항부도 큰 저항값을 갖도록 캘리브래이션 되도록 한다. 이는 캘리브래이션 저항부가 큰 저항값을 갖도록 캘리브래이션 되어야 터미네이션 저항부가 큰 저항값을 갖는 것이므로 당연하다.

그러나 상기한 바와 같이 캘리브래이션 저항부들 및 터미네이션 저항부들이 동작할 때마다 항상 턴온되는 턴온저항을 갖고 있는 경우에는, 턴온저항의 존재로 인해 저항부들의 전체저항을 10kΩ과 같이 큰 값으로 설정하는 것이 불가능해 진다.

따라서, 패키지 번인 테스트를 할 때와 같이, 온 다이 터미네이션 장치의 터미네이션 저항값을 크게 설정해 주기 위한 추가적인 회로가 필요하게 된다.

도 6은 본 발명에 따른 온 다이 터미네이션 장치가 매우 큰 터미네이션 저항값을 가질 수 있도록 하기 위하여 구비되어야 하는 추가적인 회로의 구성도를 도시한 도면이다.

매우 큰 터미네이션 저항을 가질 수 있는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 저항부들 내에는 온/오프신호의 제어를 받아 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 ODT오프신호 발생부(610); 및 ODT오프신호(ODT_OFF)에 응답하여 상기 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키는 출력부(620)를 포함한 다.

ODT오프신호 발생부(610)는 외부저항(도 3의 301 또는 도 5의 501)이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 역할을 수행한다. 여기서 외부저항이 클 경우란 외부저항의 값이 커서 캘리브래이션 코드(PCODE<0:N>)의 제어를 받는 모든 저항이 오프 되도록 캘리브래이션 코드(PCODE<0:N>)가 설정될 경우를 의미한다. 즉, 캘리브래이션에 의해서 저항부들(캘리브래이션 저항부, 터미네이션 저항부)이 가질 수 있는 저항값 중 가장 큰 저항값을 가지게 될 경우에 ODT오프신호(ODT_OFF)가 발생된다.

출력부(620)는 ODT오프신호(ODT_OFF)를 입력받아 저항부들을 제어하는데, 상세하게는 ODT오프신호가 입력되면 저항부들내의 모든 저항을 오프시킨다. 여기서의 모든 저항은, 캘리브래이션 코드(PCODE<0:N>)의 제어를 받는 저항들과 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항을 포함한다.

참고로, 도면에는 캘리브래이션 코드로 풀업 캘리브래이션 코드(PCODE<0:N>)를 도시하였지만, 이는 하나의 예시일 뿐이며 ODT오프신호 발생부(610)와 출력부(620)는 풀다운 쪽에도 적용이 가능하다.

도 7은 도 6의 ODT오프신호 발생부(610)의 일실시예 구성도이다.

도면에 도시된 바와 같이, ODT오프신호 발생부(610)는 2개의 낸드(NAND)게이트(701, 702), 노아(NOR)게이트(703) 및 인버터(704)를 포함하여 실시될 수 있다.

ODT오프신호 발생부(610)는 모든 캘리브래이션 코드(PCODE<0:3>)가 캘리브래이션 코드의 제어를 받는 저항들을 오프시키는 코드일 때, 즉, PCODE<0:3>이 모두 '하이'일 때 ODT오프신호(ODT_OFF)를 '로우'로 출력한다.

그 동작을 살펴보면, 모든 캘리브래이션 코드(PCODE<0:3>)가 '하이'로 입력되면 2개의 낸드게이트(701, 702)는 각각 '로우' 신호를 출력한다. 따라서 두 개의 '로우'신호를 입력받는 노아게이트(703)에서는 '하이'를 출력하고, 이는 인버터(704)에 의해서 반전되어 '로우'로 ODT오프신호(ODT_OFF)를 출력한다. 만약 PCODE<0:3>이 하나라도 '로우'의 값을 가지면 ODT오프신호는 출력되지 않는다.('하이'로 출력된다.)

전술한 도 7의 구성은 낸드게이트와 노아게이트를 이용하여 간단하게 구현하였지만, 이를 다른 논리 게이트(logic gare)구성을 통해 여러 가지의 변형이 이루어질 수 있다.

또한, 도면에는 풀업 쪽에 적용되는 ODT오프신호 발생부(610)에 대해서 도시하였지만, ODT오프신호 발생부(610)는 풀다운 쪽에도 적용될 수 있다. 이 경우에는 PCODE<0:3> 대신에 NCODE<0:3>가 입력되어야 할 것이며, 모든 NCODE<0:3>가 '로우'일때 ODT오프신호(ODT_OFF)가 발생되도록 약간의 변형이 이루어져야 하는데, 이러한 변형은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 용이하게 할 수 있는 것에 해당하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.

도 8은 도 6의 출력부(620)의 일실시예 구성도이다.

출력부(620)는 ODT오프신호(ODT_OFF)의 입력시('로우'일 때) 모든 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호에 우선하여 저항부내의 모든 저항을 오프시키는 역할을 한다. 즉, 캘리브래이션 저항부와 터미네이션 저항부에는 종 래처럼 PCODE<0:3>과 on/off가 직접 입력되는 것이 아니라, 출력부(620)의 출력인 PCODE<0:3>_NEW와 on/off_NEW가 입력된다.

도면에 도시된 바와 같이, 출력부(620)는 ODT오프신호(ODT_OFF)를 입력받으며, 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호를 각각 하나씩 반전하여 입력받는 복수의 낸드게이트(801~805)를 포함하여 실시될 수 있다.

동작을 살펴보면, ODT오프신호가 발생하지 않았을 때(ODT_OFF='하이')에는 각각의 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호와 동일한 신호가 PCODE<0:3>_NEW, on/off_NEW단자로 출력되어 기존과 동일하게 동작한다.

하지만, ODT오프신호(ODT_OFF)가 발생하면(ODT_OFF='로우') 각 낸드게이트(801~805)에 '로우' 신호가 하나씩 입력되기 때문에 나머지 단자에 어떤 신호가 입력되는지와 상관없이 각각의 낸드게이트(801~805)는 '하이'신호를 PCODE<0:3>_NEW, on/off_NEW단자로 출력한다. 따라서 캘리브래이션 저항부와 터미네이션 저항부의 모든 저항을 오프시키고 온 다이 터미네이션 장치는 매우 큰 저항값을 갖는 것이 가능해진다.

도 8에 도시된 실시예 역시 출력부(620)가 풀업 저항 쪽에 적용되는 실시예에 대해 도시하였지만, 출력부(620)는 풀다운 저항 쪽에도 적용되는 것이 가능하다. 이때는 ODT오프신호가 발생하면 NCODE_NEW, on/off'_NEW단자로 모두 '로우'신호가 출력되도록 설계하면 된다. 이러한 변형은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 용이하게 할 수 있는 것에 해당하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.

도 9는 도 6의 실시예에서 MRS세팅에 의한 커맨드도 입력받기 위한 회로를 더 구비한 실시예이다.

상기 도 6에서 도8 까지 설명한 실시예에 따른 온 다이 터미네이션 장치는, ODT오프신호(ODT_OFF)가 발생하면 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시켜 캘리브래이션 동작을 중지시키게 된다. 따라서 MRS세팅으로 캘리브래이션 동작을 인에이블 시키는 것이 불가능하다. 도 8에 제시된 실시예는 ODT오프신호(ODT_OFF)가 발생해서 온 다이 터미네이션 장치의 캘리브래이션 동작(또는 터미네이션 동작)이 오프되더라도 이를 다시 MRS입력으로 인에이블 하는 것이 가능하게 하기 위한 실시예이다. 즉, 정상적인 MRS세팅 커맨드가 우선적으로 온 다이 터미네이션 장치의 캘리브래이션 동작을 제어할 수 있도록 하기 위한 실시예이다.

도면에 도시된 바와 같이, 추가적으로 MRS세팅에 의한 커맨드도 입력받기 위한 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 저항부들 내에는 온/오프신호의 제어를 받아 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 ODT오프신호 발생부(910); MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부(930); ODT오프신호 발생부와 MRS입력부의 출력에 응답하여 캘리브래이션 저항부와 터미네이션 저항부의 오프 또는 인에이블을 위한 신호(ODT_CONTROL)를 출력하는 제어부(940); 및 제어부의 출력신호(ODT_CONTROL)에 응답하여 캘리브래이션 저항부와 터미네이션 저항부를 제어하는 출력부(920)를 포함한다

도 9에 도시된 실시예는 도 6에 도시된 실시예의 2개의 구성요소가 4개의 구성요소로 대체된 것이다. 따라서 도 6에 도시한 실시예와 마찬가지로 출력부(920)의 출력으로 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항들의 온/오프를 제어하며, ODT오프신호 발생부(910), MRS입력부(930), 제어부(940), 출력부(920)는 풀업 또는 풀다운 쪽에 동시에 또는 어느 한쪽에만 적용하는 것이 가능하다.

ODT오프신호 발생부(910)는 도 6 및 도 7에 관한 설명에서 상술한 ODT오프신호 발생부(도 6의 610, 도 7)와 동일하므로 그 설명을 생략하기로 한다.

또한, 출력부(920)는 도 6 및 도 8에 관한 설명에서 상술한 출력부(도 6의 620, 도 8)와 그 구성은 동일하다. 다만, 도 8의 ODT오프신호(ODT_OFF)를 입력받는 대신에 제어부(940)의 출력신호(ODT_CONTROL)를 입력받는다는 점만이 상이하다.

도 10은 도 9의 MRS입력부(930)의 일실시예 구성도이다.

MRS입력부(930)는 MRS세팅값이 변할 때마다 입력되는 MRS펄스(MRSP)가 입력될 때, MRS세팅에 의한 온 다이 터미네이션 장치의 동작을 인에이블 시키기 위한 신호인 ODT인에이블 신호(ODT_EN)를 입력받는 것을 특징으로 할 수 있으며, 이때 입력받은 신호를 래치하여 출력하는 것을 특징으로 할 수 있다.

도면에 도시된 바와 같이, MRS입력부(930)는 ODT인에이블 신호(ODT_EN)를 반 전하는 인버터(1001), MRS펄스(MRSP)입력시 인버터(1001)의 출력신호를 전달하기 위한 두 개의 트랜지스터(1002, 1003), 두 개의 트랜지스터(1002, 1003)에 의해 전달된 신호 및 파워업신호(PWRUP)를 입력받는 노아게이트(1004), 노아게이트(1004)에 연결되어 신호를 래치하기 위한 인버터(1005), 및 노아게이트(1004)의 출력을 반전하는 인버터(1006)를 포함하여 실시될 수 있다.

동작을 살펴보면, MRS펄스가 '하이'로 입력되면(MRSP='하이', MRSPB='로우'-MRSP를 반전시킨 신호임-) 트랜지스터 1002, 1003이 턴온되어 ODT인에이블 신호(ODT_EN)가 반전되어 A노드로 전달된다. 파워업신호(PWRUP)는 파워업시 초기에만 활성화되는 신호이므로, 파워업 초기가 아니라면 A노드의 신호는 노아게이트(1004)에 의해 반전되어 B노드로 전달됨과 동시에 인버터(1005)에 의해 래치되고 최종적으로 B노드의 신호는 반전되어 C노드로 출력된다.

즉, MRS세팅이 온 다이 터미네이션 장치를 인에이블 하는 것으로 세팅되어 ODT인에이블 신호(ODT_EN)가 '하이'로 입력되고 MRS펄스가 들어오면(MRSP) 최종적으로 C노드에는 '로우'가 출력되고, ODT인에이블 신호(ODT_EN)가 '로우'로 입력되고 MRS펄스(MRSP)가 들어오면 최종적으로 C노드에는 '하이'가 출력된다.

참고로, 노아게이트(1004)가 파워업신호(PWRUP)를 입력받는 것은 파워업 초기시에 C노드의 출력을 '하이'로 세팅해주기 위한 것이다.

도 11은 도 9의 제어부(940)의 일실시예 구성도이다.

제어부(940)는 ODT오프신호 발생부(910)에서 ODT오프신호(ODT_OFF)가 발생하면 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부 내의 모 든 저항을 오프시키기 위한 신호를 출력하지만, MRS입력부(930)에 ODT인에이블 신호(ODT_EN)가 입력되면 ODT오프신호에 관계없이 온 다이 터미네이션 장치의 동작(캘리브래이션, 터미네이션 동작)을 인에이블 하기 위한 신호를 출력하는 것을 특징으로 할 수 있다.

도면에 도시된 바와 같이, 제어부(940)는 ODT오프신호 발생부(910)의 출력을 반전하는 인버터(1101), 인버터(1101)의 출력을 입력받으며 MRS입력부(630, 도 10)의 출력(노드 C)을 입력받는 낸드게이트(1102), 낸드게이트의 출력을 반전하는 인버터(1103), 및 인버터(1103)의 출력과 ODT인에이블 신호(ODT_EN)를 반전하여 입력받는 노아게이트(1104)를 포함하여 실시될 수 있다.

동작을 살펴보면, 초기에 MRS펄스가 입력되지 않은 상태에서는 C노드에 '하이'신호가 들어오고, 캘리브래이션 동작에 의해 ODT오프신호가 발생하면(ODT_OFF='로우') G노드는 '하이'가 된다. 따라서 낸드게이트(1102)의 출력(D 노드)은 '로우'가 되고 인버터에 의해 E노드는 '하이'가 되고 따라서 노아게이트(1104)의 출력(ODT_CONTROL)은 '로우'가 된다. 따라서 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키게 된다.

MRS입력에 의해 온 다이 터미네이션 장치의 캘리브래이션, 터미네이션 동작을 다시 인에이블 시키는 경우를 보면, ODT인에이블 신호(ODT_EN)가 '하이'오 되고 MRS펄스가(MRSP) 입력되면 C노드에는 '로우'신호가 들어온다. 따라서 낸드게이트(1102)의 출력(D 노드)은 '하이' E노드는 '로우' F노드도'로우'가 되어 ODT_CONTROL신호는 '하이'가 되어 출력부(920)에 입력되기 때문에 ODT오프신 호(ODT_OFF)가 발생한 후에도 MRS입력에 의해서 다시 온 다이 터미네이션 장치를 인에이블 시켜 정상적인 동작을 하게 하는 것이 가능해진다.

도 12는 도 9에서 도 11까지 설명한 온 다이 터미네이션 장치에서의 신호 타이밍도이다.

도 12의 타이밍도는 3개의 구간으로 나뉘어 있는대 각 구간별로 그 동작을 살펴보기로 한다.

첫번째 구간에서 초기에 파워업(PWRUP)이 되면 ODT_CONTROL신호가 '하이'로 떠서 정상적인 캘리브래이션 동작이 이루어지지만, 캘리브래이션 동작 중 ODT오프신호(ODT_OFF)가 발생하면(ODT_OFF='로우') ODT_CONTROL신호를 '로우'로 만들어 출력부(920)를 통해 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키게 된다.

두번째 구간에서는 MRS세팅이 ODT 디스에이블로 정해져서 MRS펄스가 입력되고 ODT인에이블 신호(ODT_EN)가 '로우'로 변화하지만, 이미 ODT_CONTROL신호는 '로우'로 되어있는 상태이기 때문에 ODT_CONTROL신호에는 아무런 영향을 주지 못한다.

세번째 구간에서 MRS세팅이 ODT 인에이블로 정해져서 MRS펄스가 입력되고 ODT인에이블 신호가 '하이'로 뜨면, '로우'로 되어있는 ODT오프신호(ODT_OFF)를 무시하고 ODT_CONTROL신호가 '하이'로 뜬다. 따라서 온 다이 터미네이션 장치의 동작을 인에이블 시키게 된다.

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

상술한 본 발명은, 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부가 항상 턴온되는 저항을 하나 이상 갖기 때문에 온 다이 터미네이션 장치의 해상도(resolution)가 높아진다는 장점이 있다. 또한, 항상 턴온되어 있는 저항의 존재로 온 다이 터미네이션 장치의 초기값을 일정하게 잡아주기가 용이해진다는 장점이 있다.

또한, 본 발명을 상술한 ODT오프신호 발생부와 출력부와 함께 실시될 경우 번인 테스트와 같이 터미네이션 저항 값이 매우 커져야 하는 경우에도 대비하는 것이 가능해지며, MRS입력부와 제어부까지 포함할 경우에는 추가적으로 MRS입력에 의해 온 다이 터미네이션 장치의 인에이블 여부를 제어할 수 있다는 장점이 있다.

Claims

외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀업 캘리브래이션 저항부;

외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부;

입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및

입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며,

상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항을 적어도 하나 이상씩 구비하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 1항에 있어서,

상기 온 다이 터미네이션 장치가 풀업 터미네이션 동작을 할 때는 상기 풀업 캘리브래이션 저항부와 상기 풀업 터미네이션 저항부가 동작을 하며,

상기 온 다이 터미네이션 장치가 풀다운 터미네이션 동작을 할 때는 상기 풀다운 캘리브래이션 저항부와 상기 풀다운 터미네이션 저항부가 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 1항에 있어서,

상기 저항부들은,

상기 코드들을 입력받아 온/오프되는 병렬로 연결된 복수의 저항들; 및

상기 저항부들이 동작할 때 항상 턴온되는 상기 저항

을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 1항에 있어서,

상기 풀다운 캘리브래이션 저항부는,

상기 외부저항과 직접적으로 캘리브래이션 되는 것이 아니라 추가로 구비되는 제2풀업 캘리브래이션 저항부를 통해 상기 외부저항과 캘리브래이션 되는 것을 특징으로 하는 온 다이 터미네이션 장치.
외부저항과 캘리브래이션 되는, 캘리브래이션 코드를 생성하기 위한 캘리브래이션 저항부; 및

입/출력 패드 측에서 상기 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부를 포함하며,

상기 저항부들은 상기 캘리브래이션 코드와 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 5항에 있어서,

상기 캘리브래이션 저항부 및 상기 터미네이션 저항부는,

풀업저항으로 동작하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 5항에 있어서,

상기 캘리브래이션 저항부 및 상기 터미네이션 저항부는,

풀다운저항으로 동작하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 5항에 있어서,

상기 캘리브래이션 저항부와 터미네이션 저항부는,

상기 캘리브래이션 코드를 입력받아 온/오프되는 병렬로 연결된 복수의 저항들; 및

상기 캘리브래이션 저항부와 터미네이션 저항부가 동작할 때 항상 턴온되는 상기 저항

을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 5항에 있어서,

상기 온 다이 터미네이션 장치는,

상기 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; 및

상기 ODT오프신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키는 출력부

를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 9항에 있어서,

상기 ODT오프신호는,

상기 캘리브래이션 코드가 캘리브래이션 코드의 제어를 받는 모든 저항을 오프시키는 코드일때 발생되는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 9항에 있어서,

상기 출력부는,

상기 ODT오프신호 인에이블시 상기 캘리브래이션 코드 및 상기 턴온저항을 제어하는 온/오프신호에 우선하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 9항에 있어서,

상기 온 다이 터미네이션 장치는 풀업 및 풀다운 캘리브래이션 저항부와 풀업 및 풀다운 터미네이션 저항부를 모두 구비하며,

상기 ODT오프신호 발생부와 상기 출력부는 상기 풀업 및 풀다운 캘리브래이션 저항부와 상기 풀업 및 풀다운 저항부 모두에 적용되는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 5항에 있어서,

상기 온 다이 터미네이션 장치는,

상기 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부;

MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부;

상기 ODT오프신호 발생부와 상기 MRS입력부의 출력에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 오프 또는 인에이블을 위한 신호를 출 력하는 제어부; 및

상기 제어부의 출력신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 출력부

를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 13항에 있어서,

상기 ODT오프신호는,

상기 캘리브래이션 코드가 캘리브래이션 코드의 제어를 받는 모든 저항을 오프시키는 코드일때 발생되는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 13항에 있어서,

상기 MRS입력부는,

MRS펄스 입력시 상기 ODT인에이블 신호를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 15항에 있어서,

상기 MRS입력부는,

입력받은 상기 ODT인에이블 신호를 래치하여 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 13항에 있어서,

상기 ODT제어부는,

상기 ODT오프신호 인에이블 시에 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키기 위한 신호를 출력하지만, 상기 MRS입력부에 상기 ODT인에이블 신호가 입력되면 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 동작을 인에이블 하기 위한 신호를 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 13항에 있어서,

상기 출력부는,

상기 제어부로부터 상기 오프를 위한 신호 인가시에는 상기 캘리브래이션 코드와 상기 턴온저항을 제어하는 온/오프 신호에 우선하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키며,

상기 ODT인에이블 신호가 입력되면 정상적인 캘리브래이션 동작을 수행하도록 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 13항에 있어서,

상기 온 다이 터미네이션 장치는 풀업 및 풀다운 캘리브래이션 저항부와 풀업 및 풀다운 터미네이션 저항부를 모두 구비하며,

상기 ODT오프신호 발생부, 상기 MRS입력부, 상기 ODT제어부와 상기 출력부는 상기 풀업 및 풀다운 캘리브래이션 저항부와 상기 풀업 및 풀다운 저항부 모두에 적용되는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 1항 내지 제 19항 중 어느 한 항에 있어서,

상기 외부저항은,

ZQ노드에 연결된 것을 특징으로 하는 온 다이 터미네이션 장치.
제1노드의 전압과 기준전압에 응답하여 캘리브래이션 코드를 생성하는 코드생성부;

상기 캘리브래이션 코드를 입력받아 온/오프 되며, 상기 제1노드에 병렬로 연결된 다수의 캘리브래이션 저항; 및

상기 다수의 캘리브래이션 저항에 병렬로 연결되며, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항

을 포함하는 온 다이 터미네이션 장치.
제 21항에 있어서,

상기 온 다이 터미네이션 장치는,

풀업 터미네이션 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 21항에 있어서,

상기 온 다이 터미네이션 장치는,

풀다운 터미네이션 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.
제 21항 내지 23항 중 어느 한 항에 있어서,

상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.