KR20130072042A - 터미네이션 회로 - Google Patents

터미네이션 회로 Download PDF

Info

Publication number
KR20130072042A
KR20130072042A KR1020110139587A KR20110139587A KR20130072042A KR 20130072042 A KR20130072042 A KR 20130072042A KR 1020110139587 A KR1020110139587 A KR 1020110139587A KR 20110139587 A KR20110139587 A KR 20110139587A KR 20130072042 A KR20130072042 A KR 20130072042A
Authority
KR
South Korea
Prior art keywords
pull
signal
termination
code
lsb
Prior art date
Application number
KR1020110139587A
Other languages
English (en)
Inventor
송성휘
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139587A priority Critical patent/KR20130072042A/ko
Priority to US13/606,141 priority patent/US8922240B2/en
Publication of KR20130072042A publication Critical patent/KR20130072042A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Dc Digital Transmission (AREA)

Abstract

터미네이션 회로가 개시된다. 터미네이션 회로는, 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부; 풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀업 설정값에 의해 온/오프되는 하나 이상의 풀업 저항; 및 상기 인터페이스 노드에 연결되어 상기 터미네이션 신호의 활성화시에 풀다운 설정값에 의해 온/오프되는 하나 이상의 풀다운 저항을 포함한다.

Description

터미네이션 회로{TERMINATION CIRCUIT}
본 발명은 데이터의 출력 또는 임피던스 매칭을 위해 인터페이스 노드를 터미네이션하는 터미네이션 회로에 관한 것이다.
CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.
한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing)폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedancd mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생한다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.
특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션이 행해지고, 수신측에서는 상기 입력패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
도 1은 종래의 터미네이션 회로의 구성도이다. 터미네이션 회로는 데이터(신호)의 출력시에는 출력드라이버로 사용되며, 데이터(신호)의 입력시에는 인터페이스 패드의 임피던스 매칭을 수행한다.
도 1을 참조하면, 터미네이션 회로는, 풀업 터미네이션부(110), 풀다운 터미네이션부(120) 및 제어부(130)를 포함한다.
풀업 터미네이션부(110)는 풀업 신호(PU_EN)에 의해 활성화되며, 활성화시에 인터페이스 패드(INTERFACE, 신호 또는 데이터가 입/출력되는 패드)를 풀업으로 터미네이션한다. 풀업 터미네이션부(110)로 입력되는 풀업 코드(PCODE<0:N>)는 풀업 터미네이션부(110)의 임피던스값을 조절한다. 즉, 풀업 터미네이션부(110)는 풀업 신호(PU_EN)에 의해 활성화 여부가 결정되며, 활성화시에 풀업 코드(PCODE<0:N>)에 의해 임피던스값이 조절된다.
풀다운 터미네이션부(120)는 풀다운 신호(PD_EN)에 의해 활성화되며, 활성화시에 인터페이스 패드(INTERFACE)를 풀다운으로 터미네이션한다. 풀다운 터미네이션부(120)로 입력되는 풀다운 코드(NCODE<0:N>)는 풀다운 터미네이션부(120)의 임피던스 값을 조절한다. 즉, 풀다운 터미네이션부(120)는 풀다운 신호(PD_EN)에 활성화 여부가 결정되며, 활성화시에 풀다운 코드(NCODE<0:N>)에 의해 임피던스 값이 조절된다.
제어부(130)는 풀업 신호(PU_EN)와 풀다운 신호(PD_EN)의 활성화를 제어한다. 제어부(130)의 동작은 인터페이스 패드(INTERFACE)로 데이터를 출력하는 경우와 인터페이스 패드(INTERFACE)로 데이터가 입력되는 경우의 동작이 다른데, 데이터가 출력되는 경우와 데이터가 입력되는 경우를 나누어 제어부(130)의 동작에 대해 알아보기로 한다.
(1)데이터가 출력되는 경우 제어부(130)의 동작
출력 데이터(DATA) 값이 '하이'인 경우에 풀업 신호(PU_EN)를 활성화시킨다. 풀업 신호(PU_EN)가 활성화되면 풀업 터미네이션부(110)가 활성화되고, 그 결과 인터페이스 패드(INTERFACE)로 '하이'레벨의 데이터가 출력될 수 있다. 출력 데이터(DATA) 값이 '로우'인 경우에 제어부(130)는 풀다운 신호(PD_EN)를 활성화시킨다. 풀다운 신호(PD_EN)가 활성화되면 풀다운 터미네이션부(120)가 활성화되고, 그 결과 인터페이스 패드(INTERFACE)로 '로우'레벨의 데이터가 출력될 수 있다.
(2)데이터가 입력되는 경우 제어부(130)의 동작
인터페이스 패드(INTERFACE)로 데이터가 입력되는 경우에는 터미네이션 신호(iODT)가 활성화된다. 터미네이션 신호(iODT)는 인터페이스 패드(INTERFACE)로 데이터가 입력되니 인터페이스 패드(INTERFACE)를 터미네이션하라는 신호이다. 터미네이션 신호(iODT)가 활성화되면 제어부(130)는 풀업 신호(PU_EN)와 풀다운 신호(PD_EN)를 모두 활성화한다. 따라서 풀업 터미네이션부(110)와 풀다운 터미네이션부(120)가 모두 활성화되고, 인터페이스 패드(INTERFACE)가 임피던스 매칭될 수 있다.
도 1에서 살펴본 바와 같이, 터미네이션 회로는 동일한 터미네이션부(110, 120)를 이용하여 인터페이스 패드(INTERFACE)로 데이터를 출력하고, 데이터의 입력시 인터페이스 패드(INTERFACE)의 임피던스를 매칭시킨다. 터미네이션 회로의 임피던스 매칭 동작시에 풀업 터미네이션부(110)와 풀다운 터미네이션부(120)의 임피던스 값 간의 미스매치가 얼마만큼 존재하느냐 하는 지표는 매우 중요하다. 따라서, 풀업 터미네이션부(110)와 풀다운 터미네이션부(120) 간에 미스매치가 존재한다면 이를 보정해주어야 하는데, 풀업 터미네이션부(110)와 풀다운 터미네이션부(120)의 임피던스 값을 보정하면, 데이터 출력시의 임피던스 값까지 같이 변경된다. 즉, 종래의 구성에 따르면, 데이터 출력시의 터미네이션부(110, 120)의 임피던스 값과, 데이터 입력시의 터미네이션부(110, 120)의 임피던스 값을 별도로 제어하는 것이 불가능하기에 터미네이션 회로가 최적의 임피던스 값을 갖도록 조절하는데 어려움이 따른다는 문제점이 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 데이터 출력시와 데이터 입력시에 터미네이션 회로의 임피던스 값을 별도로 조정 가능하도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 터미네이션 회로는, 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부; 풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀업 설정값에 의해 온/오프되는 하나 이상의 풀업 저항; 및 상기 인터페이스 노드에 연결되어 상기 터미네이션 신호의 활성화시에 풀다운 설정값에 의해 온/오프되는 하나 이상의 풀다운 저항을 포함할 수 있다.
상기 터미네이션 회로는 상기 인터페이스 노드로 '하이'데이터 출력시에 상기 풀업 신호가 활성화하고, 상기 인터페이스 노드로 '로우'데이터 출력시에 상기 풀다운 신호를 활성화하고, 상기 터미네이션 신호의 활성화시에 상기 풀업 신호와 상기 풀다운 신호를 활성화하는 제어부를 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 터미네이션 회로는, 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부; 풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 및 상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀업 설정값에 의해 온/오프되는 하나 이상의 풀업 저항을 포함할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 터미네이션 회로는, 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부; 풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 및 상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀다운 설정값에 의해 온/오프되는 하나 이상의 풀다운 저항을 포함할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 터미네이션 회로는, 풀업 증가신호와 풀다운 증가신호를 저장하기 위한 저장회로; 풀업 코드의 LSB값, 풀다운 코드의 LSB값, 상기 풀업 증가신호 및 상기 풀다운 증가신호를 입력받아, (1)상기 풀업 증가신호가 활성화된 경우에, 상기 풀업 코드의 LSB값 또는 상기 풀다운 코드의 LSB값을 변경시키거나, 추가 풀업 신호를 활성화하고, (2)상기 풀다운 증가신호가 활성화된 경우에, 상기 풀업 코드의 LSB값 또는 상기 풀다운 코드의 LSB값을 변경시키거나, 추가 풀다운 신호를 활성화하는 임피던스 제어부; 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하며, 상기 풀업 코드의 각 비트에 응답하여 온/오프되는 다수의 풀업 저항과, 상기 추가 풀다운 신호에 응답하여 온/오프되는 추가 풀업 저항을 포함하는 풀업 터미네이션부; 및 풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하며, 상기 풀다운 코드의 각 비트에 응답하여 온/오프되는 다수의 풀다운 저항과, 상기 추가 풀다운 신호에 응답하여 온/오프되는 추가 풀다운 저항을 포함하는 풀다운 터미네이션부를 포함할 수 있다.
본 발명에 따르면, 터미네이션 신호의 활성화시에 풀업 설정값에 따라 온/오프되는 하나 이상의 풀업 저항과, 터미네이션 신호의 활성화시에 풀다운 설정값에 따라 온/오프되는 하나 이상의 풀다운 저항이 터미네이션 회로에 포함된다. 따라서 데이터 출력시와 데이터 입력시의 터미네이션 저항값이 별도로 조절될 수 있다.
도 1은 종래의 터미네이션 회로의 구성도.
도 2는 본 발명에 따른 터미네이션 회로(200)와 그 주변 회로들의 구성도.
도 3은 풀업 터미네이션부(210)의 내부 구성도.
도 4는 풀다운 터미네이션부(220)의 내부 구성도.
도 5와 도 6은 터미네이션 회로(200)의 다른 실시예들을 도시한 도면.
도 7은 터미네이션 회로(200)에서 풀업 터미네이션부(710)와 풀다운 터미네이션부(720)의 임피던스 값을 변경하기 위한 실시예를 도시한 도면.
도 8은 풀업 터미네이션부(710)의 내부 구성도.
도 9는 풀다운 터미네이션부(720)의 내부 구성도.
도 10은 임피던스 제어부(740)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
데이터 출력시와 데이터 입력시에 터미네이션 회로의 임피던스 값을 별도로 조절하기 위한 실시예들 도 2 내지 도 6
도 2는 본 발명에 따른 터미네이션 회로(200)와 그 주변 회로들의 구성도이다. 도 2에서는 터미네이션 회로(200)가 메모리에 적용된 것을 도시하였는데, 터미네이션 회로(200)가 어떤 시스템에 적용되는지에 따라 터미네이션 회로(200) 주변의 회로 구성들은 달라질 수 있다.
도 2를 참조하면, 터미네이션 회로(200)는, 풀업 터미네이션부(210), 풀다운 터미네이션부(220), 하나 이상의 풀업 저항(241, 242), 하나 이상의 풀다운 저항(251, 252) 및 제어부(230)를 포함한다. 그리고 터미네이션 회로(200)에 풀업 코드(PCODE<0:N>)와 풀다운 코드(NCODE<0:N>)를 제공하기 위한 캘리브래이션 회로(280)와 터미네이션 회로(200)에 터미네이션 신호(iODT)를 제공하기 위한 레이턴시 조절 회로(290)가 있다.
캘리브래이션 회로(280)는 풀업 코드(PCODE<0:N>)와 풀다운 코드(NCODE<0:N>)를 생성한다. 풀업 코드(PCODE<0:N>)와 풀다운 코드(NCODE<0:N>)는 PVT(Process, Voltage Temperature)가 변동되더라도 풀업 터미네이션부(210)와 풀다운 터미네이션부(220)가 항상 동일한 임피던스 값을 유지할 수 있도록 제어하기 위한 코드이다. 캘리브래이션 회로(280)는 ZQ캘리브래이션 회로라고도 잘 알려져 있다.
레이턴시 조절 회로(290)는 메모리 외부로부터 입력되는 터미네이션 명령(ODT)을 레이턴시 값만큼 지연시켜 터미네이션 신호(iODT)를 생성한다. 터미네이션 명령(ODT)은 인터페이스 패드(INTERFACE, 데이터(신호)가 입력되는 패드)를 터미네이션하라는 명령이다. 터미네이션 명령(ODT)이 활성화되면 메모리는 스펙에 규정된 일정한 레이턴시(예, WL-2, 여기서 WL은 Write Latency임) 만큼의 신간이 지난 후에 터미네이션 동작을 해야 하는데, 이를 위해 레이턴시 조절회로(290)는 터미네이션 명령(ODT)을 레이턴시 값만큼 지연시켜 터미네이션 신호(iODT)를 생성한다.
풀업 터미네이션부(210)는 풀업 신호(PU_EN)에 의해 활성화되며, 활성화시에 인터페이스 패드(INTERFACE, 신호 또는 데이터가 입/출력되는 패드)를 풀업으로 터미네이션한다. 풀업 터미네이션부(210)로 입력되는 풀업 코드(PCODE<0:N>)는 풀업 터미네이션부(210)의 임피던스값을 조절한다. 즉, 풀업 터미네이션부(210)는 풀업 신호(PU_EN)에 의해 활성화 여부가 결정되며, 활성화시에 풀업 코드(PCODE<0:N>)에 의해 임피던스값이 조절된다.
풀다운 터미네이션부(220)는 풀다운 신호(PD_EN)에 의해 활성화되며, 활성화시에 인터페이스 패드(INTERFACE)를 풀다운으로 터미네이션한다. 풀다운 터미네이션부(220)로 입력되는 풀다운 코드(NCODE<0:N>)는 풀다운 터미네이션부(220)의 임피던스 값을 조절한다. 즉, 풀다운 터미네이션부(220)는 풀다운 신호(PD_EN)에 활성화 여부가 결정되며, 활성화시에 풀다운 코드(NCODE<0:N>)에 의해 임피던스 값이 조절된다.
제어부(230)는 풀업 신호(PU_EN)와 풀다운 신호(PD_EN)의 활성화를 제어한다. 제어부(230)는 데이터의 출력시에는 풀업 신호(PU_EN)와 풀다운 신호(PD_EN) 중 하나의 신호를 활성화하고, 터미네이션 신호(iODT)가 활성화되면 풀업 신호(PU_EN)와 풀다운 신호(PD_EN)를 모두 활성화한다.
하나 이상의 풀업 저항(241, 242)은 터미네이션 신호(iODT)의 활성화시에 풀업 설정값(RTT_PU<0:1>)에 의해 온/오프된다. 풀업 저항(241, 242)에는 반전된 터미네이션 신호(iODTB)에 의해 온/오프되는 트랜지스터와 풀업 설정값(RTT_PU<0:1>)에 의해 온/오프되는 트랜지스터가 직렬로 연결된다. 풀업 저항(241, 242)은 터미네이션 신호(iODT)가 '로우'로 비활성화되면 모두 오프되며, 터미네이션 신호(iODT)가 '하이'로 활성화되면 풀업 설정값(RTT_PU<0:1>)에 따라 온/오프된다.
하나 이상의 풀다운 저항(251, 252)은 터미네이션 신호(iODT)의 활성화시에 풀다운 설정값(RTT_PD<0:1>)에 의해 온/오프된다. 풀다운 저항(251, 252)에는 터미네이션 신호(iODT)에 의해 온/오프되는 트랜지스터와 풀다운 설정값에 의해 온/오프되는 트랜지스터가 직렬로 연결된다. 풀다운 저항(251, 252)은 터미네이션 신호(iODT)가 '로우'로 비활성화되면 모두 오프되며, 터미네이션 신호(iODT)가 '하이'로 활성화되면 풀다운 설정값(RTT_PD<0:1>)에 따라 온/오프된다.
본 발명에 따르면 데이터의 출력시에는 항상 오프 상태를 유지하고, 터미네이션 동작시(입력 임피던스 매칭시)에만 설정값(RTT_PU<0:1>, RTT_PD<0:1>)에 따라 온/오프되는 풀업 저항(241, 242)과 풀다운 저항(251, 252)이 구비된다. 따라서 데이터 출력시의 터미네이션 저항값에는 아무런 영향을 주지 않으면서, 터미네이션 동작시의 터미네이션 임피던스 값을 조절 가능하게 된다.
도면에는 풀업 저항(241, 242)과 풀다운 저항(251, 252)을 2개씩 도시하였지만, 풀업 저항(241, 242)과 풀다운 저항(251, 252)의 개수는 설계에 따라 달라질 수 있다. 풀업 설정값(RTT_PU<0:1>)과 풀다운 설정값(RTT_PD<0:1>)은 터미네이션 회로(200)가 적용된 시스템의 외부로부터 입력받을 수도 있으며, 시스템 내부에 구비되는 퓨즈 회로(fuse circuit) 등 데이터의 저장이 가능한 회로에 풀업 설정값(RTT_PU<0:1>)과 풀다운 설정값(RTT_PD<0:1>)을 저장해 놓을 수도 있다.
도 3은 풀업 터미네이션부(210)의 내부 구성도이며, 도 4는 풀다운 터미네이션부(220)의 내부 구성도이다.
도 3을 참조하면, 풀업 터미네이션부(210)는 다수의 저항들(311~314)을 포함한다. 저항들(311~314)에는 풀업 신호(PU_EN)가 '로우'로 활성화되면 턴온되는 트랜지스터들(321~324)과, 풀업 코드(PCODE<0:N>)에 의해 온/오프되는 트랜지스터들(331~334)이 직렬로 연결된다. 풀업 신호(PU_EN)가 '하이'로 비활성화되면 저항들(311~314)은 인터페이스 패드(INTERFACE)를 터미네이션하지 못한다. 풀업 신호(PU_EN)가 '로우'로 활성화되면 풀업 코드(PCODE<0:N>)에 의해 저항들(311~314)이 온/오프되고, 저항들(311~314) 중 턴온된 저항들에 의해 인터페이스 패드(INTERFACE)가 터미네이션된다.
도 4를 참조하면, 풀다운 터미네이션부(220)는 다수의 저항들(411~414)을 포함한다. 저항들(411~414)에는 풀다운 신호(PD_EN)가 '하이'로 활성화되면 턴온되는 트랜지스터들(421~424)과, 풀다운 코드(NCODE<0:N>)에 의해 온/오프되는 트랜지스터들(431~434)이 직렬로 연결된다. 풀다운 신호(PD_EN)가 '로우'로 비활성화되면 저항들(411~414)은 인터페이스 패드(INTERFACE)를 터미네이션하지 못한다. 풀다운 신호(PD_EN)가 '하이'로 활성화되면 풀다운 코드(NCODE<0:N>)에 의해 저항들(411~414)이 온/오프되고, 저항들(411~414) 중 턴온된 저항들에 의해 인터페이스 패드(INTERFACE)가 터미네이션된다.
도 5와 도 6은 터미네이션 회로(200)의 다른 실시예를 도시한 도면들이다.
도 5를 참조하면, 터미네이션 회로(200)는 풀업 저항들(241, 242)과 풀다운 저항들(251, 252) 중 풀업 저항들(241, 242)만을 포함하여 구성될 수도 있다. 터미네이션 회로의 임피던스 값 미스매치는 풀업 임피던스와 풀다운 임피던스 간의 상대적인 값에 의한 것이기에, 풀업 저항들(241, 242)만 이용하더라도 임피던스 미스매칭을 보정해 줄 수 있다.
도 6을 참조하면, 터미네이션 회로(200)는 풀업 저항들(241, 242)과 풀다운 저항들(251, 252) 중 풀다운 저항들(251, 252)만을 포함하여 구성될 수도 있다. 풀다운 저항들(251, 252)만 이용하더라도 터미네이션 회로(200)의 풀업 임피던스와 풀다운 임피던스 간의 임피던스 미스매칭을 보정하는 것이 가능하기 때문이다.
터미네이션 회로(200)의 풀업 터미네이션부와 풀다운 터미네이션부의 임피던스 값을 조절하기 위한 실시예 도 7 내지 도 10
도 7은 터미네이션 회로(200)에서 풀업 터미네이션부(710)와 풀다운 터미네이션부(720)의 임피던스 값을 변경하기 위한 실시예를 도시한 도면이다. 도 7에서 도 2와 동일한 구성은 동일한 도면 번호를 사용하기로 한다. 도 7의 실시예에서는, 도 2의 실시예에서 저장회로(730)와 임피던스 제어부(740)가 추가되며, 풀업 터미네이션부(710)의 내부 구성과 풀다운 터미네이션부(720)의 내부 구성이 변경된다. 도 2와 함께 설명한 하나 이상의 풀업 저항(241, 242) 및 하나 이상의 풀다운 저항(251, 252)과 관련된 구성은 도 7의 실시예에도 포함될 수 있으나, 여기서는 이의 도시를 생략하기로 한다.
저장회로(730)는 풀업 증가신호(PU_INC)와 풀다운 증가신호(PD_INC)를 저장한다. 풀업 증가신호(PU_INC)는 풀다운 터미네이션부(720) 대비 풀업 터미네이션부(710)의 임피던스 값을 증가시키라는 신호, 즉 풀업 터미네이션부(710)의 임피던스 값을 증가시키거나 풀다운 터미네이션부(720)의 임피던스 값을 감소시키라는 것을 나타내는 신호이다. 풀다운 증가신호(PD_INC)는 풀업 터미네이션부(710) 대비 풀다운 터미네이션부(720)의 임피던스 값을 증가시키라는 신호, 즉 풀다운 터미네이션부(720)의 임피던스 값을 증가시키거나 풀업 터미네이션부(710)의 임피던스 값을 감소시키라는 것을 나타내는 신호이다. 저장회로(730)는 풀업 증가신호(PD_INC)를 저장하기 위한 퓨즈(fuse)와 풀다운 증가신호(PD_INC)를 저장하기 위한 퓨즈를 포함하는 퓨즈회로일 수 있다. 또한, 저장회로(730)는 터미네이션 회로가 적용된 집적회로 칩의 외부로부터 입력되는 풀업 증가신호(PU_INC)와 풀다운 증가신호(PD_INC)를 저장하는 회로일 수 있다.
임피던스 제어부(740)는 풀업 코드의 LSB(Least Significant Bit)값(PCODE<0>), 풀다운 코드의 LSB값(NCODE<0>), 풀업 증가신호(PU_INC) 및 풀다운 증가신호(PD_INC)를 입력받아 풀업 코드의 새로운 LSB값(P_NEW<0>), 풀다운 코드의 새로운 LSB값(N_NEW<0>), 추가 풀업 신호(P_ADD) 및 추가 풀다운 신호(N_ADD)를 생성한다. 임피던스 제어부(740)의 자세한 구성 및 동작에 대해서는 후술하기로 한다.
도 8은 풀업 터미네이션부(710)의 내부 구성도이며, 도 9는 풀다운 터미네이션부(720)의 내부 구성도이다.
도 8을 참조하면, 풀업 터미네이션부(710)는 풀업 신호(PU_EN)와 풀업 코드(PCODE<1:N>, P_NEW<0>)의 각 비트에 응답하여 온/오프되는 다수의 풀업 저항(811~814) 및 풀업 신호(PU_EN)와 추가 풀업 신호(P_ADD)에 응답하여 온/오프되는 추가 풀업 저항(815)을 포함한다. 다수의 풀업 저항(811~814)에는 풀업 신호(PU_EN)에 응답해 온/오프되는 트랜지스터들(821~824)과 풀업 코드(PCODE<1:N>, P_NEW<0>)의 각 비트에 응답하여 온/오프되는 트랜지스터들(831~834)이 직렬로 연결되고, 추가 풀업 저항(815)에는 풀업 신호(PU_EN)에 응답하여 온/오프되는 트랜지스터(825)와 추가 풀업 신호(P_ADD)에 응답하여 온/오프되는 트랜지스터(835)가 직렬로 연결된다. 풀업 신호(PU_EN), 풀업 코드(PCODE<1:N>, P_NEW<0>)의 각 비트 및 추가 풀업 신호(P_ADD)는 활성화시 '로우'의 값을 가지며, 비활성화시 '하이'의 값을 가진다.
도 9를 참조하면, 풀다운 터미네이션부(720)는 풀다운 신호(PD_EN)와 풀다운 코드(NCODE<1:N>, N_NEW<0>)의 각 비트에 응답하여 온/오프되는 다수의 풀다운 저항(911~914) 및 풀다운 신호(PD_EN)와 추가 풀다운 신호(N_ADD)에 응답하여 온/오프되는 추가 풀다운 저항(915)을 포함한다. 다수의 풀다운 저항(911~914)에는 풀다운 신호(PD_EN)에 응답해 온/오프되는 트랜지스터들(921~924)과 풀다운 코드(NCODE<1:N>, N_NEW<0>)의 각 비트에 응답하여 온/오프되는 트랜지스터들(931~934)이 직렬로 연결되고, 추가 풀다운 저항(915)에는 풀다운 신호(PD_EN)에 응답하여 온/오프되는 트랜지스터(925)와 추가 풀다운 신호(N_ADD)에 응답하여 온/오프되는 트랜지스터(935)가 직렬로 연결된다. 풀다운 신호(PD_EN), 풀다운 코드(NCODE<1:N>, N_NEW<0>)의 각 비트 및 추가 풀다운 신호(N_ADD)는 활성화시 '하이'의 값을 가지며, 비활성화시 '로우'의 값을 가진다.
도 10은 임피던스 제어부(740)의 구성도이다.
도 10을 참조하면, 임피던스 제어부(740)는 논리조합 회로(1010)와 코드 변경회로(1020)를 포함한다.
논리 조합회로(1010)는 풀업 증가신호(PU_INC), 풀다운 증가신호(PD_INC), 풀업 코드의 LSB값(PCODE<0>), 풀다운 코드의 LSB값(NCODE<0>)을 입력받아, 상태신호들(PNON, NON, PNOFF, PON), 제어신호들(PCHANGE1, PCHANGE2, NCHANGE1, NCHANGE2, NOMP, NOMN), 추가 풀업신호(P_ADD) 및 추가 풀다운 신호(N_ADD)를 생성한다. 신호들에 대한 설명은 다음의 표 1을 참조하여 확인할 수 있다.
신호 의미 활성화시 논리값
PNON PCODE<0>에 대응하는 저항과 NCODE<0>에 대응하는 저항이 턴온될 조건임 H(1)
NON NCODE<0>에 대응하는 저항이 턴온될 조건임 H(1)
PNOFF PCODE<0>에 대응하는 저항과 NCODE<0>에 대응하는 저항이 모두 오프될 조건임 H(1)
PON PCODE<0>에 대응하는 저항이 턴온될 조건임 H(1)
PCHANGE1 PCODE<0>를 반전하여 P_NEW<0>를 생성 H(1)
PCHANGE2 PCODE<0>를 반전하여 P_NEW<0>를 생성 H(1)
NCHANGE1 NCODE<0>를 반전하여 N_NEW<0>를 생성 H(1)
NCHANGE2 NCODE<0>를 반전하여 N_NEW<0>를 생성 H(1)
NOMP PCODE<0> = P_NEW<0> 이 되도록 P_NEW<0> 생성 H(1)
NOMN NCODE<0> = N_NEW<0> 이 되도록 N_NEW<0> 생성 H(1)
P_ADD 추가 풀업 저항을 턴온 L(0)
N_ADD 추가 풀다운 저항을 턴온 H(1)
코드 변경회로(1020)는 2개의 멀티 플렉서(1021, 1022)를 포함하여 구성된다. 멀티 플렉서(1021)는 제어신호(NOMP)가 활성화되면 PCODE<0>를 그대로 P_NEW<0>로 출력하며, 제어신호(PCHANGE1) 또는 제어신호(PCHANGE2)가 활성화되면 PCODE<0>를 반전하여 P_NEW<0>로 출력한다. 멀티 플렉서(1022)는 제어신호(NOMN)가 활성화되면 NCODE<0>를 그대로 N_NEW<0>로 출력하며, 제어신호(NCHANGE1) 또는 제어신호(NCHANGE2)가 활성화되면 NCODE<0>를 반전하여 N_NEW<0>로 출력한다.
다음의 표 2는 도 7 내지 도 10의 전체 동작을 정리한 표이다.
case P_INC/D_INC PCODE<0> NCODE<0> P_NEW<0> N_NEW<0> 상태 결과
a-1 1/0 0 0 0 0 PON P_ADD 활성화
b-1 1/0 0 1 0 0 PNON NCHANGE2 활성화,
NCODE<0> 변경
c-1 1/0 1 0 0 0 PNOFF PCHANGE1 활성화,
PCODE<1> 변경
d-1 1/0 1 1 1 0 NON NCHANGE2 활성화,
NCODE<0> 변경
a-2 0/1 0 0 0 1 PON NCHABGE1 활성화,
NCODE<0> 변경
b-2 0/1 0 1 1 1 PNON PCHANGE2 활성화
PCODE<0> 변경
c-2 0/1 1 0 0 1 PNOFF NCHANGE1 활성화,
NCODE<0> 변경
d-2 0/1 1 1 1 1 NON N_ADD 활성화
a-3 0/0 0 0 0 0 PON 변동 없음
b-3 0/0 0 1 0 1 PNON 변동 없음
c-3 0/0 1 0 1 0 PNOFF 변동 없음
d-3 0/0 1 1 1 1 NON 변동 없음
표 2를 참조하여, 각각의 경우(case)의 동작을 살펴보기로 한다. 풀업 증가신호(PU_INC)가 활성화된 경우에, (a-1)PCODE<0>가 활성화되고(0) NCODE<0>가 비활성화되면(0), 풀업 터미네이션부(710)의 임피던스 값을 상대적으로 늘리기 위해서는 추가 풀업 저항(815)을 턴온시켜야 하므로, 추가 풀업 신호(P_ADD)가 '0'으로 활성화된다. (b-1)PCODE<0>가 활성화되고(0) NCODE<0>가 활성화된(1) 경우에, 풀업 터미네이션부(710)의 임피던스 값을 상대적으로 늘리기 위해서 풀다운 터미네이션부(720)의 임피던스 값을 줄인다. 따라서, NCODE<0>를 반전하여 N_NEW<0>를 생성한다. (c-1)PCODE<0>가 비활성화되고(1) NCODE<0>가 비활성화된(0) 경우에, 풀업 터미네이션부(710)의 임피던스 값을 상대적으로 늘리기 위해서, PCODE<0>를 반전하여 P_NEW<0>를 생성한다. (d-1)PCODE<0>가 비활성화되고(1) NCODE<0>가 활성화된(1) 경우에, 풀업 터미네이션부(710)의 임피던스 값을 상대적으로 늘리기 위해서 풀다운 터미네이션부(720)의 임피던스 값을 줄인다. 따라서, NCODE<0>를 반전하여 N_NEW<0>를 생성한다.
풀다운 증가신호(PD_INC)가 활성화된 경우에, (a-2)PCODE<0>가 활성화되고(0) NCODE<0>가 비활성화되면(0), 풀다운 터미네이션부(720)의 임피던스 값을 상대적으로 늘리기 위해, NCODE<0>를 반전하여 N_NEW<0>를 생성한다. (b-2)PCODE<0>가 활성화되고(0) NCODE<0>가 활성화된(1) 경우에, 풀다운 터미네이션부(720)의 임피던스 값을 상대적으로 늘리기 위해, 풀업 터미네이션부(710)의 임피던스 값을 줄인다. 따라서, PCODE<0>를 반전하여 P_NEW<0>를 생성한다. (c-2)PCODE<0>가 비활성화되고(1) NCODE<0>가 비활성화된(0) 경우에, 풀다운 터미네이션부(720)의 임피던스 값을 상대적으로 늘리기 위해, NCODE<0>를 반전하여 N_NEW<0>를 생성한다. (d-2)PCODE<0>가 비활성화되고(1) NCODE<0>가 활성화된(1) 경우에, 풀다운 터미네이션부(720)의 임피던스 값을 늘리기 위해서는 추가 풀다운 저항(915)을 턴온시켜야 하므로, 추가 풀다운 신호(N_ADD)가 활성화된다.
풀다운 증가신호(PU_INC)와 풀다운 증가신호(PD_INC)가 모두 비활성화된 경우에는(a-3, b-3, c-3, d-3), 풀업 터미네이션부(710)와 풀다운 터미네이션부(720)의 임피던스 값을 변경할 필요가 없다. 따라서, PCODE<0> = P_NEW<0>, NCODE<0> = N_NEW<0>, 추가 풀업 신호(P_ADD) 비활성화, 추가 풀다운 신호(N_ADD) 비활성화가 된다.
결국, 풀다운 증가신호(PU_INC)가 활성화된 경우에는 풀업 터미네이션부(710)의 임피던스 값이 상대적으로 증가되고, 풀다운 증가신호(PD_INC)가 활성화된 경우에는 풀다운 터미네이션부(720)의 임피던스 값이 상대적으로 증가되는 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
200: 터미네이션 회로 210: 풀업 터미네이션부
220: 풀다운 터미네이션부 230: 제어부
241, 242: 풀업 저항 251, 252: 풀다운 저항
280: 캘리브래이션 회로 290: 레이턴시 조절 회로

Claims (12)

  1. 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부;
    풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부;
    상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀업 설정값에 의해 온/오프되는 하나 이상의 풀업 저항; 및
    상기 인터페이스 노드에 연결되어 상기 터미네이션 신호의 활성화시에 풀다운 설정값에 의해 온/오프되는 하나 이상의 풀다운 저항
    을 포함하는 터미네이션 회로.
  2. 제 1항에 있어서,
    상기 인터페이스 노드로 '하이'데이터 출력시에 상기 풀업 신호가 활성화하고, 상기 인터페이스 노드로 '로우'데이터 출력시에 상기 풀다운 신호를 활성화하고, 상기 터미네이션 신호의 활성화시에 상기 풀업 신호와 상기 풀다운 신호를 활성화하는 제어부를 더 포함하는
    터미네이션 회로.
  3. 제 2항에 있어서,
    상기 터미네이션 신호는 상기 터미네이션 회로가 적용된 시스템의 외부로부터 입력된 터미네이션 명령을 레이턴시만큼 지연시켜 생성한 신호인
    터미네이션 회로.
  4. 제 1항에 있어서,
    상기 풀업 설정값과 상기 풀다운 설정값은 퓨즈 회로에 저장되는
    터미네이션 회로.
  5. 제 1항에 있어서
    상기 하나 이상의 풀업 저항과 상기 하나 이상의 풀다운 저항은
    상기 터미네이션 신호의 비활성화시에는 모두 오프되는
    터미네이션 회로.
  6. 제 1항에 있어서,
    상기 풀업 터미네이션부의 저항값은 풀업 코드에 의해 조절되고,
    상기 풀다운 터미네이션부의 저항값은 풀다운 코드에 의해 조절되며,
    상기 풀업 코드와 상기 풀다운 코드는 캘리브래이션 회로에서 생성되는
    터미네이션 회로.
  7. 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부;
    풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 및
    상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀업 설정값에 의해 온/오프되는 하나 이상의 풀업 저항
    을 포함하는 터미네이션 회로.
  8. 풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하는 풀업 터미네이션부;
    풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하는 풀다운 터미네이션부; 및
    상기 인터페이스 노드에 연결되어 터미네이션 신호의 활성화시에 풀다운 설정값에 의해 온/오프되는 하나 이상의 풀다운 저항
    을 포함하는 터미네이션 회로.
  9. 풀업 증가신호와 풀다운 증가신호를 저장하기 위한 저장회로;
    풀업 코드의 LSB값, 풀다운 코드의 LSB값, 상기 풀업 증가신호 및 상기 풀다운 증가신호를 입력받아, (1)상기 풀업 증가신호가 활성화된 경우에, 상기 풀업 코드의 LSB값 또는 상기 풀다운 코드의 LSB값을 변경시키거나, 추가 풀업 신호를 활성화하고, (2)상기 풀다운 증가신호가 활성화된 경우에, 상기 풀업 코드의 LSB값 또는 상기 풀다운 코드의 LSB값을 변경시키거나, 추가 풀다운 신호를 활성화하는 임피던스 제어부;
    풀업 신호에 응답하여 인터페이스 노드를 풀업 터미네이션하며, 상기 풀업 코드의 각 비트에 응답하여 온/오프되는 다수의 풀업 저항과, 상기 추가 풀다운 신호에 응답하여 온/오프되는 추가 풀업 저항을 포함하는 풀업 터미네이션부; 및
    풀다운 신호에 응답하여 상기 인터페이스 노드를 풀다운 터미네이션하며, 상기 풀다운 코드의 각 비트에 응답하여 온/오프되는 다수의 풀다운 저항과, 상기 추가 풀다운 신호에 응답하여 온/오프되는 추가 풀다운 저항을 포함하는 풀다운 터미네이션부
    를 포함하는 터미네이션 회로.
  10. 제 9항에 있어서,
    상기 저장회로는
    적어도 2이상의 퓨즈를 포함하는 퓨즈회로인
    터미네이션 회로.
  11. 제 9항에 있어서,
    상기 풀업 증가신호와 상기 풀다운 증가신호는
    상기 터미네이션 회로를 포함하는 칩의 외부로부터 입력되어 상기 저장회로에 저장되는
    터미네이션 회로.
  12. 제 9항에 있어서,
    상기 임피던스 제어부는
    상기 풀업 증가 신호가 활성화된 경우에, (a-1)상기 풀업 코드의 LSB가 활성화되고 상기 풀다운 코드의 LSB가 비활성화된 경우에, 상기 추가 풀업 신호를 활성화시키고, (b-1)상기 풀업 코드의 LSB가 활성화되고 상기 풀다운 코드의 LSB가 활성화된 경우에, 상기 풀다운 코드의 LSB를 변경시키고, (c-1)상기 풀업 코드의 LSB가 비활성화되고 상기 풀다운 코드의 LSB가 비활성화된 경우에, 상기 풀업 코드의 LSB를 변경시키고, (d-1)상기 풀업 코드의 LSB가 비활성화되고 상기 풀다운 코드의 LSB가 활성화된 경우에, 상기 풀다운 코드의 LSB를 변경시키고,
    상기 풀다운 증가 신호가 활성화된 경우에, (a-2)상기 풀업 코드의 LSB가 활성화되고 상기 풀다운 코드의 LSB가 비활성화된 경우에, 상기 풀다운 코드의 LSB를 변경시키고, (b-2)상기 풀업 코드의 LSB가 활성화되고 상기 풀다운 코드의 LSB가 활성화된 경우에, 상기 풀업 코드의 LSB를 변경시키고, (c-2)상기 풀업 코드의 LSB가 비활성화되고 상기 풀다운 코드의 LSB가 비활성화된 경우에, 상기 풀다운 코드의 LSB를 변경시키고, (d-2)상기 풀업 코드의 LSB가 비활성화되고 상기 풀다운 코드의 LSB가 활성화된 경우에, 상기 추가 풀다운 신호를 활성화하는
    터미네이션 회로.
KR1020110139587A 2011-12-21 2011-12-21 터미네이션 회로 KR20130072042A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110139587A KR20130072042A (ko) 2011-12-21 2011-12-21 터미네이션 회로
US13/606,141 US8922240B2 (en) 2011-12-21 2012-09-07 Termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139587A KR20130072042A (ko) 2011-12-21 2011-12-21 터미네이션 회로

Publications (1)

Publication Number Publication Date
KR20130072042A true KR20130072042A (ko) 2013-07-01

Family

ID=48653899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139587A KR20130072042A (ko) 2011-12-21 2011-12-21 터미네이션 회로

Country Status (2)

Country Link
US (1) US8922240B2 (ko)
KR (1) KR20130072042A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9100017B2 (en) 2013-07-08 2015-08-04 Samsung Display Co., Ltd. Impedance component having low sensitivity to power supply variations

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070619B1 (ko) * 2013-03-13 2020-01-30 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
US20140269107A1 (en) * 2013-03-15 2014-09-18 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor memory device and method of controlling the same
US9166565B2 (en) * 2013-10-17 2015-10-20 Qualcomm Incorporated Calibrated output driver with enhanced reliability and density
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
US9762237B1 (en) * 2016-06-24 2017-09-12 Qualcomm Incorporated Constant impedance transmitter with variable output voltage limits
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894260B2 (en) * 2003-01-03 2011-02-22 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having on-die termination circuit and on-die termination method
US7446558B2 (en) * 2006-09-29 2008-11-04 Mediatek Inc. High speed IO buffer
KR100861308B1 (ko) 2007-06-29 2008-10-01 주식회사 하이닉스반도체 온 다이 터미네이션 장치
US7876123B2 (en) * 2007-10-09 2011-01-25 Lsi Corporation High speed multiple memory interface I/O cell
KR20100043971A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템
KR20110131368A (ko) 2010-05-31 2011-12-07 주식회사 하이닉스반도체 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9100017B2 (en) 2013-07-08 2015-08-04 Samsung Display Co., Ltd. Impedance component having low sensitivity to power supply variations

Also Published As

Publication number Publication date
US20130162288A1 (en) 2013-06-27
US8922240B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
US8508251B2 (en) Semiconductor devices having on-die termination structures for reducing current consumption and termination methods performed in the semiconductor devices
US7961001B1 (en) Impedance adjusting device
US9300291B2 (en) Dynamic impedance control for input/output buffers
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US7893710B2 (en) Termination circuit and impedance matching device including the same
US7782078B2 (en) On die termination circuit and method for calibrating the same
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100744004B1 (ko) 온 다이 터미네이션 회로를 구비하는 반도체메모리소자 및그의 구동방법
US7683657B2 (en) Calibration circuit of on-die termination device
KR101145333B1 (ko) 임피던스 조절 장치
KR100863535B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR20130072042A (ko) 터미네이션 회로
KR100820783B1 (ko) 미스매치를 줄인 온 다이 터미네이션 장치
KR100870427B1 (ko) 온 다이 터미네이션 장치.
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
KR101175245B1 (ko) 임피던스 조절회로 및 이를 포함하는 집적회로 칩
KR100968419B1 (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR20120099908A (ko) 임피던스 조절회로
KR20090023833A (ko) 온 다이 터미네이션 장치
KR100942948B1 (ko) 터미네이션 저항 회로, 온 다이 터미네이션 장치 및 반도체메모리 장치
KR20090061313A (ko) 온 다이 터미네이션 장치의 터미네이션 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid