KR20120099908A

KR20120099908A - 임피던스 조절회로

Info

Publication number: KR20120099908A
Application number: KR1020110018419A
Authority: KR
Inventors: 김기호
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2011-03-02
Filing date: 2011-03-02
Publication date: 2012-09-12

Abstract

본 발명에 따른 임피던스 조절회로는, 풀업 레퍼런스 임피던스부와 풀다운 레퍼런스 임피던스부를 포함하고, 상기 풀업 레퍼런스 임피던스부가 제1목표 임피던스 값을 갖고 상기 풀다운 레퍼런스 임피던스부가 제2목표 임피던스 값을 갖도록 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 임피던스 코드 생성회로; 각각 상기 풀업 임피던스 코드를 입력받아 상기 제1목표 임피던스 값을 갖는 다수의 풀업 터미네이션부; 및 각각 상기 풀다운 임피던스 코드를 입력받아 상기 제2목표 임피던스 값을 갖는 다수의 풀다운 터미네이션부를 포함할 수 있다.

Description

임피던스 조절회로{IMPEDANCE ADJUSTING CIRCUIT}

본 발명은 임피던스 조절회로에 관한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같은 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체 장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing) 폭은 점차로 줄어들고 있다. 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화 등에 기인하여 발생한다. 임피던스 미스매칭이 발생하면 반도체 장치에서 출력되는 데이터가 왜곡될 수 있다. 따라서 반도체장치가 왜곡된 출력신호를 수신할 경우에 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 야기될 수 있다.

동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 조절회로를 집적회로 칩내의 패드 근방에 채용하고 있다.

ZQ캘리브래이션(ZQ calibration)이란, PVT(Process, Voltage, Temperature: 프로세스, 전압. 온도)조건이 변함에 따라 변화하는 임피던스 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 임피던스 코드를 이용하여 터미네이션 임피던스 값을 조절하게 된다. 일반적으로 캘리브래이션의 기준이 되는 외부저항이 연결되는 패드를 ZQ패드(ZQ PAD)라고 하는데, 이러한 이유로 ZQ캘리브래이션이라는 용어가 주로 사용된다.

도 1은 종래의 캘리브래이션 회로의 구성도이다.

도 1에 도시된 바와 같이, 캘리브래이션 회로는, 풀업 레퍼런스 임피던스부(110), 더미 레퍼런스 입피던스부(120), 풀다운 레퍼런스 임피던스부(130), 비교부(102, 103), 카운터부(104, 105)를 포함한다.

도 1을 참조하여 캘리브래이션 회로의 동작을 살펴본다.

비교부(102)는 캘리브래이션 패드(ZQ PAD)에 연결된 외부저항(이하 240Ω이라고 가정함)과 풀업 레퍼런스 임피던스부(110)의 전압분배에 의해 생성되는 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF, 보통 VDD/2로 설정됨)을 비교하여 비교결과에 따라 업/다운 신호(UP/DN)를 생성한다.

카운터부(104)는 업/다운 신호(UP/DN)에 응답하여 풀업 임피던스 코드(PCODE<0:N>)를 생성한다. 풀업 임피던스 코드(PCODE<0:N>)는 풀업 레퍼런스 임피던스부(110)내의 병렬 저항들(각각의 임피던스 값은 binary weight에 맞게 설계됨)을 온/오프하여 풀업 레퍼런스 임피던스부의 (110)의 임피던스값을 조절한다. 조절된 풀업 레퍼런스 임피던스부(110)의 임피던스값은 다시 캘리브래이션 노드(ZQ)의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 결과적으로, 풀업 레퍼런스 임피던스부(110)의 전체 임피던스 값이 외부저항(101)의 임피던스 값같아질 때까지 캘리브래이션 동작이 반복된다. (풀업 캘리브래이션)

풀업 임피던스 코드(PCODE<0:N>)는 더미 레퍼런스 임피던스부(120)에 입력되어 더미 레퍼런스 임피던스부(120)의 임피던스 값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교부(103)와 카운터부(105)를 사용하여 내부노드(A)의 전압이 기준전압(VREF)과 같아지도록 캘리브래이션 된다(풀다운 캘리브래이션).

상술한 ZQ캘리브래이션 동작의 결과로 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)는, 터미네이션 회로(도 2)로 입력되어 터미네이션 임피던스 값을 조절하게 된다.

도 2는 종래의 캘리브래이션 회로의 구성도이다.

도 2에 도시된 바와 같이, 터미네이션 회로는, 풀업 터미네이션부(210), 풀다운 터미네이션부(220), 및 드라이버 컨트롤러(201, 202)를 포함한다. 터미네이션 회로란, 캘리브래이션 회로(도 1)에서 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 전달받아 인터페이스 패드(INTERFACE PAD)를 터미네이션하는 회로를 말한다.

풀업 터미네이션부(210)는 풀업 레퍼런스 임피던스부(110)와 동일하게 설계되고, 풀다운 터미네이션부(220)는 풀다운 레퍼런스 임피던스부(130)와 동일하게 설계된다. 따라서 레퍼런스 임피던스부(110, 130)와 터미네이션부(210, 220)의 임피던스 값은 동일하다.

풀업 드라이버 컨트롤러(201)는 풀업 임피던스 코드(PCODE<0:N>)와 풀업 인에이블 신호(PU_EN)에 응답하여 풀업 터미네이션부(210)를 제어한다. 풀업 인에이블 신호(PU_EN)는 풀업 터미네이션부(210)를 온/오프 시키는 신호이다. 풀업 인에이블 신호(PU_EN)가 활성화되면 풀업 터미네이션부(210) 내의 저항들은 풀업 임피던스 코드(PCODE<0:N>)에 따라 온/오프된다. 풀업 인이에블 신호(PU_EN)가 비활성화되면 풀업 터미네이션부(210)는 풀업 임피던스 코드(PCODE<0:N>)에 상관없이 동작하지 않는다. 즉 풀업 터미네이션부(210) 내의 저항들은 모두 오프된다. 풀다운 터미네이션부(220)의 동작은 풀업 터미네이션부(210)의 동작과 유사하다.

도 1의 경우 외부저항(101)과 풀업 레퍼런스 임피던스부(110)의 임피던스 값의 비가 같은 경우에 대해 설명하였다. 오픈 드레인 시그날링(open drain signaling)를 사용하는 경우 외부저항(101)과 풀업 레퍼런스 임피던스부(110)의 임피던스 값이 다를 수 있다.

예를 들어 외부저항(101)의 임피던스 값과 풀업 레퍼런스 임피던스부(110)의 임피던스 값이 4:1인 경우(외부저항(101)이 960Ω)를 생각해보자. 이 경우 기준전압(VREF)는 0.8*VDD가 되므로 풀업 캘리브래이션 동작 결과 풀업 레퍼런스 임피던스부(110)의 임피던스 값이 240Ω이 되도록 하는 풀업 임피던스 코드(PCODE<0:N>)가 생성된다. 풀업 임피던스 코드(PCODE<0:N>)에 응답하여 더미 레퍼런스 임피던스부(120)의 임피던스 값도 240Ω이 된다. 기준전압(VREF)는 0.8*VDD이므로 풀다운 캘리브래이션 동작 결과 풀다운 임피던스 레퍼런스부(130)의 임피던스 값이 960Ω이 되도록 하는 풀다운 임피던스 코드(NCODE<0:N>)가 생성된다.

터미네이션 회로(도 2)에서 풀업 임피던스 코드(PCODE<0:N>)에 응답하여 풀업 터미네이션부(210)의 임피던스 값은 240Ω이 되고, 풀다운 임피던스 코드(NCODE<0:N>)에 응답하여 풀다운 터미네이션부(220)의 임피던스 값은 960Ω이 되므로 필연적으로 미스매치(mismatch)가 발생하게 된다.

본 발명은 캘리브래이션부의 레퍼런스 임피던스부가 하나의 임피던스부만을 포함하도록 하되 각 레퍼런스 임피던스부의 목표 임피던스 값을 달리하여 터미네이션 동작의 미스매치를 방지하고, 캘리브래이션 동작 및 터미네이션 동작의 정확도를 높인 임피던스 조절회로를 제공한다.

상기 임피던스 코드 생성회로는, 기준전압과 제1캘리브래이션 노드의 전압을 비교하는 제1비교부; 상기 제1비교부의 비교결과에 따라 상기 풀업 임피던스 코드를 카운팅하는 제1카운팅부; 상기 풀업 임피던스 코드에 의해 결정되는 상기 제1목표 임피던스 값으로, 상기 제1캘리브래이션 노드를 풀업 구동하는 상기 풀업 레퍼런스 임피던스부; 상기 풀업 임피던스 코드에 의해 결정되는 상기 제1목표 임피던스 값을 가지며, 제2캘리브래이션 노드를 풀업구동하는 더미 레퍼런스 임피던스부;상기 기준전압과 상기 제2캘리브래이션 노드의 전압을 비교하는 제2비교부; 상기 제2비교부의 비교결과에 따라 상기 풀다운 임피던스 코드를 카운팅하는 제2카운팅부; 및 상기 풀다운 임피던스 코드에 의해 결정되는 상기 제2목표 임피던스 값으로 상기 제2캘리브래이션 노드를 풀다운 구동하는 풀다운 레퍼런스 임피던스부를 포함할 수 있다.

상기 풀업 레퍼런스 임피던스부는 상기 풀업 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른, 병렬 연결된 다수의 제1저항을 포함하고, 상기 더미 레퍼런스 임피던스부는 상기 풀업 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 상기 다수의 제1저항과 동일한 다수의 제2저항을 포함하고, 상기 풀다운 레퍼런스 임피던스부는 상기 풀다운 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른 병렬 연결된 다수의 제3저항을 포함할 수 있다.

상기 풀업 터미네이션부는, 상기 풀업 임피던스 코드에 응답하여 온/오프되며, 상기 다수의 제1저항과 임피던스 값이 동일한 다수의 제4저항를 포함하고, 상기 풀다운 터미네이션부는, 상기 풀다운 임피던스 코드에 응답하여 온/오프되며, 상기 다수의 제3저항과 임피던스 값이 동일한 다수의 제5저항를 포함할 수 있다.

본 발명에 따른 임피던스 조절회로는, 캘리브래이션부의 각 레퍼런스 임피던스부가 목표 임피던스 값이 서로 다른 하나의 임피던스부만을 포함하도록 하여 캘리브래이션 동작의 오차를 줄였다.

또한 각 터미네이션부는 자신에게 대응되는 레퍼런스 임피던스부와 목표 임피던스값이 같도록 하되 풀업/풀다운 터미네이션부의 개수를 달리함으로써 풀업 터미네이션 임피던스값과 풀다운 터미네이션부의 임피던스값을 동일하게 할 수 있으면서도 터미네이션 동작의 오차를 줄일 수 있다.

도 1은 종래의 캘리브래이션 회로의 구성도,
도 2는 종래의 터미네이션 회로의 구성도,
도 3은 본 발명의 일실시예에 따른 임피던스 조절 회로의 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 회로의 구성도이다.

도 3에 도시된 바와 같이, 임피던스 조절회로는, 풀업 레퍼런스 임피던스부(310)와 풀다운 레퍼런스 임피던스부(330)를 포함하고, 풀업 레퍼런스 임피던스부(320)가 제1목표 임피던스 값을 갖고 풀다운 레퍼런스 임피던스부(330)가 제2목표 임피던스 값을 갖도록 풀업 임피던스 코드(PCODE<0:N>)와 풀다운 임피던스 코드(NCODE<0:N>)를 생성하는 임피던스 코드 생성회로(300A), 각각 풀업 임피던스 코드(PCODE<0:N>)를 입력받아 제1목표 임피던스 값을 갖는 다수의 풀업 터미네이션부(340_1 내지 340_7) 및 각각 풀다운 임피던스 코드(NCODE<0:N>)를 입력받아 제2목표 임피던스 값을 갖는 다수의 풀다운 터미네이션부(350_1 내지 350_28)를 포함한다.

이하 임피던스 코드(PCODE<0:N>, NCODE<0:N>)을 생성하는 회로를 임피던스 코드 생성회로(300A)라 하고, 임피던스 코드(PCODE<0:N>, NCODE<0:N>)에 의해 결정되는 임피던스 값으로 인터페이스 패드(INTERFACE PAD)를 터미네이션하는 회로를 터미네이션 회로(300B)라 한다. 다수의 풀업 터미네이션부(340_1 내지 340_7)는 풀업 드라이버 컨트롤러(306)에의 제어되고, 다수의 풀다운 터미네이션부(350_1 내지 350_28)는 풀다운 드라이버 컨트롤러(307)에의 제어된다.

도 3을 참조하여 임피던스 조절회로의 동작에 대해 설명한다.

임피던스 코드 생성회로(300A)는, 기준전압(VREF, 도 3에서는 0.8*VDD)과 제1캘리브래이션 노드(ZQ)의 전압을 비교하는 제1비교부(302), 제1비교부(302)의 비교결과에 따라 풀업 임피던스 코드(PCODE<0:N>)를 카운팅하는 제1카운팅부(304), 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정되는 제1목표 임피던스 값으로, 제1캘리브래이션 노드(ZQ)를 풀업 구동하는 풀업 레퍼런스 임피던스부(310), 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정되는 제1목표 임피던스 값을 가지며, 제2캘리브래이션 노드(A)를 풀업구동하는 더미 레퍼런스 임피던스부(320), 기준전압(VREF)과 제2캘리브래이션 노드(A)의 전압을 비교하는 제2비교부(303), 제2비교부(303)의 비교결과에 따라 풀다운 임피던스 코드(NCODE<0:N>)를 카운팅하는 제2카운팅부(304) 및 풀다운 임피던스 코드(NCODE<0:N>)에 의해 결정되는 제2목표 임피던스 값으로 제2캘리브래이션 노드(A)를 풀다운 구동하는 풀다운 레퍼런스 임피던스부(330)를 포함한다.

캘리브래이션 동작의 목적 및 구체적인 동작은 도 1의 설명과 동일하다. 따라서 도 1, 2의 회로와 구성의 차이점을 중심으로 설명한다. 이하에서 제1목표 임피던스 값은 240Ω이고 제2목표 임피던스 값은 960Ω이다.

제1캘리브래이션 노드(ZQ)에 연결된 외부저항(301)의 임피던스 값은 960Ω이고, 풀업 캘리브래이션이 완료되었을 때 풀업 레퍼런스 임피던스부(310)의 임피던스 값은 240Ω이다. 이를 위해 기준전압(VREF)은 0.8*VDD가 된다. 더미 레퍼런스 임피던스부(320)의 목표 임피던스 값은 풀업 레퍼런스 임피던스부(310)의 임피던스 값과 동일한 240Ω이다.

풀업 레퍼런스 임피던스부(310)는 풀업 임피던스 코드(PCODE<0:N>)에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른(binary weight에 맞게 설계됨), 병렬 연결된 다수의 제1저항(R1_0 내지 R1_N)을 포함한다. 또한 더미 레퍼런스 임피던스부(320)는 풀업 임피던스 코드(PCODE<0:N>)에 응답하여 온/오프되고, 각 임피던스 값이 다수의 제1저항(R1_0 내지 R1_N)과 동일한 다수의 제2저항(R2_0 내지 R2_N)을 포함한다.

상술한 바와 같이 기준전압(VREF)이 0.8*VDD이므로 풀다운 캘리브래이션이 완료되었을 때 풀다운 레퍼런스 임피던스부(330)의 임피던스 값은 제2목표 임피던스 값인 960Ω이 된다.

풀다운 레퍼런스 임피던스부(330)는 풀다운 임피던스 코드(NCODE<0:N>)에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른 병렬 연결된 다수의 제3저항(R3_0 내지 R3_N)을 포함한다. 다수의 제1저항(R1_0 내지 R1_N)과 상기 다수의 제3저항(R3_0 내지 R3_N) 중 서로 대응되는 저항의 임피던스 값의 비는 제1목표 임피던스 값과 제2목표 임피던스 값의 비와 동일하다. 따라서 도 3에서 다수의 제1저항(R1_0 내지 R1_N)과 상기 다수의 제3저항(R3_0 내지 R3_N) 중 서로 대응되는 저항의 임피던스 값의 비는 1:4가 된다.

터미네이션 회로(300B)는 다수의 풀업 터미네이션부(340_1 내지 340_7) 및 다수의 풀다운 터미네이션부(350_1 내지 350_28)를 포함한다. 다수의 풀업 터미네이션부(340_1 내지 340_7)는 풀업 드라이버 컨트롤러(306)에 의해 제어되고, 다수의 풀다운 터미네이션부(350_1 내지 350_28)는 풀다운 드라이버 컨트롤러(307)에 의해 제어된다. 제1목표 임피던스 값은 240Ω이므로 다수의 풀업 터미네이션부(340_1 내지 340_7)의 임피던스 값은 240Ω이고, 제2목표 임피던스 값은 960Ω이므로 다수의 풀다운 터미네이션부(350_1 내지 350_28)의 임피던스 값은 960Ω이다.

이하 도 3을 참조하여 터미네이션 회로(300B)의 구성 및 동작에 대해 설명한다.

풀업 드라이버 컨트롤러(306)는 풀업 터미네이션 정보(PU_EN<0:A>)에 응답하여 다수의 풀업 터미네이션부(340_1 내지 340_7)를 온/오프한다. 다수의 풀업 터미네이션부(340_1 내지 340_7) 중 일부 또는 전부를 이용하여 인터페이스 패드(INTERFACE PAD)를 다양한 임피던스 값으로 터미네이션 할 수 있다.

각각의 풀업 터미네이션부(340_1 내지 340_7)는 다수의 제1저항(R1_0 내지 R1_N)과 임피던스 값이 동일한 다수의 제4저항(R4_0 내지 R4_N)를 포함한다. 다수의 풀업 터미네이션부(340_1 내지 340_7) 중 턴온된 풀업 터미네이션부에 포함된 다수의 제4저항(R4_0 내지 R4_N)은 풀업 임피던스 코드(PCODE<0:N>)에 응답하여 온/오프된다. 따라서 턴온된 풀업 터미네이션부의 터미네이션 임피던스 값은 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정된다. 턴오프된 풀업 터미네이션부에 포함된 다수의 제4저항(R4_0 내지 R4_N)은 풀업 임피던스 코드(PCODE<0:N>)의 값에 관계없이 모두 턴오프된다.

풀다운 드라이버 컨트롤러(307)는 풀다운 터미네이션 정보(PD_EN<0:B>)에 응답하여 다수의 풀다운 터미네이션부(350_1 내지 350_28)를 온/오프한다. 다수의 풀다운 터미네이션부(350_1 내지 350_28) 중 일부 또는 전부를 이용하여 인터페이스 패드(INTERFACE PAD)를 다양한 임피던스 값으로 터미네이션 할 수 있다.

각각의 풀다운 터미네이션부(350_1 내지 350_28)는 다수의 제3저항(R3_0 내지 R3_N)과 임피던스 값이 동일한 다수의 제5저항(R5_0 내지 R5_N)를 포함한다. 다수의 풀다운 터미네이션부(350_1 내지 350_28) 중 턴온된 풀다운 터미네이션부에 포함된 다수의 제5저항(R5_0 내지 R5_N)은 풀다운 임피던스 코드(NCODE<0:N>)에 응답하여 온/오프된다. 따라서 턴온된 풀다운 터미네이션부의 터미네이션 임피던스 값은 풀다운 임피던스 코드(NCODE<0:N>)에 의해 결정된다. 턴오프된 풀다운 터미네이션부에 포함된 다수의 제5저항(R5_0 내지 R5_N)은 풀다운 임피던스 코드(NCODE<0:N>)의 값에 관계없이 모두 턴오프된다.

이때 다수의 풀업 터미네이션부(340_1 내지 340_7)의 개수와 다수의 풀다운 터미네이션부(350_1 내지 350_28)의 개수의 비는 제1목표 임피던스 값과 제2목표 임피던스 값의 비와 동일할 수 있다. 따라서 도 3에서 다수의 풀업 터미네이션부(340_1 내지 340_7)의 개수와 다수의 풀다운 터미네이션부(350_1 내지350_28)의 개수의 비는 1:4가 된다. 풀업 터미네이션부와 풀다운 터미네이션부의 목표 임피던스 값이 다르므로 풀업 터미네이션 임피던스 값과 풀다운 터미네이션 임피던스 값을 동일하게 하기 위해서는 하나의 터미네이션부의 목표 임피던스 값이 큰 쪽을 병렬로 더 많이 연결해야 하기 때문이다.

다만 반드시 다수의 풀업 터미네이션부(340_1 내지 340_7)의 개수와 다수의 풀다운 터미네이션부(350_1 내지 350_28)의 개수의 비는 제1목표 임피던스 값과 제2목표 임피던스 값의 비와 동일할 필요는 없다.

도 3은 다수의 풀업 터미네이션부(340_1 내지 340_7)의 개수가 7개이고, 다수의 풀다운 터미네이션부(350_1 내지 350_28)의 개수가 28개인 경우에 대해 도시한다. 일반적으로 인터페이스 패드(INTERFACE PAD)를 34Ω으로 터미네이션 하기 때문에 다수의 풀업 터미네이션부(340_1 내지 340_7)의 개수가 7개이고, 다수의 풀다운 터미네이션부(350_1 내지 350_28)의 개수가 28개인 경우에 대해 도시 하였다. 다만 터미네이션부의 목표 임피던스 값과 개수는 설계에 의해 달라질 수 있다.

다수의 풀업 터미네이션부(340_1 내지 340_7)와 다수의 풀다운 터미네이션부(350_1 내지350_28)는, 인터페이스 패드(INTERFACE PAD)에 연결되어 인터페이스 노드(INTERFACE PAD)를 터미네이션 한다.

터미네이션 회로(300B)는 데이터를 출력하는 출력드라이버(Output Driver)의 메인 드라이버가 될 수도 있다. 풀업 터미네이션 정보(PU_EN<0:6>)에 의해 다수의 풀업 터미네이션부(340_1 내지 340_7) 중 일부 또는 전부가 활성화되면 활성화된 풀업 터미네이션부(210)들이 인터페이스 패드(INTERFACE PAD, 이 경우에는 DQ PAD)를 '하이'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '하이'데이터가 출력될 것이다.

또한, 풀다운 터미네이션 정보(PD_EN<0:27>)에 의해 다수의 풀다운 터미네이션부(340_1 내지 340_7) 중 일부 또는 전부가 활성화되면 활성화된 풀다운 터미네이션부가 인터페이스 패드(INTERFACE PAD)를 '로우'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '로우'데이터가 출력될 것이다.

도 3에 도시된 바와 같이 풀업, 더미 레퍼런스 임피던스부(310, 320)는 제1목표 임피던스 값(240Ω)을 가지는 하나의 단위 임피던스부로 구성되고, 풀다운 레퍼런스 임피던스부(330)는 제2목표 임피던스 값(960Ω)을 가지는 하나의 단위 임피던스부로 구성된다. 각 레퍼런스 임피던스부가 하나의 단위 임피던스부로 구성되므로 레이아웃 등에 의한 오차가 발생하지 않아 정확한 캘리브래이션 동작을 할 수 있다는 장점이 있다.

또한 종래와 같이 터미네이션의 미스매치가 발생하지 않으면서 , 각 풀업 터미네이션부가 풀업 레퍼런스 임피던스부(310)와 구성이 동일하고, 각 풀다운 터미네이션부가 풀다운 레퍼런스 임피던부(330)와 구성이 동일하므로 정확한 터미네이션 동작을 수행할 수 있다는 장점이 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims

풀업 레퍼런스 임피던스부와 풀다운 레퍼런스 임피던스부를 포함하고, 상기 풀업 레퍼런스 임피던스부가 제1목표 임피던스 값을 갖고 상기 풀다운 레퍼런스 임피던스부가 제2목표 임피던스 값을 갖도록 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 임피던스 코드 생성회로;
각각 상기 풀업 임피던스 코드를 입력받아 상기 제1목표 임피던스 값을 갖는 다수의 풀업 터미네이션부; 및
각각 상기 풀다운 임피던스 코드를 입력받아 상기 제2목표 임피던스 값을 갖는 다수의 풀다운 터미네이션부
를 포함하는 임피던스 조절회로.
제 1항에 있어서,
상기 다수의 풀업 터미네이션부의 개수와 상기 다수의 풀다운 터미네이션부의 개수의 비는 상기 제1목표 임피던스 값과 상기 제2목표 임피던스 값의 비와 동일한 임피던스 조절회로.
제 1항에 있어서,
상기 임피던스 코드 생성회로는,
기준전압과 제1캘리브래이션 노드의 전압을 비교하는 제1비교부;
상기 제1비교부의 비교결과에 따라 상기 풀업 임피던스 코드를 카운팅하는 제1카운팅부;
상기 풀업 임피던스 코드에 의해 결정되는 상기 제1목표 임피던스 값으로, 상기 제1캘리브래이션 노드를 풀업 구동하는 상기 풀업 레퍼런스 임피던스부;
상기 풀업 임피던스 코드에 의해 결정되는 상기 제1목표 임피던스 값을 가지며, 제2캘리브래이션 노드를 풀업구동하는 더미 레퍼런스 임피던스부;
상기 기준전압과 상기 제2캘리브래이션 노드의 전압을 비교하는 제2비교부;
상기 제2비교부의 비교결과에 따라 상기 풀다운 임피던스 코드를 카운팅하는 제2카운팅부; 및
상기 풀다운 임피던스 코드에 의해 결정되는 상기 제2목표 임피던스 값으로 상기 제2캘리브래이션 노드를 풀다운 구동하는 풀다운 레퍼런스 임피던스부
를 포함하는 임피던스 조절회로.
제 3항에 있어서,
상기 풀업 레퍼런스 임피던스부는 상기 풀업 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른, 병렬 연결된 다수의 제1저항을 포함하고,
상기 더미 레퍼런스 임피던스부는 상기 풀업 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 상기 다수의 제1저항과 동일한 다수의 제2저항을 포함하고,
상기 풀다운 레퍼런스 임피던스부는 상기 풀다운 임피던스 코드에 응답하여 온/오프되고, 각 임피던스 값이 서로 다른 병렬 연결된 다수의 제3저항을 포함하는 임피던스 조절회로.
제 4항에 있어서,
상기 다수의 제1저항과 상기 다수의 제3저항 중 서로 대응되는 저항의 임피던스 값의 비는 상기 제1목표 임피던스 값과 상기 제2목표 임피던스 값의 비와 동일한 임피던스 조절회로.
제 5항에 있어서,
상기 풀업 터미네이션부는,
상기 풀업 임피던스 코드에 응답하여 온/오프되며, 상기 다수의 제1저항과 임피던스 값이 동일한 다수의 제4저항를 포함하고,
상기 풀다운 터미네이션부는,
상기 풀다운 임피던스 코드에 응답하여 온/오프되며, 상기 다수의 제3저항과 임피던스 값이 동일한 다수의 제5저항를 포함하는 임피던스 조절회로.
제 1항에 있어서,
상기 다수의 풀업 터미네이션부는 풀업 터미네이션 정보에 의해 각각 온/오프되고, 상기 다수의 풀다운 터미네이션부는 풀다운 터미네이션 정보에 의해 각각 온/오프되는 임피던스 조절회로.
제 1항에 있어서,
상기 다수의 풀업 터미네이션부와 상기 다수의 풀다운 터미네이션부는,
인터페이스 패드에 연결되어 상기 인터페이스 패드를 터미네이션 하는 임피던스 조절회로.
제 1항에 있어서,
상기 다수의 풀업 터미네이션부는 출력드라이버의 풀업 드라이버이고,
상기 다수의 풀다운 터미네이션부는 출력드라이버의 풀다운 드라이버이며,
'하이' 데이터를 출력하는 경우 상기 풀업 드라이버가 인에이블되고, '로우'데이터를 출력하는 경우 상기 풀다운 드라이버가 인에이블되는 임피던스 조절회로.