KR20120004145A - 임피던스 미스매칭을 줄이는 임피던스 매칭회로 - Google Patents

임피던스 미스매칭을 줄이는 임피던스 매칭회로 Download PDF

Info

Publication number
KR20120004145A
KR20120004145A KR1020100064843A KR20100064843A KR20120004145A KR 20120004145 A KR20120004145 A KR 20120004145A KR 1020100064843 A KR1020100064843 A KR 1020100064843A KR 20100064843 A KR20100064843 A KR 20100064843A KR 20120004145 A KR20120004145 A KR 20120004145A
Authority
KR
South Korea
Prior art keywords
pull
impedance
termination
unit
mismatch
Prior art date
Application number
KR1020100064843A
Other languages
English (en)
Inventor
정춘석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100064843A priority Critical patent/KR20120004145A/ko
Publication of KR20120004145A publication Critical patent/KR20120004145A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

풀업 터미네이션부와 풀다운 터미네이션부의 임피던스를 매칭시키는 임피던스 매칭회로가 개시된다. 임피던스 매칭장치는, 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 캘리브래이션부; 상기 풀업 임피던스 코드에 의해 임피던스 값이 결정되는 풀업 터미네이션부; 상피 풀다운 임피던스 코드에 의해 임피던스 값이 결정되는 풀다운 터미네이션부; 및 상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 미스매치 조절부를 포함한다.

Description

임피던스 미스매칭을 줄이는 임피던스 매칭회로{IMPEDANCE MISMATCHING CIRCUIT TO REDUCE IMPEDANCE MISMATCH}
본 발명은 반도체 장치에서 외부와의 통신을 하기 위한 입/출력 패드의 임피던스가 미스매칭 된 경우 임피던스를 교정하여 임피던스를 매칭시켜주는 임피던스 교정장치에 관한 것이다.
CPU, 메모리 및 게이트 어레이 등과 같은 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체 장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.
한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing) 폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화 등에 기인하여 발생한다. 임피던스 미스매칭이 발생되면 데이터의 고속 전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력데이터가 왜곡될 수 있다. 따라서 수신 측의 반도체장치가 왜곡된 출력신호를 입력단으로 수신할 경우에 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.
특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소스 터미네이션이 행해지고, 수신측에서는 입력패드에 연결된 수신회로에 대해 병렬로 연결된 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
ZQ캘리브래이션(ZQ calibration)이란, PVT(Process, Voltage, Temperature: 프로세스, 전압. 온도)조건이 변함에 따라 변화하는 임피던스 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 임피던스 코드를 이용하여 터미네이션 임피던스 값을 조절하게 된다. 일반적으로 캘리브래이션의 기준이 되는 외부저항이 연결되는 패드를 ZQ패드(ZQ PAD)라고 하는데, 이러한 이유로 ZQ캘리브래이션이라는 용어가 주로 사용된다.
이하, 임피던스 코드를 생성하는 캘리브래이션 회로, 생성된 임피던스 코드를 이용해 입/출력 노드를 터미네이션하는 터미네이션 회로에 대해 알아보기로 한다.
도 1은 종래의 캘리브래이션 회로의 구성도이다.
도면에 도시된 바와 같이 종래의 캘리브래이션 회로는, 풀업 레퍼런스 임피던스부(110), 더미 레퍼런스 입피던스부(120), 풀다운 레퍼런스 임피던스부(130), 비교부(102, 103), 카운터부(104, 105)를 포함하여 구성된다.
그 동작을 보면, 비교부(102)는 캘리브래이션 패드(ZQ PAD)에 연결된 외부저항(101, 이하 240Ω이라고 가정함)과 풀업 레퍼런스 임피던스부(110)의 전압분배에 의해 생성되는 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF, 일반적으로 VDD/2로 설정됨)을 비교하고 비교결과에 따라 업/다운 신호(UP/DN)를 생성한다.
카운터부(104)는 비교부(102)의 비교결과인 업/다운 신호(UP/DN)에 응답하여 풀업 임피던스 코드(PCODE<0:N>)를 생성하는데, 풀업 임피던스 코드(PCODE)는 풀업 레퍼런스 임피던스부(110)내의 병렬 저항들(각각의 임피던스 값은 binary weight에 맞게 설계됨)을 온/오프하여 풀업 레퍼런스 임피던스부의 (110)의 임피던스값을 조절한다. 조절된 풀업 레퍼런스 임피던스부(110)의 임피던스값은 다시 캘리브래이션 노드(ZQ)의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 결과적으로, 풀업 레퍼런스 임피던스부(110)의 전체 임피던스 값이 외부저항(101)의 임피던스 값과 같아질 때까지 캘리브래이션 동작이 반복된다. (풀업 캘리브래이션)
상술한 풀업 캘리브래이션 동작에 의해 생성되는 풀업 임피던스 코드(PCODE<0:N>)는 더미 레퍼런스 임피던스부(120)에 입력되어 더미 레퍼런스 임피던스부(120)의 전체 임피던스 값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교부(103)와 카운터부(105)를 사용하여 A노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 레퍼런스 임피던스부(130) 전체임피던스 값이 더미 레퍼런스 임피던스부(120)의 전체임피던스 값과 같아지도록 캘리브래이션 된다(풀다운 캘리브래이션).
상술한 ZQ캘리브래이션 동작의 결과로 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)는, 터미네이션 회로(도 2)로 입력되어 터미네이션 임피던스 값을 조절하게 된다.
캘리브래이션 회로는 항상 동작하는 것이 아니라, 캘리브래이션 동작을 하도록 정해진 구간 동안에만 동작한다. 캘리브래이션 동작 중에는 캘리브래이션 활성화 신호(CAL_EN)가 활성화되는데, 캘리브래이션 활성화 신호(CAL_EN)가 활성화되면 비교부(102, 103) 및 카운터부(103, 105)가 동작하고, 캘리브래이션 활성화 신호(CAL_EN)가 비활성화되면 비교기(102, 103) 및 카운터(104, 105)가 동작하지 않는다. 따라서 임피던스 코드(PCODE<0:N>, NCODE<0:N>)도 변하지 않는다.
도 2는 하나의 풀업 터미네이션부(210)와 하나의 풀다운 터미네이션부(220)을 포함하는 종래의 터미네이션 회로의 구성도이다.
터미네이션 회로란, 도 1과 같은 캘리브래이션 회로에서 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 전달받아 인터페이스 패드(INTERFACE PAD)를 터미네이션하는 회로를 말한다.
터미네이션 회로는 풀업 터미네이션부(210)와 풀다운 터미네이션부(220)를 포함하여 구성된다. 터미네이션 스킴(scheme)에 따라서 터미네이션 회로가 풀업 터미네이션부(210)만을 포함하게 구성되거나, 풀다운 터미네이션부(220)만을 포함하게 구성될 수도 있다.
풀업 터미네이션부(210)는 풀업 레퍼런스 임피던스부(110)와 유사하게 설계된다. 또한 같은 풀업 임피던스 코드(PCODE<0:N>)에 의해 임피던스 값이 결정되므로 풀업 터미네이션부(210)와 풀업 레퍼런스 임피던스부(110)은 동일하거나 유사한 경향을 가진다. 이하 풀업 터미네이션부(210)의 동작을 설명한다.
풀업 드라이버 컨트롤러(201)는 풀업 임피던스 코드(PCODE<0:N>)와 풀업 인에이블 신호(PU_EN)에 응답하여 풀업 터미네이션부(210)를 제어한다. 풀업 인에이블 신호(PU_EN)는 풀업 터미네이션부(210)를 온/오프 시키는 신호이다. 풀업 인에이블 신호(PU_EN)가 활성화되면 풀업 터미네이션부(210) 내의 저항들은 풀업 임피던스 코드(PCODE<0:N>)에 따라 온/오프된다. 풀업 인이에블 신호(PU_EN)가 비활성화되면 풀업 터미네이션부(210)는 풀업 임피던스 코드(PCODE<0:N>)에 상관없이 동작하지 않는다. 즉 풀업 터미네이션부(210) 내의 저항들은 모두 오프된다.
풀다운 터미네이션부(220)는 풀다운 레퍼런스 임피던스부(130)와 유사하게 설계된다. 또한 같은 풀다운 임피던스 코드(NCODE<0:N>)에 의해 임피던스 값이 결정되므로 풀다운 터미네이션부(220)와 풀다운 레퍼런스 임피던스부(110)은 동일하거나 유사한 경향을 가진다. 이하 풀다운 터미네이션부(220)의 동작을 설명한다.
풀다운 드라이버 컨트롤러(202)는 풀다운 임피던스 코드(NCODE<0:N>)와 풀다운 인에이블 신호(PD_EN)에 응답하여 풀다운 터미네이션부(220)를 제어한다. 풀다운 인에이블 신호(PD_EN)는 풀다운 터미네이션부(220)를 온/오프 시키는 신호이다. 풀다운 인에이블 신호(PD_EN)가 활성화되면 풀다운 터미네이션부(220) 내의 저항들은 풀다운 임피던스 코드(NCODE<0:N>)에 따라 온/오프된다. 풀다운 인이에블 신호(PD_EN)가 비활성화되면 풀다운 터미네이션부(220)는 풀다운 임피던스 코드(NCODE<0:N>)에 상관없이 동작하지 않는다. 즉 풀다운 터미네이션부(220) 내의 저항들은 모두 오프된다.
터미네이션 회로는 데이터를 출력하는 출력드라이버(Output Driver)의 메인 드라이버가 될 수도 있다. 풀업 인에이블 신호(PU_EN)에 의해 풀업 터미네이션부(210)가 활성화되면 풀업 터미네이션부(210)가 인터페이스 패드(INTERFACE PAD, 이 경우에는 DQ PAD)를 '하이'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '하이'데이터가 출력될 것이다. 또한, 풀다운 인에이브 신호(PD_EN)에 의해 풀다운 터미네이션부(220)가 활성화되면 풀다운 터미네이션부(220)가 인터페이스 패드(INTERFACE PAD)를 '로우'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '로우'데이터가 출력될 것이다.
도 3은 다수의 풀업 터미네이션부(310A, 310B, 310C)와 다수의 풀다운 터미네이션부(320A, 320B, 320C)를 포함하는 종래의 터미네이션 회로의 구성도이다.
도 2에서 도시한 바와 같이 터미네이션 회로는 하나의 풀업 터미네이션부(210)와 하나의 풀다운 터미네이션부(220)을 포함하게 구성될 수도 있지만 도 3에 도시한 바와 같이 다수의 풀업 터미네이션부(310A, 310B, 310C)와 다수의 풀다운 터미네이션부(320A, 320B, 320C)를 포함하도록 구성될 수도 있다. 이 경우 다수의 풀업 터미네이션부(310A, 310B, 310C)와 다수의 풀다운 터미네이션부(320A, 320B, 320C)는 각각 병렬연결된다. 각각의 풀업 터미네이션부(310A, 310B, 310C)의 임피던스 값과 각각의 풀다운 터미네이션부(320A, 320B, 320C)의 임피던스 값은 같을 수도 있고 다를 수도 있다. (이하에서 각각의 모든 터미네이션부(310A, 310B, 310C, 320A, 320B, 320C)의 임피던스 값은 240Ω이라고 가정하고 설명한다.)
도 3에서 임피던스 코드(PCODE<0:N>, NCODE<0:N>)와 인이에블 신호(PU_EN, PD_EN)에 대한 설명은 도 2에서와 동일하다. 추가된 신호인 타겟 신호(PU_TAR, PD_TAR)는 다수의 터미네이션부(310A, 310B, 310C, 320A, 320B, 320C) 중 목표 임피던스 값에 따라 일부 또는 전부를 온/오프 시키라는 정보를 포함하는 신호이다.
예를 들어 다수의 풀업 터미네이션부(310A, 310B, 310C)의 목표 임피던스값이 120Ω이라고 하면 풀업 타겟 신호(PU_TAR)는 다수의 풀업 터미네이션부(310A, 310B, 310C)들 중 2개의 풀업 터미네이션부만 활성화되고 나머지 풀업 터미네이션부들을 비활성화되도록 제어한다. 240Ω 저항 2개를 병렬로 연결하면 120Ω이 되기 때문이다. 활성화된 풀업 터미네이션부 내의 저항들은 풀업 임피던스 코드(PCODE<0:N>)에 따라 온/오프 된다. 비활성화된 풀업 터미네이션부 내의 저항들은 모두 오프 된다.
다른 예로 다수의 풀다운 터미네이션부(320A, 320B, 320C)의 목표 임피던스값이 60Ω이라고 하면 풀다운 타겟 신호(PD_TAR)는 다수의 풀다운 터미네이션부(320A, 320B, 320C)들 중 4개의 풀다운 터미네이션부만 활성화되고 나머지 풀다운 터미네이션부들을 비활성화되도록 제어한다. 240Ω 저항 4개를 병렬로 연결하면 60Ω이 되기 때문이다. 활성화된 풀다운 터미네이션부 내의 저항들은 풀다운 임피던스 코드(NCODE<0:N>)에 따라 온/오프 된다. 비활성화된 풀다운 터미네이션부 내의 저항들은 모두 오프 된다.
다수의 터미네이션부를 이용하는 경우 다양한 임피던스를 설정할 수 있지만 레이아웃(Layout)에서 발생하는 기생저항(Parasitic Resisterance) 때문에 목표 임피던스 값과 실제 임피던스 값 사이에 오차가 발생한다. 일반적으로 터미네이션 동작을 하는 경우 활성화된 풀업 터미네이션부와 활성화된 풀다운 터미네이션부가 같은 임피던스 값을 가지도록 설정한다. 그런데 활성화되는 풀업 터미네이션부와 활성화되는 풀다운 터미네이션부의 숫자가 증가할수록 기생저항에 의해 임피던스 값의 오차가 커지는 문제가 있다. 이러한 오차를 RTT MISMATCH라고 하는데 (2VM/VDD-1)×100이라는 수식을 통해 구할 수 있으며 단위는 (%)이다. VM은 터미네이션 회로(도 2)의 인터페이스 노드(INTERFACE PAD가 연결된 노드를 의미함)의 전압을 의미한다. 전압분배의 법칙에 의해 VM의 값을 이용하여 활성화된 터미네이션부의 임피던스 값의 미스매치 정도를 알 수 있는 것이다.
도 4a, b는 종래의 터미네이션 회로에서 목표 임피던스 값에 따른 RTT MISMATCH를 나타낸 도면이다.
레이아웃에서 발생하는 기생저항으로 인해 병렬연결되는 터미네이션부의 수가 증가할수록 임피던스 미스매치도 증가한다. 도 4a, b에서는 RTT MISMATCH가 터미네이션부의 목표 임피던스 값이 120Ω을 중심으로 점점 증가하는 양상을 도시하고 있다.
도 4a는 RTT MISMATCH가 양의 값을 가지는 경우를 나타내는 도면이다.
전압분배의 법칙에 의해서 활성화된 풀업 터미네이션부의 임피던스 값과 활성화된 풀다운 터미네이션부의 임피던스 값의 비는 VDD-VM와 VM의 비와 같다. 도 4a와 같이 RTT MISMATCH가 양의 값을 가지는 경우는 도 3의 설명에서 상술한 수식에 의해 활성화된 풀업 터미네이션부의 임피던스 값이 활성화된 풀다운 터미네이션부의 임피던스 값보다 작다는 것을 의미한다.
도 4b는 RTT MISMATCH가 음의 값을 가지는 경우를 나타내는 도면이다.
전압분배의 법칙에 의해서 활성화된 풀업 터미네이션부의 임피던스 값과 활성화된 풀다운 터미네이션부의 임피던스 값의 비는 VDD-VM와 VM의 비와 같다. 도 4b와 같이 RTT MISMATCH가 음의 값을 가지는 경우는 도 3의 설명에서 상술한 수식에 의해 활성화된 풀업 터미네이션부의 임피던스 값이 활성화된 풀다운 터미네이션부의 임피던스 값보다 크다는 것을 의미한다.
레이아웃 상태에 따라서 RTT MISMATCH 값들은 데이터의 입/출력에 영향을 미칠 수 있을 정도로 커질 수도 있으며, DDR3 JEDEC RTT MISMATCH SPEC을 만족시키는데 문제가 생길 수도 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 기생저항으로 인해 발생하는 풀업 터미네이션부와 풀다운 터미네이션부의 임피던스 미스매치를 줄이고자 하는데, 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 임피던스 매칭회로는, 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 캘리브래이션부; 상기 풀업 임피던스 코드에 의해 임피던스 값이 결정되는 풀업 터미네이션부; 상피 풀다운 임피던스 코드에 의해 임피던스 값이 결정되는 풀다운 터미네이션부; 및 상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 미스매치 조절부를 포함할 수 있다.
상기 미스매치 조절부는 상기 풀업 터미네이션부 또는 상기 풀다운 터미네이션부 중 어느 하나에 병렬로 연결되는 것을 특징으로 할 수 있다.
상기 미스매치 조절부는 상기 풀업 터미네이션부의 임피던스 값과 상기 풀다운 터미네이션부의 임피던스 값을 비교한 결과에 따라 온/오프 되는 다수의 병렬저항으로 이루어지는 것을 특징으로 할 수 있다.
상기 미스매치 조절부는 퓨즈회로에 의해서 제어되는 것을 특징으로 할 수 있다.
상기 풀업 터미네이션부와 상기 풀다운 터미네이션부의 터미네이션 동작이 완료된 후에 상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 것을 특징으로 할 수 있다.
상기 캘리브래이션부는, 기준전압과 제1캘리브래이션 노드의 전압을 비교하는 제1비교부; 상기 제1비교부의 비교결과에 응답하여 상기 풀업 임피던스 코드를 카운팅하는 제1카운터부; 상기 풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 상기 제1캘리브래이션 노드를 풀업 구동하는 풀업 레퍼런스 임피던스부; 상기 풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 제2캘리브래이션노드를 풀업 구동하는 더미 레퍼런스 임피던스부; 상기 기준전압과 상기 제2캘리브래이션 노드의 전압을 비교하는 제2비교부; 상기 제2비교부의 비교결과에 응답하여 상기 풀다운 임피던스 코드를 카운팅하는 제2카운터부; 및 상기 풀다운 임피던스 코드에 의해 결정되는 임피던스 값으로 상기 제2캘리브래이션 노드를 풀다운 구동하는 풀다운 레퍼런스 임피던스부를 포함하는 것을 특징으로 할 수 있다.
상기 더미 레퍼런스 임피던스부는, 상기 풀업 터미네이션부와 동일하게 구성되고 상기 풀다운 레퍼런스 임피던스부는, 상기 풀다운 터미네이션부와 동일하게 구성되는 것을 특징으로 할 수 있다.
본 발명에 따른 임피던스 매칭회로는 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 캘리브래이션부; 풀업 타겟 신호에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 상기 풀업 임피던스 코드에 의해 결정되는 다수의 풀업 터미네이션부; 풀다운 타겟 신호에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 상기 풀다운 임피던스 코드에 의해 결정되는 다수의 풀다운 터미네이션부; 상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 미스매치 조절부를 포함할 수 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 미스매칭 매칭방법은 풀업 임피던스 코드와 풀다운 임피던스 코드가 생성되는 단계; 풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 인터페이스 노드를 풀업 터미네이션 구동하고, 풀다운 임피던스 코드에 의해 결정되는 임피던스 값으로 인터페이스 노드를 풀다운 터미네이션 구동하는 단계; 상기 풀업 터미네이션 구동과 상기 풀다운 터미네이션 구동 간의 미스매치를 확인하는 단계; 및 확인된 미스매치에 따라 상기 인터페이스 노드를 추가로 터미네이션 구동하는 단계를 포함할 수 있다.
본 발명에 따르면 기생저항에 의해 발생하는 풀업 터미네이션부와 풀다운 터미네이션부의 임피던스 미스매치를 줄이는 것이 가능해진다. 따라서 터미네이션 동작시 임피던스 매칭의 정확도를 향상시킬 수 있다.
도 1은 종래의 캘리브래이션 회로의 구성도,
도 2는 하나의 풀업 터미네이션부(210)와 하나의 풀다운 터미네이션부(220)을 포함하는 종래의 터미네이션 회로의 구성도,
도 3은 다수의 풀업 터미네이션부(310A, 310B, 310C)와 다수의 풀다운 터미네이션부(320A, 320B, 320C)를 포함하는 종래의 터미네이션 회로의 구성도,
도 4a, b는 종래의 터미네이션 회로에서 목표 임피던스 값에 따른 RTT MISMATCH를 나타낸 도면,
도 5a, b는 본 발명의 일실시예에 따른 임피던스 매칭회로의 구성도,
도 6a, b는 본 발명의 일실시예에 따른 임피던스 매칭회로의 구성도,
도 7a, b는 본 발명에 따른 임피던스 매칭회로에서 목표 임피던스 값에 따른 RTT MISMATCH를 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서의 임피던스 매칭회로는 캘리브래이션 회로와 터미네이션 회로를 포함하는 장치를 의미한다. 이하의 설명에서 풀업 레퍼런스 임피던스부, 더미 레퍼런스 임피던스부, 풀다운 레퍼런스 임피던스부, 더미 미스매치 조절부, 풀업 터미네이션부, 풀다운 터미네이션부 및 미스매치 조절부에서는 저항들과 이를 온/오프하기 위한 트랜지스터들을 따로 도시 하였지만, 트랜지스터들은 자체적으로도 저항성분을 가지므로, 별도의 저항 없이 트랜지스터들 만으로 회로가 구성될 수도 있다. 이 경우 본 발명에서의 저항이란 트랜지스터를 의미할 수 있다.
도 5a, b는 본 발명의 일실시예에 따른 임피던스 매칭회로의 구성도이다.
도 5a, b에 도시한 바와 같이 본 발명에 따른 임피던스 매칭회로는 풀업 임피던스 코드(PCODE<0:N>)와 풀다운 임피던스 코드(NCODE<0:N>)를 생성하는 캘리브래이션부(도 5a), 풀업 임피던스 코드(PCODE<0:N>)에 의해 임피던스 값이 결정되는 풀업 터미네이션부(510), 풀다운 임피던스 코드(NCODE<0:N>)에 의해 임피던스 값이 결정되는 풀다운 터미네이션부(520), 및 풀업 터미네이션부(550)와 풀다운 터미네이션부(560) 간의 미스매치 결과에 따라 임피던스 값이 결정되는 미스매치 조절부(570)를 포함한다.
도 5a는 임피던스 매칭회로의 구성인 캘리브래이션부의 구성도이다.
도 5a에 도시한 바와 같이 캘리브래이션부(도 5a)는 종래의 캘리브래이션 회로(도 1)에서 더미 미스매치 조절부(540)를 더 포함한다. 더미 미스매치 조절부(540)는 도 5b의 터미네이션 회로의 미스매치 조절부(570)와 동일한 구성을 가지고 있다.
더미 미스매치 조절부(540)는 더미 레퍼런스 임피던스부(520) 또는 풀다운 레퍼런스 임피던스부(530) 중 어느 하나에 병렬로 연결된다.
더미 레퍼런스 임피던스부(520)는 풀업 터미네이션부(550)와 동일하게 구성되고, 풀다운 레퍼런스 임피던스부(560)는 풀다운 터미네이션부(560)와 동일하게 구성된다.
임피던스 코드(PCODE<0:N>, NCODE<0:N)를 생성하는 과정은 도 1의 설명에서 상술한 바와 같으므로 생략한다.
더미 미스매치 조절부(570)는 캘리브래이션 동작에서 사용되지 않는다. 다만 레이아웃 측면에서 캘리브래이션부(도 5a)와 터미네이션 회로(도 5b)간에 동일한 상황을 맞추어 주기 위한 더미(Dummy)로 사용하기 위해 필요하다. 따라서 미스매치 조절부(570)가 풀업 터미네이션부(550)에 병렬로 연결되는 경우 더미 미스매치 조절부(540)는 더미 레퍼런스 임피던스부(520)에 병렬로 연결된다. 또한 미스매치 조절부(570)가 풀다운 터미네이션부(560)에 병렬로 연결되는 경우 더미 미스매치 조절부(540)는 풀다운 레퍼런스 임피던스부(530)에 병렬로 연결된다.
도 5b는 임피던스 매칭회로의 구성인 터미네이션 회로의 구성도이다.
도 5b에 도시한 바와 같이 터미네이션 회로(도 5b)는 종래의 터미네이션 회로(도 2)에서 미스매치 조절부(570)를 더 포함한다. 일반적인 터미네이션 동작은 도 2의 설명에서 상술한 바와 같으므로 생략한다.
미스매치 조절부(570)는 풀업 터미네이션부(550) 또는 풀다운 터미네이션부(560) 중 어느 하나에 병렬로 연결된다. 도 5b는 미스매치 조절부(570)가 풀다운 터미네이션부(560)에 병렬로 연결된 일실시예를 도시하였다. 이하에서는 미스매치 조절부(570)가 풀다운 터미네이션부(560)에 병렬로 연결된 일실시예에 대해서 설명한다.
미스매치 조절부(570)는 퓨즈회로에 의해서 제어될 수 있다. 제어방법에 대해서는 후술한다. 또한 미스매치 조절부(570)는 풀업 터미네이션부(550)와 풀다운 터미네이션부(560)의 터미네이션 동작이 완료된 후에 풀업 터미네이션부(550)와 풀다운 터미네이션부(570) 간의 미스매치 결과에 따라 임피던스 값이 결정된다. 이하의 설명에서 미스매치 조절부(570)는 터미네이션 동작이 완료된 후 임피던스 값이 결정된다고 가정하고 설명한다.
미스매치 조절부(570)는 다수의 병렬저항으로 이루어진 것을 특징으로 할 수 있다. 이하에서는 미스매치 조절부(570)가 미스매치 결과에 따라 온/오프되는 2개의 병렬저항을 포함하는 일실시예에 대해서 설명한다.
터미네이션 동작 중에 미스매치 조절부(570) 내부에 있는 2개의 저항 중 하나는 '온'상태에 있고 나머지 하나는 '오프'상태에 있다. 터미네이션 동작이 완료된 후 프로브 테스트(Prove Test)를 통해 풀업 터미네이션부(550)의 임피던스 값과 풀다운 터미네이션부(560)와 미스매치 조절부(570)를 병렬연결한 회로의 임피던스 값을 비교한다.
비교한 결과 풀업 터미네이션부(550)의 임피던스 값이 풀다운 터미네이션부(560)와 미스매치 조절부(570)를 병렬연결한 회로의 임피던스 값보다 큰 경우 미스매치 조절부(570)의 2개의 저항이 모두 '오프'되어 풀다운 터미네이션부(560)와 미스매치 조절부(570)를 병렬연결한 회로의 임피던스 값이 커진다. 그리고 풀업 터미네이션부(550)의 임피던스 값이 풀다운 터미네이션부(560)와 미스매치 조절부(570)를 병렬연결한 회로의 임피던스 값보다 작은 경우 미스매치 조절부(570)의 2개의 저항이 모두 '온'되어 풀다운 터미네이션부(560)와 미스매치 조절부(570)를 병렬연결한 회로의 임피던스 값이 작아진다.
미스매치 조절부(570)는 퓨즈회로에 의해서 제어될 수 있으며 퓨즈회로제어신호(FTUNE<0:1>)는 각 저항이 온/오프될지를 결정하는 신호를 나타낸다.
퓨즈회로를 프로그래밍하여 미스매치를 조절하는 경우 처음의 터미네이션 동작을 통해 미스매치를 줄이고 나면 그 후에는 다시 미스매치를 조절할 필요가 없어져서 미스매치 조절부(570)에 포함된 2개의 저항이 모두 '온'되거나 모두 '오프'된 상태가 유지된다.
도 6a, b는 본 발명의 일실시예에 따른 임피던스 매칭회로의 구성도이다.
도 6a, b에 도시한 바와 같이 본 발명에 따른 임피던스 매칭회로는 풀업 임피던스 코드(PCODE<0:N>)와 풀다운 임피던스 코드(NCODE<0:N>)를 생성하는 캘리브래이션부(도 6a), 풀업 타겟 신호(PU_TAR)에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정되는 다수의 풀업 터미네이션부(650A, 650B, 650C), 풀다운 타겟 신호(PD_EN)에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 풀다운 임피던스 코드(NCODE<0:N>)에 의해 결정되는 다수의 풀다운 터미네이션부(660A, 660B, 660C), 및 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 다수의 미스매치 조절부(670A, 670B, 670C)를 포함한다.
도 6a는 임피던스 매칭회로의 구성인 캘리브래이션부의 구성도이다.
도 6a에 도시한 바와 같이 캘리브래이션부는 종래의 캘리브래이션 회로(도 1)에서 다수의 더미 레퍼런스 임피던스부(620B, 620C), 다수의 풀다운 레퍼런스 임피던스부(630B, 620C)와 다수의 더미 미스매치 조절부(640A, 640B, 640C)를 더 포함한다. 다수의 더미 미스매치 조절부(640A, 640B, 640C)는 도 6b의 미스매치 조절부(670A, 670B, 670C)와 동일한 구성을 가지고 있다.
도 5a의 설명에서 상술한 바와 마찬가지로 추가된 구성은 모두 레이아웃 측면에서 캘리브래이션부(도 6a)와 터미네이션 회로(도 6b)간에 동일한 상황을 맞추어 주기 위한 더미(Dummy)로 사용하기 위해 필요하다. 그러므로 캘리브래이션 동작에는 사용되지 않는다. 따라서 다수의 미스매치 조절부(660A, 660B, 660C)가 다수의 풀업 터미네이션부(650A, 650B, 650C)에 병렬로 연결되는 경우 다수의 더미 미스매치 조절부(670A, 670B, 670C)는 다수의 더미 레퍼런스 임피던스부(620A, 620B, 620C)에 병렬로 연결된다. 또한 다수의 미스매치 조절부(660A, 660B, 660C)가 다수의 풀다운 터미네이션부(660A, 660B, 660C)에 병렬로 연결되는 경우 다수의 더미 미스매치 조절부(670A, 670B, 670C)는 다수의 풀다운 레퍼런스 임피던스부(630A, 630B, 630C)에 병렬로 연결된다.
도 6b는 임피던스 매칭회로의 구성인 터미네이션 회로의 구성도이다.
도 6b에 도시한 바와 같이 터미네이션 회로는 종래의 터미네이션 회로(도 3)에서 다수의 미스매치 조절부(670A, 670B, 670C)를 더 포함한다. 다수의 풀업 터미네이션부(650A, 650B, 650C), 다수의 풀다운 터미네이션부(650A, 660B, 660C)를 포함하는 경우의 터미네이션 동작은 도 3의 설명에서 상술한 바와 같으므로 생략한다.
다수의 미스매치 조절부(670A, 670B, 670C)는 다수의 풀업 터미네이션부(650A, 650B, 650C) 또는 다수의 풀다운 터미네이션부(660A, 660B, 660C) 중 어느 한곳에 병렬로 연결된다. 도 6b는 다수의 미스매치 조절부(650A, 650B, 650C)가 다수의 풀다운 터미네이션부(660A, 660B, 660C)에 병렬로 연결된 일실시예를 도시하였다. 이하에서는 다수의 미스매치 조절부(670A, 670B, 670C)가 다수의 풀다운 터미네이션부(650A, 650B, 650C)에 병렬로 연결된 일실시예에 대해서 설명한다. 미스매치 조절부(670A, 670B, 670C)의 개수는 임의로 설정 가능하다.
다만 본 발명에 따른 임피던스 매칭회로의 레이아웃을 고려함에 있어서는 다수의 미스매치 조절부(670A, 670B, 670C)의 개수가 다수의 미스매치 조절부(670A, 670B, 670C)가 병렬로 연결되는 다수의 풀업 터미네이션부(650A, 650B, 650C) 또는 풀다운 터미네이션부(660A, 660B, 660C)의 개수와 같도록 설정할 수 있다. 따라서 각각의 미스매치 조절부(670A, 670B, 670C)를 자신과 병렬연결되는 다수의 풀업 터미네이션부(650A, 650B, 650C) 또는 풀다운 터미네이션부(660A, 660B, 660C)와 함께 레이아웃 할 수 있다.
이하에서는 미스매치 조절부(670A, 670B, 670C)의 개수가 풀다운 터미네이션부(660A, 660B, 660C)의 개수와 동일하고 각각의 미스매치 조절부(670A, 670B, 670C)는 각각의 풀다운 터미네이션부(660A, 660B, 660C)에 대응된다고 가정하고 설명한다.
다수의 미스매치 조절부(670A, 670B, 670C)은 퓨즈회로에 의해서 제어될 수 있다. 또한 다수의 미스매치 조절부(670A, 670B, 670C)는 터미네이션 동작이 완료된 후에 다수의 풀업 터미네이션부(650A, 650B, 650C)와 다수의 풀다운 터미네이션부(660A, 660B, 660C) 간의 미스매치 결과에 따라 임피던스 값이 결정된다.
다수의 미스매치 조절부(670A, 670B, 670C)는 다수의 병렬저항으로 이루어 진다. 이하에서는 다수의 미스매치 조절부(670A, 670B, 670C)가 미스매치 결과에 따라 온/오프되는 2개의 병렬저항을 포함하는 일실시예에 대해서 설명한다.
터미네이션 동작 중에 다수의 미스매치 조절부(670A, 670B, 670C) 내부에 있는 2개의 저항 중 하나는 '온'상태에 있고 나머지 하나는 '오프'상태에 있다. 터미네이션 동작이 완료된 후 프로브 테스트(Prove Test)를 통해 다수의 풀업 터미네이션부(650A, 650B, 650C)의 임피던스 값과 다수의 풀다운 터미네이션부(660A, 660B, 660C)와 다수의 미스매치 조절부(670A, 670B, 670C)를 병렬연결한 회로의 임피던스 값을 비교한다.
비교한 결과 다수의 풀업 터미네이션부(650A, 650B, 650C)의 임피던스 값이 다수의 풀다운 터미네이션부(660A, 660B, 660C)와 다수의 미스매치 조절부(670A, 670B, 670C)를 병렬연결한 회로의 임피던스 값보다 큰 경우 다수의 미스매치 조절부(670A, 670B, 670C)의 2개의 저항이 모두 '오프'된다. 따라서 다수의 풀다운 터미네이션부(660A, 660B, 660C)와 다수의 미스매치 조절부(670A, 670B, 670C)를 병렬연결한 회로의 임피던스 값이 커진다.
그리고 다수의 풀업 터미네이션부(650A, 650B, 650C)의 임피던스 값이 다수의 풀다운 터미네이션부(660A, 660B, 660C)와 다수의 미스매치 조절부(670A, 670B, 670C)를 병렬연결한 회로의 임피던스 값보다 작은 경우 다수의 미스매치 조절부(670A, 670B, 670C)의 2개의 저항이 모두 '온'된다. 따라서 다수의 풀다운 터미네이션부(660A, 660B, 660C)와 다수의 미스매치 조절부(670A, 670B, 670C)를 병렬연결한 회로의 임피던스 값이 작아진다.
다수의 미스매치 조절부(670A, 670B, 670C)는 퓨즈회로에 의해서 제어될 수 있으며 퓨즈회로제어신호(FTUNE<0:A>)는 다수의 미스매치 조절부(670A, 670B, 670C)에 포함된 각각의 저항이 온/오프될지를 결정하는 신호를 나타낸다. 상술한 예에서 다수의 미스매치 조절부(670A, 670B, 670C)의 개수가 M개인 경우 퓨즈회로제어신호(FTUNE<0:A>)는 M비트의 2진수 코드값을 가진다.
퓨즈회로를 프로그래밍하여 미스매치를 조절하는 경우 처음의 터미네이션 동작을 통해 미스매치를 줄이고 나면 그 후에는 다시 미스매치를 조절할 필요가 없어져서 다수의 미스매치 조절부(670A, 670B, 670C)에 포함된 2개의 저항이 모두 '온'되거나 모두 '오프'된 상태가 유지된다.
다수의 미스매치 조절부(670A, 670B, 670C)는 퓨즈회로에 의해서 제어될 수 있으며 퓨즈회로제어신호(FTUNE<0:A>)는 각 저항이 온/오프될지를 결정하는 신호를 나타낸다.
퓨즈회로를 프로그래밍하여 미스매치를 조절하는 경우 처음의 터미네이션 동작을 통해 미스매치를 줄이고 나면 그 후에는 다시 미스매치를 조절할 필요가 없어져서 다수의 미스매치 조절부(670A, 670B, 670C)에 포함된 2개의 저항이 모두 '온'되거나 모두 '오프'된 상태가 유지된다.
도 7a, b는 본 발명에 따른 임피던스 매칭회로에서 목표 임피던스 값에 따른 RTT MISMATCH를 나타낸 도면이다.
도 4a, b에서는 RTT MISMATCH가 터미네이션부의 목표 임피던스 값이 120Ω을 중심으로 점점 증가하는 양상을 도시하고 있었는데 본 발명에서는 이 부분을 개선하여 RTT MISMATCH의 정도가 줄어드는 양상을 뚜렷하게 보여주고 있다.
도 7a와 도 7b에서 RTT MISMATCH가 줄어든 양상을 살펴보면 다음과 같다.
RTT MISMATCH가 양의 값을 가지는 경우(도 4a) 다수의 미스매치 조절부(670A, 670B, 670C)에 포함된 병렬 저항들이 '온'되어서 다수의 풀다운 터미네이션부(670A, 670B, 670C)와 다수의 미스매치 조절부(670A, 670B, 670C)의 병렬연결된 임피던스 값이 감소하였다는 것을 나타낸다.
RTT MISMATCH가 음의 값을 가지는 경우(도 4b) 다수의 미스매치 조절부(670A, 670B, 670C)에 포함된 병렬 저항들이 '오프'되어서 다수의 풀다운 터미네이션부(670A, 670B, 670C)와 다수의 미스매치 조절부(670A, 670B, 670C)의 병렬연결된 임피던스 값이 증가하였다는 것을 나타낸다.
이상에서는 본 발명에 따른 임피던스 매칭회로의 구성에 대해 알아보았다. 이하에서는 상기와 같은 구성을 이용하여 효과적으로 미스매치를 매칭하는 방법에 대해서 알아보기로 한다.
먼저, 초기 상태에서 캘리브래이션부(도 5a)에 의해 풀업 임피던스 코드(PCODE<0:N>)와 풀다운 임피던스 코드(NCODE<0:N>)가 생성된다. 다음으로 터미네이션 회로(도 5b)가 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정되는 임피던스 값으로 인터페이스 노드(INTERFACE PAD)를 풀업 터미네이션 구동하고, 풀다운 임피던스 코드(NCODE<0:N>)에 의해 결정되는 임피던스 값으로 인터페이스 노드(INTERFACE PAD)를 풀다운 터미네이션 구동한다. 이 상태에서 프로브 테스트(Prove Test) 등을 통해 풀업 터미네이션 구동과 풀다운 터미네이션 구동 간의 미스매치를 확인한다. 즉 풀업 터미네이션부(550)의 임피던스 값과 풀다운 터미네이션부(560)의 임피던스 값의 차이를 확인한다.
마지막으로 확인된 미스매치에 따라 미스매치 조절부(570)를 이용하여 인터페이스 노드(INTERFACE PAD)를 추가로 터미네이션 구동한다.
마지막 단계인 확인된 미스매치에 따라 인터페이스 노드(INTERFACE PAD)를 추가로 터미네이션 구동하는 단계는 확인된 미스매치에 따라 퓨즈회로를 프로그래밍하는 방법을 이용하여 인터페이스 노드(INTERFACE PAD)를 터미네이션 하는 단계인 것을 특징으로 할 수 있다. 예를 들어 미스매치 조절부(570)에 포함된 병렬저항들을 퓨즈회로회로의 프로그래밍을 통해서 온/오프시킴으로서 인터패이스 노드(INTERFACE PAD)를 터미네이션 하는 단계일 수 있다.
상기한 방법은 도 5a, b와 도 6a, b에서 설명한 구성을 활용하는 하나의 예이며, 도 5a, b와 도 6a, b에서 설명한 구성의 활용이 본 방법에만 한정되는 것은 아니다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
501 : 외부저항 502 : 제1비교부
503 : 제2비교부 504 : 제1카운터부
505 : 제2카운터부 506 : 풀업 드라이버 컨트롤러
507 : 풀다운 드라이버 컨트롤러 510 : 풀업 레퍼런스 임피던스부
520 : 더미 레퍼런스 임피던스부 530 : 풀다운 레퍼런스 임피던스부
540 : 더미 미스매치 조절부 550 : 풀업 터미네이션부
560 : 풀다운 터미네이션부 570 : 미스매치 조절부
VREF : 기준전압 VDD : 전원전압
ZQ : 제1캘리브래이션 노드 A : 제2캘리브래이션 노드
INTERFACE PAD : 인터페이스 노드 PCODE<0:N> : 풀업 임피던스 코드
NCODE<0:N> : 풀다운 임피던스 코드 PU_EN : 풀업 인에이블 신호
PD_EN : 풀다운 인에이블 신호 FTUNE<0:1> : 퓨즈회로제어신호
PU_TAR : 풀업 타겟 신호 PD_TAR : 풀다운 타겟 신호

Claims (16)

  1. 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 캘리브래이션부;
    상기 풀업 임피던스 코드에 의해 임피던스 값이 결정되는 풀업 터미네이션부;
    상기 풀다운 임피던스 코드에 의해 임피던스 값이 결정되는 풀다운 터미네이션부; 및
    상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 미스매치 조절부
    를 포함하는 임피던스 매칭회로.
  2. 제 1항에 있어서,
    상기 미스매치 조절부는,
    상기 풀업 터미네이션부 또는 상기 풀다운 터미네이션부 중 어느 하나에 병렬로 연결되는 것을 특징으로 하는 임피던스 매칭회로.
  3. 제 2항에 있어서,
    상기 미스매치 조절부는,
    상기 풀업 터미네이션부에 병렬로 연결되는 경우에는 상기 풀업 터미네이션부와 상기 미스매치 조절부를 병렬연결한 회로의 임피던스 값이 상기 풀다운 터미네이션부의 임피던스 값보다 큰 경우 임피던스 값이 작아지고, 상기 풀업 터미네이션부와 상기 미스매치 조절부를 병렬연결한 회로의 임피던스 값이 상기 풀다운 터미네이션부의 임피던스 값보다 작은 경우 임피던스 값이 커지는 다수의 병렬저항으로 이루어진 것을 특징으로 하는 임피던스 매칭회로.
  4. 제 2항에 있어서,
    상기 미스매치 조절부는,
    상기 풀다운 터미네이션부에 병렬로 연결되는 경우에는 상기 풀업 터미네이션부의 임피던스 값이 상기 풀다운 터미네이션부와 상기 미스매치 조절부를 병렬연결한 회로의 임피던스 값보다 큰 경우 임피던스 값이 커지고, 상기 풀업 터미네이션부의 임피던스 값이 상기 풀다운 터미네이션부와 상기 미스매치 조절부를 병렬연결한 회로의 임피던스 값보다 작은 경우 임피던스 값이 작아지는 다수의 병렬저항으로 이루어진 것을 특징으로 하는 임피던스 매칭회로.
  5. 제 1항에 있어서,
    상기 미스매치 조절부는,
    퓨즈회로에 의해서 제어되는 것을 특징으로 하는 임피던스 매칭회로.
  6. 제 1항에 있어서,
    상기 미스매치 조절부는,
    상기 풀업 터미네이션부와 상기 풀다운 터미네이션부의 터미네이션 동작이 완료된 후에 상기 풀업 터미네이션부와 상기 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 것을 특징으로 하는 임피던스 매칭회로.
  7. 제 1항에 있어서,
    상기 캘리브래이션부는,
    기준전압과 제1캘리브래이션 노드의 전압을 비교하는 제1비교부;
    상기 제1비교부의 비교결과에 응답하여 상기 풀업 임피던스 코드를 카운팅하는 제1카운터부;
    상기 풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 상기 제1캘리브래이션 노드를 풀업 구동하는 풀업 레퍼런스 임피던스부;
    상기 풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 제2캘리브래이션노드를 풀업 구동하는 더미 레퍼런스 임피던스부;
    상기 기준전압과 상기 제2캘리브래이션 노드의 전압을 비교하는 제2비교부;
    상기 제2비교부의 비교결과에 응답하여 상기 풀다운 임피던스 코드를 카운팅하는 제2카운터부;
    상기 풀다운 임피던스 코드에 의해 결정되는 임피던스 값으로 상기 제2캘리브래이션 노드를 풀다운 구동하는 풀다운 레퍼런스 임피던스부; 및
    상기 미스매치 조절부와 동일한 구성을 가진 더미 미스매치 조절부
    를 포함하는 것을 특징으로 하는 임피던스 매칭회로.
  8. 제 7항에 있어서,
    상기 더미 레퍼런스 임피던스부는,
    상기 풀업 터미네이션부와 동일하게 구성되고
    상기 풀다운 레퍼런스 임피던스부는,
    상기 풀다운 터미네이션부와 동일하게 구성되는 것을 특징으로 하는 임피던스 매칭회로.
  9. 풀업 임피던스 코드와 풀다운 임피던스 코드를 생성하는 캘리브래이션부;
    풀업 타겟 정보에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 상기 풀업 임피던스 코드에 의해 결정되는 다수의 풀업 터미네이션부;
    풀다운 타겟 정보에 의해 각각 온/오프되고, 턴온시의 임피던스 값이 상기 풀다운 임피던스 코드에 의해 결정되는 다수의 풀다운 터미네이션부; 및
    상기 다수의 풀업 터미네이션부와 상기 다수의 풀다운 터미네이션부 간의 미스매치 결과에 따라 임피던스 값이 결정되는 다수의 미스매치 조절부
    를 포함하는 임피던스 매칭회로.
  10. 제 9항에 있어서,
    상기 다수의 미스매치 조절부는,
    상기 다수의 풀다운 터미네이션부 또는 상기 다수의 풀업 터미네이션부 중 어느 한곳에 병렬로 연결되는 것을 특징으로 하는 임피던스 매칭회로.
  11. 제 10항에 있어서,
    상기 다수의 미스매치 조절부는,
    상기 다수의 풀업 터미네이션부에 병렬로 연결되는 경우에는 상기 다수의 풀업 터미네이션부와 상기 다수의 미스매치 조절부가 병렬연결된 회로의 임피던스 값이 상기 풀다운 터미네이션부의 임피던스 값보다 큰 경우 임피던스 값이 작아지고, 상기 다수의 풀업 터미네이션부와 상기 다수의 미스매치 조절부가 병렬연결된 회로의 임피던스 값이 상기 다수의 풀다운 터미네이션부의 임피던스 값보다 작은 경우 임피던스 값이 커지는 다수의 병렬저항으로 이루어진 것을 특징으로 하는 임피던스 매칭회로.
  12. 제 10항에 있어서,
    상기 미스매치 조절부는,
    상기 다수의 풀다운 터미네이션부에 병렬로 연결되는 경우에는 상기 다수의 풀업 터미네이션부의 임피던스 값이 상기 다수의 풀다운 터미네이션부와 상기 다수의 미스매치 조절부가 병렬연결된 회로의 임피던스 값보다 큰 경우 임피던스 값이 커지고, 상기 다수의 풀업 터미네이션 임피던스부의 임피던스 값이 상기 다수의 풀다운 터미네이션부와 상기 다수의 미스매치 조절부가 병렬연결된 회로의 임피던스 값보다 작은 경우 임피던스 값이 작아지는 다수의 병렬저항으로 이루어진 것을 특징으로 하는 임피던스 매칭회로.
  13. 제 1항 또는 제 9항에 있어서,
    상기 풀업 터미네이션부와 상기 풀다운 터미네이션부는,
    인터페이스 노드에 연결되어 상기 인터페이스 노드를 터미네이션 하는 것을 특징으로 하는 임피던스 매칭회로.
  14. 제 1항 또는 제 9항에 있어서,
    상기 풀업 터미네이션부는 출력드라이버의 풀업 드라이버이고,
    상기 풀다운 터미네이션부는 출력드라이버의 풀다운 드라이버이며,
    '하이' 데이터를 출력하는 경우 상기 풀업 드라이버가 턴온되고, '로우'데이터를 출력하는 경우 상기 풀다운 드라이버가 턴온되는 것을 특징으로 하는 임피던스 매칭회로.
  15. 풀업 임피던스 코드와 풀다운 임피던스 코드가 생성되는 단계;
    풀업 임피던스 코드에 의해 결정되는 임피던스 값으로 인터페이스 노드를 풀업 터미네이션 구동하고, 풀다운 임피던스 코드에 의해 결정되는 임피던스 값으로 인터페이스 노드를 풀다운 터미네이션 구동하는 단계;
    상기 풀업 터미네이션 구동과 상기 풀다운 터미네이션 구동 간의 미스매치를 확인하는 단계; 및
    확인된 미스매치에 따라 상기 인터페이스 노드를 추가로 터미네이션 구동하는 단계
    를 포함하는 미스매치 매칭방법.
  16. 제 15항에 있어서,
    상기 확인된 미스매치에 따라 상기 인터페이스 노드를 추가로 터미네이션 구동하는 단계는 상기 확인된 미스매치에 따라 퓨즈회로를 프로그래밍하는 방법을 이용하여 상기 인터페이스 노드를 터미네이션 하는 단계인 것을 특징으로 하는 미스매치 매칭방법.
KR1020100064843A 2010-07-06 2010-07-06 임피던스 미스매칭을 줄이는 임피던스 매칭회로 KR20120004145A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064843A KR20120004145A (ko) 2010-07-06 2010-07-06 임피던스 미스매칭을 줄이는 임피던스 매칭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064843A KR20120004145A (ko) 2010-07-06 2010-07-06 임피던스 미스매칭을 줄이는 임피던스 매칭회로

Publications (1)

Publication Number Publication Date
KR20120004145A true KR20120004145A (ko) 2012-01-12

Family

ID=45610833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064843A KR20120004145A (ko) 2010-07-06 2010-07-06 임피던스 미스매칭을 줄이는 임피던스 매칭회로

Country Status (1)

Country Link
KR (1) KR20120004145A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118313B2 (en) 2013-10-31 2015-08-25 Samsung Electronics Co., Ltd. Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof
CN107978331A (zh) * 2016-10-25 2018-05-01 爱思开海力士有限公司 阻抗校准电路和包括其的半导体存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118313B2 (en) 2013-10-31 2015-08-25 Samsung Electronics Co., Ltd. Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof
CN107978331A (zh) * 2016-10-25 2018-05-01 爱思开海力士有限公司 阻抗校准电路和包括其的半导体存储器件

Similar Documents

Publication Publication Date Title
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101024244B1 (ko) 임피던스 조절 장치
KR100879782B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101045086B1 (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
KR101145333B1 (ko) 임피던스 조절 장치
KR100875673B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100780646B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100820783B1 (ko) 미스매치를 줄인 온 다이 터미네이션 장치
US20100164540A1 (en) Semiconductor Memory Device
KR100870427B1 (ko) 온 다이 터미네이션 장치.
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
US7737712B2 (en) Probe-testing device and method of semiconductor device
KR101175245B1 (ko) 임피던스 조절회로 및 이를 포함하는 집적회로 칩
KR20120004145A (ko) 임피던스 미스매칭을 줄이는 임피던스 매칭회로
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100968419B1 (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치
KR20100027777A (ko) 반도체 장치의 ｚｑ 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
KR20120099908A (ko) 임피던스 조절회로
KR101075523B1 (ko) 캘리브래이션 회로 및 이를 포함하는 반도체 장치
KR100904466B1 (ko) 온 다이 터미네이션 장치의 터미네이션 회로
KR20090023833A (ko) 온 다이 터미네이션 장치
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로
KR20090108312A (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment