KR101145333B1

KR101145333B1 - 임피던스 조절 장치

Info

Publication number: KR101145333B1
Application number: KR1020100051264A
Authority: KR
Inventors: 고형준
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2010-05-31
Filing date: 2010-05-31
Publication date: 2012-05-15
Also published as: US8120381B2; US20110291698A1; KR20110131695A

Abstract

터미네이션 동작의 정확도를 높이기 위해 임피던스 코드의 코드값 외에 목표 임피던스 값에 따라 임피던스 값을 미세하게 조절할 수 있는 임피던스 조절장치가 개시된다. 임피던스 조절장치는 터미네이션 임피던스 값을 조절하기 위해 임피던스 코드를 생성하는 캘리브래이션부; 임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 임피던스 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 터미네이션하는 다수의 터미네이션부; 상기 다수의 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 저항; 및 목표 임피던스 값에 따라 상기 임피던스값 선택정보를 생성하는 선택신호 생성부를 포함한다.

Description

임피던스 조절 장치{IMPEDANCE ADJUSTING DEVICE}

본 발명은 반도체 장치에서 전원 공급 임피던스에 의한 출력 임피던스의 증가를 보상하여 외부와의 통신을 위한 입/출력 패드의 임피던스를 매칭시켜주는 임피던스 조절장치에 관한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같은 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체 장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing) 폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화 등에 기인하여 발생한다. 임피던스 미스매칭이 발생되면 데이터의 고속 전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력데이터가 왜곡될 수 있다. 따라서 수신 측의 반도체장치가 왜곡된 출력신호를 입력단으로 수신할 경우에 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이셔이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소스 터미네이션이 행해지고, 수신측에서는 입력패드에 연결된 수신회로에 대해 병렬로 연결된 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.

ZQ캘리브래이션(ZQ calibration)이란, PVT(Process, Voltage, Temperature: 프로세스, 전압. 온도)조건이 변함에 따라 변화하는 임피던스 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 임피던스 코드를 이용하여 터미네이션 임피던스 값을 조절하게 된다. 일반적으로 캘리브래이션의 기준이 되는 외부저항이 연결되는 패드를 ZQ패드(ZQ PAD)라고 하는데, 이러한 이유로 ZQ캘리브래이션이라는 용어가 주로 사용된다.

도 1은 종래의 캘리브래이션 회로의 구성도이다.

도면에 도시된 바와 같이 종래의 캘리브래이션 회로는, 풀업 레퍼런스 임피던스부10), 더미 레퍼런스 임피던스부(120), 풀다운 레퍼런스 임피던스부(130), 비교부(102, 103), 카운터부(104, 105)를 포함하여 구성된다.

그 동작을 보면, 비교부(102)는 캘리브래이션 패드(ZQ PAD)에 연결된 외부저항(101, 이하 240Ω이라고 가정함)과 풀업 코드부(110)의 전압분배에 의해 생성되는 제1캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하고 비교결과에 따라 업/다운 신호(UP/DN)를 생성한다.

카운터부(104)는 비교부(102)의 비교결과인 업/다운 신호(UP/DN)에 응답하여 풀업 임피던스 코드(PCODE<0:N>)를 생성하는데, 풀업 임피던스 코드(PCODE)는 풀업 레퍼런스 임피던스부(110)내의 병렬 저항들(각각의 저항값은 Binary Weight에 맞게 설계됨)을 온/오프하여 풀업 레퍼런스 임피던스부의 (110)의 임피던스 값을 조절한다. 조절된 풀업 레퍼런스 임피던스부(110)의 임피던스값은 다시 제1캘리브래이션 노드(ZQ)의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 결과적으로, 풀업 레퍼런스 임피던스부(110)의 임피던스값이 외부저항(101)의 임피던스값과 같아질 때까지 캘리브래이션 동작이 반복된다. (풀업 캘리브래이션)

상술한 풀업 캘리브래이션 동작에 의해 생성되는 풀업 임피던스 코드(PCODE<0:N>)는 더미 레퍼런스 임피던스부(120)에 입력되어 더미 레퍼런스 임피던스부(120)의 전체 임피던스값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교부(103)와 카운터부(105)를 사용하여 제2캘리브래이션 노드(A)의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 레퍼런스 임피던스부(130) 전체 임피던스 값이 더미 레퍼런스 임피던스부(120)의 임피던스값과 같아지도록 캘리브래이션 된다(풀다운 캘리브래이션).

도 2는 종래의 터미네이션 회로의 구성도이다.

터미네이션 회로란, 도 1과 같은 캘리브래이션 회로에서 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 전달받아 인터페이스 패드(INTERFACE PAD)를 터미네이션하는 회로를 말한다.

풀업 터미네이션부(210)는 풀업 레퍼런스 임피던스부(110)와 유사하게 설계되고, 동일한 풀업 임피던스 코드(PCODE<0:N>)를 입력받는다. 따라서 풀업 터미네이션부(210)의 임피던스값은 풀업 레퍼런스 임피던스부(110)의 임피던스값과 유사한 경향을 갖는다(동일하거나 스케일링 된 값을 가짐). 풀업 터미네이션 활성화신호(PU_EN)는 풀업 터미네이션부(210)를 온/오프시키는 신호이다. 풀업 터미네이션 활성화신호(PU_EN)가 비활성화되면 풀업 터미네이션부(210) 내의 저항들은 모두 오프되고, 풀업 터미네이션 활성화신호(PU_EN)가 활성화되면 풀업 터미네이션부(210) 내의 저항들은 풀업 임피던스 코드(PCODE<0:N>)에 따라 온/오프된다.

풀다운 터미네이션부(220)는 풀다운 레퍼런스부(130)와 유사하게 설계되고, 동일한 풀다운 임피던스 코드(NCODE<0:N>)를 입력받는다. 따라서 풀다운 터미네이션부(220)의 임피던스값은 풀다운 레퍼런스 임피던스부(130)의 임피던스값과 유사한 경향을 갖는다(동일하거나 스케일링 된 값을 가짐). 풀다운 터미네이션 활성화 신호(PD_EN)는 풀다운 터미네이션부(220)를 온/오프시키는 신호이다. 풀다운 터미네이션 활성화 신호(PD_EN)가 비활성화되면 풀다운 터미네이션부(220) 내의 저항들은 모두 오프되고, 풀다운 터미네이션 활성화신호(PD_EN)가 활성화되면 풀다운 터미네이션부(220) 내의 저항들은 풀다운 임피던스 코드(NCODE<0:N>)에 따라 온/오프된다.

풀업 전원 저항(201)은 풀업 전원을 공급하는 외부전원과 연결되는 경로의 총 임피던스 값을 의미하고, 풀다운 전원 저항(202)은 풀다운 전원을 공급하는 외부전원과 연결되는 경로의 총 임피던스 값을 의미한다.

앞서서 설명한 터미네이션 회로는 데이터를 출력하는 출력드라이버(output driver)의 메인 드라이버가 될 수도 있다. 풀업 터미네이션 활성화 신호(PU_EN)가 활성화되는 경우에는 풀업 터미네이션부(210)가 인터페이스 패드(INTERFACE PAD, 이 경우에는 DQ PAD)를 '하이'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '하이'데이터가 출력될 것이다. 또한, 풀다운 터미네이션 활성화 신호(PD_EN)가 활성화되는 경우에는 풀다운 터미네이션부(220)가 인터페이스 패드(INTERFACE PAD)를 '로우'레벨로 만들고, 이로 인하여 인터페이스 패드(INTERFACE PAD)를 통해 '로우'데이터가 출력될 것이다.

도 3은 종래의 데이터 출력장치의 블록도이다.

도 3에 도시된 바와 같이 데이터 출력장치는 캘리브래이션 회로(310), 터미네이션 회로(320) 및 선택신호 생성부(330)를 포함한다. 캘리브래이션 회로(310) 도 1에서 설명한 회로와 동일하고 터미네이션 회로(320)는 도 2에서 설명한 회로와 동일하다.

일반적으로 터미네이션부(210, 220)는 임피던스값이 240Ω을 가지도록 레이아웃된다. 또한 120Ω 저항과 60Ω 저항은 저항이 240Ω인 터미네이션부(210, 220)를 각각 2개와 4개 병렬로 연결하여 만든다. 따라서 보통 터미네이션 회로는 240Ω, 120Ω, 60Ω 저항을 모두 포함하여 각각 7개의 풀업 터미네이션부(210)와 풀다운 터미네이션부(220)를 포함한다. 구동되는 터미네이션부(210, 220)가 많을수록 도 2에서 상술했던 전원 저항(201, 202)의 영향이 커져서 목표 임피던스값과 실제 임피던스값 사이에 오차가 생기는바 이에 대해서는 후술한다.

선택신호 생성부(130)는 목표 임피던스값에 따라 7개의 터미네이션부(210, 220) 중 몇 개를 구동할 것인지 선택하는 임피던스값 선택정보(RES_CHO<0:A>)를 생성한다. DDR3 DRAM에서는 일반적으로 각각 1개, 2개, 4개의 터미네이션부(210, 220)를 함께 구동한다. 이 경우 각각 240Ω, 120Ω, 60Ω의 저항의 역할을 한다.

구동되는 터미네이션부(210, 220)의 숫자가 많을수록 오차가 커지는 원인은 두가지로 볼 수 있다.

먼저 목표 임피던스 값이 작을수록 구동되는 터미네이션부(210, 220)의 숫자가 많아지는데 전원전압(VDDQ)의 크기는 일정하고 임피던스 값이 작아지므로 전원 저항(201, 202)에 흐르는 전류가 커진다. 전원 저항(201, 202)의 임피던스 값은 일정한데 전원 저항(201, 202)에 흐르는 전류의 크기가 증가하므로 전원 저항(201, 202)에 의한 전압 강하가 커지게 된다. 이에 따라서 터미네이션부(210, 220)를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터의 드레인-소스 전압이 작아지므로 드레인-소스전압과 드레인-소스 전류의 특성이 변화하여 각 트랜지스터들의 임피던스 값이 증가하게 된다. 이로 인해 전체 임피던스 값이 증가하여 목표 임피던스 값과 오차가 생기게 된다.

다음으로 구동하는 터미네이션부(210, 220)의 숫자에 상관없이 전원 저항(201, 202)의 임피던스 값이 일정하기 때문에 오차가 발생하게 된다. 즉 구동되는 터미네이션부(210, 220)의 갯수를 N(1≤N≤7)이라하면 이들의 병렬연결로 인해 구동되는 터미네이션부(210, 220)의 총 임피던스 값은 1/N이 되는데 전원 저항(201, 202)의 임피던스 값은 변하지 않기 때문이다.

예를 들어 전원 저항(201, 202)의 임피던스 값을 1Ω이라 하자. 터미네이션부(210, 220)가 7개 모두 구동되는 경우 원래 목표 임피던스 값은 34.29(240/7)Ω이 되고, 각 터미네이션부(210, 220)의 임피던스 값은 모두 240Ω이 되어야 한다. 터미네이션부(210, 220)의 임피던스 값은 이와 동일하게 레이아웃된 레퍼런스 임피던스부(110, 120, 130)에서 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)의 코드값에 의해 결정된다. 레이아웃이 동일하므로 레퍼런스 임피던스부(110, 120, 130)에도 전원 저항(201, 202)이 존재한다. 따라서 임피던스 코드(PCODE<0:N>, NCODE<0:N>)의 코드값은 전원 저항(201, 202)을 고려하여 각 터미네이션부(210, 220)의 임피던스 값이 239Ω이 되도록 하는 값을 가진다. 이렇게 되면 7개의 터미네이션부(210, 220)의 임피던스 값이 239Ω이 되므로 전체 임피던스 값은 35.14Ω(239/7+1)이된다. 임피던스 값이 목표보다 커지게 되는 것이다.

상술한 설명에서 선택하는 임피던스값 선택정보(RES_CHO<0:A>)와 임피던스 코드(PCODE<0:N>, NCODE<0:N>)의 차이점은 다음과 같다. 기본적으로 한 개의 터미네이션부(210, 220)는 내부 병렬 저항이 모두 '온'된 경우 임피던스 값이 240Ω이 된다. 따라서 터미네이션 임피던스 값은 240Ω의 저항을 병렬 연결하여 조합할 수 있는 목표 임피던스 값을 가진다. 예를 들어 120Ω, 60Ω등의 목표 임피던스 값을 가진다. 목표 임피던스 값이 120Ω이면 두 개의 터미네이션부(210, 220)가 활성화되고, 목표 임피던스 값이 60Ω인 경우 네 개의 터미네이션부(210, 220)가 활성화된다. 임피던스값 선택정보(RES_CHO<0:N>)는 이와 같이 목표 임피던스 값에 따라 활성화되어야 하는 터미네이션부(210, 220)를 선택하는 역할을 한다.

그에 비하여 임피던스 코드(PCODE<0:N>, NCODE<0:N>)는 목표 임피던스 값에 의해 터미네이션부(210, 220)가 활성화된 후 세밀하게 임피던스 값을 조절하기 위해 생성된다. 목표 임피던스 값에 따라 알맞은 수의 터미네이션부(210, 220)가 선택되어도 PVT조건이 변함에 따라 실제 터미네이션부(210, 220)의 임피던스 값이 변한다. 즉 목표 임피던스 값과 오차가 생긴다. 임피던스 값의 작은 변화에도 터미네이션 회로의 성능이 크게 좌우되므로 터미네이션 임피던스 값의 세밀한 조정이 필요하다. 이를 위해 PVT조건이 바뀌어도 터미네이션 임피던스 값이 목표 임피던스 값과 일치하도록 임피던스 코드(PCODE<0:N>, NCODE<0:N>)에 의해 터미네이션부(210, 220) 내부의 다수의 병렬 저항이 온/오프된다. 이러한 과정을 통해 터미네이션부(210, 220)의 임피던스 값이 세밀하게 조정된다.

즉 구동되는 터미네이션부(210, 220)의 숫자가 많아 질수록 실제 터미네이션부(210, 220)의 임피던스 값이 목표 임피던스 값보다 커지는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 임피던스 코드의 비트 수를 증가시키지 않으면서도, 목표 임피던스 값의 변화로 인하여 발생할 수 있는 터미네이션 임피던스 값의 오차를 줄이고자 하는데, 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 임피던스 조절장치는 터미네이션 임피던스 값을 조절하기 위해 임피던스 코드를 생성하는 캘리브래이션부; 임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 임피던스 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 터미네이션하는 다수의 터미네이션부; 상기 다수의 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 저항; 및 목표 임피던스 값에 따라 상기 임피던스값 선택정보를 생성하는 선택신호 생성부를 포함할 수 있다.

상기 다수의 터미네이션부가 병렬연결된 노드에는 전원저항이 상기 다수의 터미네이션부와 직렬로 연결되는 것을 특징으로 할 수 있다.

상기 임피던스값 선택정보에 응답하여 온/오프되는 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 '온'되고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 '오프'되는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 임피던스 조절장치는, 풀업 터미네이션 임피던스 값을 조절하기 위해 풀업 코드와 풀다운 터미네이션 임피던스 값을 조절하기 위해 풀다운 코드를 생성하는 캘리브래이션부; 상기 임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 풀업 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 풀업 터미네이션하는 다수의 풀업 터미네이션부; 상기 임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 풀다운 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 풀다운 터미네이션하는 다수의 풀다운 터미네이션부; 상기 다수의 풀업 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 풀업 저항; 및 목표 임피던스 값에 따라 상기 임피던스값 선택정보를 생성하는 선택신호 생성부를 포함하는 것을 특징으로 할 수 있다.

상기 다수의 풀업 터미네이션부가 병렬연결된 노드에는 풀업전원저항이 상기 다수의 풀업 터미네이션부와 직렬로 연결되고, 상기 다수의 풀다운 터미네이션부가 병렬연결된 노드에는 풀다운전원저항이 직렬로 연결되는 것을 특징으로 할 수 있다.

상기 임피던스값 선택정보에 응답하여 온/오프되는 풀업 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 '온'되고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 '오프'되는 것을 특징으로 할 수 있다.

상기 다수의 풀다운 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 풀다운 저항을 더 포함하는 것을 특징으로 할 수 있다.

상기 임피던스값 선택정보에 응답하여 온/오프되는 풀업 저항과 풀다운 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 '온'되고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 '오프'되는 것을 특징으로 할 수 있다.

본 발명에 따른 임피던스 조절장치는, 목표 임피던스 값에 따라 임피던스값 선택정보를 생성하고, 생성된 임피던스값 선택정보를 이용하여 터미네이션부의 임피던스 값을 미세하게 조절한다. 따라서 임피던스 코드의 비트 수를 동일하게 유지하면서 터미네이션 동작의 정확도를 높일 수 있다.

도 1은 종래의 캘리브래이션 회로의 구성도,
도 2는 종래의 터미네이션 회로의 구성도,
도 3은 종래의 데이터 출력장치의 블록도,
도 4는 본 발명의 일실시예에 따른 임피던스 조절장치의 구성도,
도 5는 본 발명의 다른 일실시예에 따른 임피던스 조절장치의 구성도,
도 6는 본 발명의 다른 일실시예에 따른 임피던스 조절장치의 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 이하에서의 임피던스 조절장치는 캘리브래이션 회로와 터미네이션 회로를 포함하는 장치를 의미한다. 또한 트랜지스터는 저항 성분을 가지고 있으므로 도면에서 신호에 따라 온/오프되는 저항을 게이트 입력 전압에 따라 온/오프되는 PMOS/NMOS 트랜지스터만으로 나타낼 수도 있다.

도 4는 본 발명의 일실시예에 따른 임피던스 조절장치의 구성도이다.

도 4에 도시된 바와 같이 본 발명에 따른 임피던스 조절장치는 터미네이션 임피던스 값을 조절하기 위한 임피던스 코드(CODE<0:N>)를 생성하는 캘리브래이션부(410), 임피던스값 선택정보(RES_CHO<0:A>)에 의해 활성화되고, 활성화시에 임피던스 코드(CODE<0:N>)에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드(INTERFACE PAD)를 터미네이션하는 다수의 터미네이션부(421, 427), 다수의 터미네이션부(421, 427)에 병렬로 연결되고 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 적어도 하나 이상의 저항(402), 및 목표 임피던스 값에 따라 임피던스값 선택정보(RES_CHO<0:A>)를 생성하는 선택신호 생성부(430)를 포함한다.

이하에서 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 저항(402)은 하나라고 가정하고 설명한다. 다만 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 저항(402)을 2개 이상 포함하여도 비슷한 효과를 나타낸다는 것은 자명하다. 이 경우 임피던스값 선택정보(RES_CHO<0:A>)의 코드값에 따라 다수의 저항(402) 중 일부는 '온'되고 나머지는 '오프'되도록 다수의 저항(402)을 제어하는 경우에도 비슷한 효과를 나타낸다는 것은 자명하다.

다수의 터미네이션부(421, 427)가 병렬연결된 노드(X)에는 전원 저항(401)이 다수의 터미네이션부(421, 427)와 직렬로 연결되는 것을 특징으로 한다.

임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 저항(402)은 목표 임피던스 값이 정해진 값(예를 들어 60Ω)보다 작은 경우 터미네이션 임피던스 값을 줄이고, 목표 임피던스 값이 정해진 값(예를 들어 60Ω)보다 큰 경우 터미네이션 임피던스 값에 영향을 주지 않는 것을 특징으로 한다.

인터페이스 노드(INTERFACE PAD)는 데이터가 입/출력되는 데이터 패드에 연결된 노드인 것을 특징으로 한다.

캘리브래이션부(410)의 캘리브래이션 동작은 도 1의 설명에서 상술한 바와 동일하므로 생략한다.

다수의 터미네이션부(421, 427)의 터미네이션 동작은 다음과 같다. 터미네이션 활성화신호(ENABLE)는 다수의 터미네이션부(421, 427) 모두를 온/오프시키는 신호이다. 또한 임피던스값 선택정보(RES_CHO<0:A>)는 목표 임피던스 값에 따라서 다수의 터미네이션부(421, 427)들 중 선택된 일부만 '온'시키는 신호이다. 터미네이션 활성화신호(ENABLE)가 비활성화되면 다수의 터미네이션부(421, 427) 내의 저항들은 모두 '오프'된다.

또한 터미네이션 활성화신호(ENABLE)가 활성화되면 다수의 터미네이션부(421, 427)들 중에서 임피던스값 선택정보(RES_CHO<0:A>)에 의해 선택된 터미네이션부(421, 427) 내의 저항들은 임피던스 코드(CODE<0:N>)에 따라 온/오프된다. 즉 터미네이션 활성화 신호(ENBLE)가 활성화되고 임피던스값 선택정보(RES_CHO<0:N>)에 의해 선택된 터미네이션부(421, 427) 내의 저항들만 임피던스 코드(CODE<0:N>)에 따라 온/오프된다. 이는 이하의 설명에서 동일하다.

임피던스값 선택정보(RES_CHO<0:A>)와 임피던스 코드(CODE<0:N>)의 차이점은 도 3의 설명에서 상술한 바와 같다. 선택정보(RES_CHO<0:A>)와 임피던스 코드(CODE<0:N>)는 생성목적과 임피던스 값의 조절 정도에 있어서 뚜렷이 구별되는 신호이다.

이하의 설명에서 다수의 터미네이션부(421, 427)는 풀업 터미네이션부(421, 427)이고 다수의 풀업 터미네이션부(421, 427)의 갯수는 7개라고 가정하고 설명한다. 다수의 풀업 터미네이션부(421, 427)가 차례로 배열되어 있을때, 맨앞에 배열된 1개의 풀업 터미네이션부(421)는 240Ω 저항, 240Ω 저항 뒤로 배열된 2개의 풀업 터미네이션부(422, 423)는 120Ω 저항, 120Ω 저항 뒤로 배열된 4개의 풀업 터미네이션부(424, 425, 426, 427)는 60Ω의 저항에 해당한다.

또한 목표 임피던스 값이 60Ω 이하인 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 저항(402)이 '온'되고, 목표 임피던스 값이 60Ω보다 큰 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 저항(402)가 '오프'된다고 가정한다.

본 발명에 따른 임피던스 조절회로의 동작을 살펴보면 다음과 같다. 먼저 목표 임피던스 값이 60Ω 보다 큰 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 풀업 터미네이션부(421, 427) 중 60Ω 저항을 이루는 풀업 터미네이션부(424, 425, 426, 427)를 제외한 나머지 터미네이션부(421, 422, 423) 중 일부가 '온'되고 나머지는 '오프'된다. 터미네이션 동작은 상술한 바와 동일하므로 생략한다.

이 경우 목표 임피던스 값이 60Ω보다 크므로 저항(402)은 임피던스값 선택정보(RES_CHO<0:A>)에 의해 '오프'된다. 따라서 인터페이스 패드(INTERFACE PAD)를 풀업 터미네이션하는 터미네이션 임피던스 값은 풀업 터미네이션부(421, 427) 중 '온'된 터미네이션부(421, 427)가 병렬연결된 임피던스 값과 같다. 즉 저항(402)은 터미네이션 임피던스 값에 영향을 미치지 않는다.

다음으로 목표 임피던스 값이 60Ω이하인 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 풀업 터미네이션부(421, 427) 중 일부가 '온'되고 나머지는 '오프'된다. 예를 들어 목표 임피던스 값이 60Ω인 경우 60Ω 저항을 이루는 풀업 터미네이션부(424, 425, 426, 427)가 '온'되고 나머지가 '오프'된다. 목표 임피던스 값이 40Ω인 경우 120Ω 저항을 이루는 풀업 터미네이션부(422, 423)와 60Ω저항을 이루는 풀업 터미네이션부(424, 425, 426, 427)가 '온'되고 나머지가 '오프'된다.

이 경우 풀업 터미네이션 임피던스 값이 작아져서 전원 저항(401)으로 인하여 목표 임피던스 값보다 실제 풀업 터미네이션 임피던스 값이 커지는 문제점이 발생하게 된다. 이러한 문제점이 발생하는 이유는 배경기술에서 상술한바 생략한다. 따라서 임피던스값 선택정보(RES_CHO<0:A>)에 의해 풀업 터미네이션부(421, 427)에 병렬로 연결된 저항(402)가 '온'되어 풀업 터미네이션 임피던스 값을 낮추게 된다.

목표 임피던스 값은 다음과 같이 상황에 따라 달라진다. 예를 들어 반도체 메모리 장치가 데이터 출력 동작을 수행하는 경우 터미네이션부(421, 427)가 출력 드라이버로 동작하는데 이때의 목표 임피던스 값은 34Ω이 되며 7개의 터미네이션부(421, 427)가 전부 '온'된다. 메모리 장치가 데이터 입력 동작을 수행하는 경우 외부와 임피던스 매칭을 위해 목표 임피던스 값이 240Ω, 120Ω, 80Ω, 60Ω, 40Ω이 될 수 있다. 이러한 경우 각각 1개, 2개, 3개, 4개, 6개의 터미네이션부(421, 427)가 '온'된다. 위와 같은 목표 임피던스 값은 DDR3의 경우 MRS(MODE RESISTER SET)셋팅 값에 따라서 설정된다. 선택신호 생성부(430)에서는 위와 같이 반도체 메모리 장치의 동작에 따라 알맞은 개수의 터미네이션부(421, 427)를 '온'시키는 정보를 포함한 저항선택신호(RES_CHO<0:A>) 생성하여 터미네이션부(421, 427)를 제어한다. 이는 이하 동일하다.

상술한 실시예에서는 터미네이션부(421, 427)가 풀업 터미네이션부인 경우만을 설명하였다. 하지만 터미네이션부(421, 427)가 인터페이스 패드(INTERFACE)를 풀다운 구동하는 풀다운 터미네이션부인 경우에도 본 발명이 동일하게 적용될 수 있다는 것은 자명하다.

도 5는 본 발명의 다른 일실시예에 따른 임피던스 조절장치의 구성도이다.

도 5에 도시된 바와 같이 본 발명에 따른 임피던스 조절장치는 풀업 터미네이션 임피던스 값을 조절하기 위한 풀업 코드(PCODE<0:N>)와 풀다운 터미네이션 임피던스 값을 조절하기 위한 풀다운 코드(NCODE<0:N>)를 생성하는 캘리브래이션부(510), 임피던스값 선택정보(RES_CHO<0:A>)에 의해 활성화되고, 활성화시에 풀업 코드(PCODE<0:N>)에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드(INTERFACE PAD)를 풀업 터미네이션하는 다수의 풀업 터미네이션부(521, 527), 임피던스값 선택정보(RES_CHO<0:A>)에 의해 활성화되고, 활성화시에 풀다운 코드(NCODE<0:N>)에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드(INTERFACE PAD)를 풀다운 터미네이션하는 다수의 풀다운 터미네이션부(531, 537), 다수의 풀업 터미네이션부(521, 527)에 병렬로 연결되고 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 적어도 하나 이상의 풀업 저항(503), 및 목표 임피던스 값에 따라 임피던스값 선택정보(RES_CHO<0:A>)를 생성하는 선택신호 생성부(540)를 포함한다.

이하에서 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(503)은 하나라고 가정하고 설명한다. 다만 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(503)을 2개 이상 포함하여도 비슷한 효과를 얻을 수 있다는 것은 자명하다. 이 경우 임피던스값 선택정보(RES_CHO<0:A>)의 코드값에 따라 다수의 저항(503) 중 일부는 '온'되고 나머지는 '오프'되도록 다수의 풀업 저항(503)을 제어하는 경우에도 비슷한 효과를 나타낸다는 것은 자명하다.

다수의 풀업 터미네이션부(521, 527)가 병렬연결된 노드(Y)에는 풀업전원저항(501)이 다수의 풀업 터미네이션부(521, 527)와 직렬로 연결되고, 다수의 풀다운 터미네이션부(531, 537)가 병렬연결된 노드(Z)에는 풀다운전원저항(502)이 직렬로 연결되는 것을 특징으로 한다.

임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(503)은 상기 목표 임피던스 값이 정해진 값(예를 들어 60Ω)보다 작은 경우 풀업 터미네이션 임피던스 값을 줄이고, 목표 임피던스 값이 정해진 값(예를 들어 60Ω)보다 큰 경우 풀업 터미네이션 임피던스 값에 영향을 주지 않는 것을 특징으로 한다.

캘리브래이션부(510)의 캘리브래이션 동작은 도 1의 설명에서 상술한 바와 동일하므로 생략한다.

다수의 풀업 터미네이션부(521, 527)의 풀업 터미네이션 동작은 다음과 같다. 풀업 터미네이션 활성화신호(PU_EN)는 다수의 풀업 터미네이션부(521, 527) 모두를 온/오프시키는 신호이다. 또한 임피던스값 선택정보(RES_CHO<0:A>)는 목표 임피던스 값에 따라서 다수의 풀업 터미네이션부(521, 527)들 중 선택된 일부만 '온'시키는 신호이다. 풀업 터미네이션 활성화신호(PU_EN)가 비활성화되면 다수의 풀업 터미네이션부(521, 527) 내의 저항들은 모두 '오프'된다.

또한 풀업 터미네이션 활성화신호(PU_EN)가 활성화되면 다수의 풀업 터미네이션부(521, 527)들 중에서 임피던스값 선택정보(RES_CHO<0:A>)에 의해 선택된 풀업 터미네이션부(521, 527) 내의 저항들은 풀업 코드(PCODE<0:N>)에 따라 온/오프된다.

이하의 설명에서 다수의 풀업 터미네이션부(521, 527)의 갯수와 다수의 풀다운 터미네이션부(531, 537)의 갯수는 7개라고 가정하고 설명한다. 다수의 풀업 터미네이션부(521, 527)와 다수의 풀다운 터미네이션부(531, 537)가 차례로 배열되어 있을때, 맨앞에 배열된 1개의 터미네이션부(521, 531)는 240Ω 저항, 240Ω 저항 뒤로 배열된 2개의 터미네이션부(522, 523 , 532, 533)는 120Ω 저항, 120Ω 저항뒤로 배열된 4개의 터미네이션부(524, 525, 526, 527, 534, 535, 536, 537)는 60Ω의 저항에 해당한다.

또한 목표 임피던스 값이 60Ω 이하인 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 저항(503)이 '온'되고, 목표 임피던스 값이 60Ω보다 큰 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 저항(503)이 '오프'된다고 가정한다.

본 발명에 따른 임피던스 조절회로의 동작을 살펴보면 다음과 같다. 먼저 목표 임피던스 값이 60Ω 보다 큰 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 풀업 터미네이션부(521, 527)와 풀다운 터미네이션부 중 60Ω 저항을 이루는 풀업 터미네이션부(524, 525, 526, 527)와 풀다운 터미네이션부(534, 535, 536, 537)를 제외한 나머지 중 일부가 '온'되고 나머지는 '오프'된다. 터미네이션 동작은 상술한 바와 동일하므로 생략한다.

이 경우 목표 임피던스 값이 60Ω보다 크므로 풀업 저항(503)는 임피던스값 선택정보(RES_CHO<0:A>)에 의해 '오프'된다. 즉 풀업 저항(503)은 풀업 터미네이션 임피던스 값에 영향을 미치지 않는다.

따라서 인터페이스 패드(INTERFACE PAD)를 풀업 터미네이션하는 풀업 터미네이션 임피던스 값은 다수의 풀업 터미네이션부(521, 527)와 다수의 중 '온'된 풀업 터미네이션부(521, 527)가 병렬연결된 임피던스 값과 같다. 또한 인터페이스 패드(INTERFACE PAD)를 풀다운 터미네이션하는 풀다운 터미네이션 임피던스 값은 풀다운 터미네이션부(531, 537) 중 '온'된 풀다운 터미네이션부(531, 537)가 병렬연결된 임피던스 값과 같다.

다음으로 목표 임피던스 값이 60Ω이하인 경우 임피던스값 선택정보(RES_CHO<0:A>)에 의해 다수의 풀업 터미네이션부(521, 527) 중 일부와 다수의 풀다운 터미네이션부(531, 537) 중 일부가 '온'되고 나머지는 '오프'된다.

예를 들어 목표 임피던스 값이 60Ω인 경우 60Ω 저항을 이루는 풀업 터미네이션부(524, 525, 526, 527)와 풀다운 터미네이션부(534, 535, 536, 537)가 '온'되고 나머지가 '오프'된다. 다른 예로 목표 임피던스 값이 40Ω인 경우 120Ω 저항을 이루는 풀업 터미네이션부(522, 523) 및 풀다운 터미네이션부(532.533)와 60Ω 저항을 이루는 풀업 터미네이션부(524, 525, 526, 527) 및 풀다운 터미네이션부(534, 535, 536, 537)가 '온'되고 나머지가 '오프'된다.

이 경우 풀업/풀다운 터미네이션 임피던스 값이 작아져 풀업/풀다운 전원저항(501, 502)으로 인하여 목표 임피던스 값보다 실제 풀업/풀다운 터미네이션 임피던스 값이 커지는 문제점이 발생하게 된다. 이러한 문제가 발생하는 이유는 배경기술에서 상술한바 생략한다. 따라서 임피던스값 선택정보(RES_CHO<0:A>)에 의해 풀업 터미네이션부(521, 527)에 병렬로 연결된 저항(503)가 '온'되어 풀업 터미네이션 임피던스 값을 낮추게 된다.

일반적으로 전원저항(501, 502)에 의해 임피던스 값이 증가하는 정도는 PMOS 트랜지스터가 NMOS 트랜지스터보다 크므로 도 5의 설명과 같이 풀업 터미네이션부(521, 527)에만 임피던스값 선택정보(RES_CHO<0:A>)에 의해 온/오프되는 저항(503)을 병렬로 연결할 수 있다.

하지만 경우에 따라서는 풀다운 터미네이션부(531, 537)에만 임피던스값 선택정보(RES_CHO<0:A>)에 의해 온/오프되는 하나 이상의 풀다운 저항(503)을 병렬로 연결로 연결하는 실시예가 가능함은 자명하다.

도 6는 본 발명의 다른 일실시예에 따른 임피던스 조절장치의 구성도이다.

도 6에 도시된 바와 같이 본 발명에 따른 임피던스 조절장치는 도 5에 도시된 임피던스 조절장치에서 다수의 풀다운 터미네이션부(531, 537)에 병렬로 연결되고 상기 임피던스값 선택정보(RES)CHO<0:A>에 응답하여 온/오프되는 적어도 하나 이상의 풀다운 저항(601)을 더 포함하는 것을 특징으로 한다.

이하에서 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(603)과 풀다운 저항(604)는 각각 하나라고 가정하고 설명한다. 다만 임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(603)과 풀다운 저항(604)을 2개 이상 포함하여도 같은 효과를 나타낸다는 것은 자명하다. 이 경우 임피던스값 선택정보(RES_CHO<0:A>)의 임피던스 값에 따라 다수의 풀업 저항(503) 및 풀다운 저항(601) 중 일부는 '온'되고 나머지는 '오프'되도록 다수의 풀업 저항(503) 및 풀다운 저항(601)을 제어하는 경우에도 비슷한 효과를 나타낸다는 것은 자명하다.

임피던스값 선택정보(RES_CHO<0:A>)에 응답하여 온/오프되는 풀업 저항(503)과 풀다운 저항(601)은 목표 임피던스 값이 정해진 값보다 작은 경우 각각 풀업 터미네이션 임피던스 값과 풀다운 터미네이션 임피던스 값을 줄이고, 목표 임피던스값이 정해진 값보다 큰 경우 풀업 터미네이션 임피던스 값과 풀다운 터미네이션 임피던스 값에 영향을 주지 않는 것을 특징으로 한다.

이하 캘리브래이션 동작과 터미네이션 동작, 그리고 풀업 터미네이션부(521, 527)에 병렬로 연결된 저항(503)의 동작은 도 5의 설명과 동일하므로 생략한다. 또한 풀업 터미네이션부(521, 527)에 병렬로 연결된 저항(601)의 동작은 풀업 터미네이션부(521, 527)에 병렬로 연결된 저항(503)의 동작과 동일하므로 생략한다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

410 : 캘리브래이션부 421, 427 : 터미네이션부
430 : 선택신호 생성부 CODE<0:N> : 임피던스 코드
RES_CHO<0:A> : 임피던스값 선택정보 INTERFACE PAD : 인터페이스 패드

Claims

터미네이션 임피던스 값을 조절하기 위해 임피던스 코드를 생성하는 캘리브래이션부;
임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 임피던스 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 터미네이션하는 다수의 터미네이션부;
상기 다수의 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 저항; 및
목표 임피던스 값에 따라 상기 임피던스값 선택정보를 생성하는 선택신호 생성부
를 포함하는 임피던스 조절장치.
제 1항에 있어서,
상기 다수의 터미네이션부가 병렬연결된 노드에는 전원저항이 상기 다수의 터미네이션부와 직렬로 연결되는 것을 특징으로 하는 임피던스 조절장치.
제 1항에 있어서,
상기 임피던스값 선택정보에 응답하여 온/오프되는 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 터미네이션 임피던스 값을 줄이고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 터미네이션 임피던스 값에 영향을 주지 않는 것을 특징으로 하는 임피던스 조절장치.
제 1항에 있어서,
상기 인터페이스 노드는,
데이터가 입/출력되는 데이터 패드에 연결된 노드인 것을 특징으로 하는 임피던스 조절장치.
풀업 터미네이션 임피던스 값을 조절하기 위해 풀업 코드와 풀다운 터미네이션 임피던스 값을 조절하기 위해 풀다운 코드를 생성하는 캘리브래이션부;
임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 풀업 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 풀업 터미네이션하는 다수의 풀업 터미네이션부;
상기 임피던스값 선택정보에 의해 활성화되고, 활성화시에 상기 풀다운 코드에 응답하여 온/오프되는 다수의 병렬 저항으로 인터페이스 노드를 풀다운 터미네이션하는 다수의 풀다운 터미네이션부;
상기 다수의 풀업 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 풀업 저항; 및
목표 임피던스 값에 따라 상기 임피던스값 선택정보를 생성하는 선택신호 생성부
를 포함하는 임피던스 조절장치.
제 5항에 있어서,
상기 다수의 풀업 터미네이션부가 병렬연결된 노드에는 풀업전원저항이 상기 다수의 풀업 터미네이션부와 직렬로 연결되고, 상기 다수의 풀다운 터미네이션부가 병렬연결된 노드에는 풀다운전원저항이 직렬로 연결되는 것을 특징으로 하는 임피던스 조절장치.
제 5항에 있어서,
상기 임피던스값 선택정보에 응답하여 온/오프되는 풀업 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 터미네이션 임피던스 값을 줄이고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 터미네이션 임피던스 값에 영향을 주지 않는 것을 특징으로 하는 임피던스 조절장치
제 5항에 있어서,
상기 다수의 풀다운 터미네이션부에 병렬로 연결되고 상기 임피던스값 선택정보에 응답하여 온/오프되는 적어도 하나 이상의 풀다운 저항을 더 포함하는 것을 특징으로 하는 임피던스 조절장치.
제 8항에 있어서,
상기 임피던스값 선택정보에 응답하여 온/오프되는 풀업 저항과 풀다운 저항은 상기 목표 임피던스 값이 정해진 값보다 작은 경우 각각 풀업 터미네이션 임피던스 값과 풀다운 터미네이션 임피던스 값을 줄이고, 상기 목표 임피던스 값이 정해진 값보다 큰 경우 풀업 터미네이션 임피던스 값과 풀다운 터미네이션 임피던스 값에 영향을 주지 않은 것을 특징으로 하는 임피던스 조절장치.
제 5항에 있어서,
상기 인터페이스 노드는,
데이터가 입/출력되는 데이터 패드에 연결된 노드인 것을 특징으로 하는 임피던스 조절장치.