KR100902104B1 - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR100902104B1
KR100902104B1 KR1020070055963A KR20070055963A KR100902104B1 KR 100902104 B1 KR100902104 B1 KR 100902104B1 KR 1020070055963 A KR1020070055963 A KR 1020070055963A KR 20070055963 A KR20070055963 A KR 20070055963A KR 100902104 B1 KR100902104 B1 KR 100902104B1
Authority
KR
South Korea
Prior art keywords
output
calibration code
pull
data
memory device
Prior art date
Application number
KR1020070055963A
Other languages
English (en)
Other versions
KR20080107760A (ko
Inventor
김기호
장지은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070055963A priority Critical patent/KR100902104B1/ko
Publication of KR20080107760A publication Critical patent/KR20080107760A/ko
Application granted granted Critical
Publication of KR100902104B1 publication Critical patent/KR100902104B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008Marginal testing, e.g. race, voltage or current testing of impedance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Abstract

본 발명은 캘리브래이션 코드를 외부로 출력하는 것이 가능한 반도체 메모리장치에 관한 것으로, 이를 위해 본 발명에 따른 반도체 메모리장치는, 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 입력받아 저장하는 레지스터; 및 상기 레지스터로부터 출력되는 상기 캘리브래이션 코드와 메모리셀에 저장된 데이터를 선택적으로 외부로 출력하기 위한 멀티플렉서를 포함한다.
온 다이 터미네이션, 캘리브래이션, 반도체 메모리장치

Description

반도체 메모리장치{Semiconductor Memory Device}

도 1은 종래의 반도체 메모리장치의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도

도 2는 종래의 반도체 메모리장치의 출력드라이버의 구성도

도 3은 본 발명의 일실시예에 따른 반도체 메모리장치의 구성도

도 4는 도 3의 상세 실시예를 도시한 도면

도 5는 본 발명의 다른 실시예에 따른 반도체 메모리장치의 구성도

도 6은 도 5의 제1상세 실시예를 도시한 도면

도 7은 도 5의 제2상세 실시예를 도시한 도면

*도면의 주요 부분에 대한 부호의 설명

410: 레지스터 420: 멀티플렉서

430: 출력드라이버

510: 멀티플렉서부 520: 파이프래치부

530: 출력부

본 발명은 반도체 메모리장치에 관한 것으로, 더욱 상세하게는 반도체 메모리장치의 ZQ 캘리브래이션 동작에 관한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호 를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 측의 출력드라이버의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)

이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.

도 1은 종래의 반도체 메모리장치의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도이다.

도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1풀업 저항부(110), 제2풀업 저항부(120), 풀다운구동 저항부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다.

그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 기준저항(101)(일반적으로 240Ω)과 제1풀업 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.

풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 제1풀업 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1풀업 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1풀업 저항부(110)의 전체 저항값이 기준저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1풀업 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)

상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>)는 제2풀업 저항부(120)에 입력되어 제2풀업구동 저항부(120)의 전체 저항값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 저항부(130)의 전체 저항값이 제2풀업 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)

상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진 코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 저항부와 동일하게 레이아웃 되어있는 출력드라이버 측의 풀업 및 풀다운저항에 입력되어 터미네이션 저항값을 결정하게 된다.

도 2는 종래의 반도체 메모리장치의 출력드라이버의 구성도이다.

출력드라이버는 데이터를 DQ핀으로 출력하기 위한 푸쉬풀(push-pull) 증폭기(220)와 프리드라이버(Pre Driver)(210)를 포함하여 구성된다.

프리드라이버(210)는 데이터(DATA)를 입력받아 푸쉬풀 증폭기(220)를 구동하는데, 출력할 데이터(DATA)가 '하이'데이터인 경우에는 UP<0:N>신호를 인에이블 시켜 푸쉬풀 증폭기(220)의 풀업 터미네이션 저항들을 온 시키고, 출력할 데이터(DATA)가 '로우'데이터인 경우에는 푸쉬풀 증폭기(220) 내의 풀다운 터미네이션 저항들을 온 시킨다.

프리드라이버(210)는 상술한 캘리브래이션 동작을 통해 생성된 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받는데 이 정보를 바탕으로 '하이'데이터 또는 '로우'데이터를 출력할 때 온 시킬 풀업 또는 풀다운 캘리브래이션 저항들을 결정하게 된다. 즉, 풀업 터미네이션 저항들을 온 시켜 '하이'데이터를 출력할지 풀다운 터미네이션 저항들을 온 시켜 '로우'데이터를 출력할지는 데이터(DATA)의 논리값에 따라 결정되지만, 데이터(DATA)를 출력할 때 어떠한 풀업 및 풀다운 터미네이션 저항들을 온 시켜야 할지는 풀업(PCODE<0:N>) 및 풀다운 캘리브래이션 코드(NCODE<0:N>)에 의해 결정된다.

실제로 반도체 메모리장치의 ZQ 캘리브래이션 동작 후에 출력 드라이버의 풀 업 및 풀다운 터미네이션 저항값을 측정하면 각각의 다이마다 다른 값을 가지게 된다. 이는 각 다이 별로 발생하는 프로세스 차이일 수도 있고, 각 다이별로 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>))가 다르게 생성되기 때문일 수도 있다.

그러나 상술한 종래의 반도체 메모리장치는 ZQ 캘리브래이션 동작결과 생성된 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 외부로 출력하는 스킴(scheme)을 가지고 있지 않다. 따라서 각각의 다이마다 출력드라이버의 터미네이션 저항값이 달라지는 원인을 알 수가 없어 테스트시 분석에 어려움이 따른다는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 캘리브래이션 코드를 칩 외부로 출력하는 것이 가능한 반도체 메모리장치를 제공하고자 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리장치는, 데이터의 출력을 제어하는 데이터 출력제어부; 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 출력하기 위한 캘리브래이션코드 출력제어부; 캘리브래이션 코드를 출력하기 위한 테스트모드시 인에이블 되는 테스트모드 신호를 생성하는 테스트모드 신호 생성부; 상기 테스트모드 신호에 응답하여 상기 데이터 또는 상기 캘리브래이션 코드를 선택적으로 출력하는 테스트모드 제어부; 및 상기 테스 트모드 제어부로부터 출력되는 상기 데이터 또는 상기 캘리브래이션 코드를 칩 외부로 출력하기 위한 출력드라이버를 포함한다.

상세하게 상기 일실시예는, 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 입력받아 저장하는 레지스터; 및 상기 레지스터로부터 출력되는 상기 캘리브래이션 코드와 메모리셀에 저장된 데이터를 선택적으로 외부로 출력하기 위한 멀티플렉서를 포함하여 구성될 수 있다.

또한 상기 레지스터는 반도체 메모리장치에서 온도정보 출력장치의 온도정보를 출력하기 위해 사용되는 다목적 레지스터(MPR: Multi Purpose Register)인 것을 특징으로 할 수 있다.

본 발명의 다른 실시예에 따른 반도체 메모리장치는, 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드와 메모리셀에 저장된 데이터를 입력받아 상기 캘리브래이션 코드 또는 상기 데이터를 선택적으로 출력하기 위한 멀티플렉서부; 상기 멀티플렉서부의 출력을 직렬로 변환시키기 위한 파이프래치부; 및 상기 파이프래치부의 출력을 칩 외부로 출력하기 위한 출력부를 포함한다.

여기서의 출력부는 2개의 핀(DQ pin)을 이용하여 풀다운 캘리브래이션 코드와 풀업 캘리브래이션 코드를 각각의 핀으로 출력하게 구성할 수도 있으며, 하나의 핀으로 풀다운 캘리브래이션 코드와 풀업 캘리브래이션 코드를 각각 출력하게 구성할 수도 있다.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 반도체 메모리장치의 구성도이다.

도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 메모리장치는, 데이터의 출력을 제어하는 데이터 출력제어부(310); 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 출력하기 위한 캘리브래이션 코드 출력제어부(320); 캘리브래이션 코드를 출력하기 위한 테스트모드시 인에이블 되는 테스트모드 신호를 생성하는 테스트모드 신호 생성부(330); 상기 테스트모드 신호에 응답하여 상기 데이터 또는 상기 캘리브래이션 코드를 선택적으로 출력하는 테스트모드 제어부(340); 및 상기 테스트모드 제어부(340)로부터 출력되는 상기 데이터 또는 상기 캘리브래이션 코드를 칩 외부로 출력하기 위한 출력드라이버(350)를 포함한다.

즉, 캘리브래이션 코드를 칩 외부로 출력하기 위해 종래의 메모리장치에서 캘리브래이션 코드 출력제어부와 테스트모드 신호 생성부 테스트모드 제어부가 추가되었다. 테스트모드 신호 생성부는 캘리브래이션 코드를 칩 외부로 출력하기 위한 테스트모드시 인에이블 되는 신호를 생성하기 위한 곳으로, 메모리장치 내부에 구비된 MRS 중 사용되지 않는 필드를 사용하여 또는 칩 외부의 입력을 받아 테스트모드 신호를 생성하게 구성될 수 있다.

도 4는 도 3의 상세 실시예를 도시한 도면이다.

도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 메모리장치는, 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 입력받아 저장하는 레지스터(410)(도 3의 캘리브래이션 코드 출력제어부(310)에 대응), 레지스터(410)로부터 출력되는 캘리브래이션 코드(CODE<0:7>)와 메모리셀(Memory cell)에 저장된 데이터(DATA<0:7>)를 선택적으로 외부로 출력하기 위한 멀티플렉서(420)(도 3의 테스트회로 제어부(340)에 대응)를 포함하여 구성된다.

레지스터(410)는 병렬(parallel)로 입력되는 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 저장하여 직렬(serial)로 출력한다. 이러한 레지스터(410)로는 DDR3메모리장치부터 도입되어 온도정보 출력장치(On Die Thermal Sensor)의 온도정보를 출력하기 위해 사용되는 다목적 레지스터(MPR: Multi Purpose Register)가 사용될 수 있다. 다목적 레지스터(410)에 입력되는 TM_ZQCAL신호는 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 출력하기 위한 테스트모드임을 알리는 테스트모드 신호로, 이와 같은 신호로 다목적 레지스터(410)가 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 입력받아 저장하게 설정하면 된다.

도면에 도시된 실시예는 데이터핀(DQ핀: DQ pin) 하나로 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 출력하는 실시예를 도시하고 있다. 이는 여러 개의 데이터 핀(DQ)으로 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 출력하는 것도 가능하지만 데이터 핀(DQ) 하나로도 충분히 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 출력할 수 있으며, 이 경우 회로의 면적 또한 줄어드는 장점이 있기 때문이다.

DDR3 메모리장치의 경우 데이터 핀(DQ) 하나당 한번에 8개의 데이터를 직렬로 출력한다. 따라서 도면에는 레지스터(410)가 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 저장할 때 8개까지의 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 저장하는 실시예에 대해서 도시하였다. MPR_LOC<0:1> 신호는 다목적 레지스터(410)로 온도정보를 출력하기 위해 정의된 신호로, DDR3 메모리장치에서는 MPR_LOC<0:1>이 (0,0)인 경우 프리디파인드 패턴(predefined pattern 01010101)을 출력하고, (1,1)인 경우 온도정보를 출력하기 위해 사용되는 신호이다. 레지스터(410)로 다목적 레지스터(410)가 사용되는 경우에는 레지스터 제어신호로 기존에 있던 MPR_LOC<0:1> 신호를 사용하여 (0,1)인 경우에는 풀업 캘리브래이션 코드(PCODE<0:7>)만을 하나의 데이터 핀으(DQ)로 출력하고, (1,0)인 경우에는 풀다운 캘리브래이션 코드(NCODE<0:7>)만을 하나의 데이터 핀(DQ)으로 출력한다는 등 여러 가지로 이용할 수 있다.

또한, 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 출력할 때 풀업 캘리브래이션 코드 4개(PCODE<0:3>)와 풀다운 캘리브래이션 코드 4개(NCODE<0:3>)를 함께 하나의 데이터 핀(DQ)으로 출력하게 할 수도 있다. 레지스터(410)를 제어하는 레지스터 제어신호로 다른 신호를 정의하여 사용할 수도 있으며, 어떠한 조합으로 풀업 및 풀다운 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 출력할지는 설계에 따라 여러 가지의 다양한 설정이 가능함은 당연하다. 단, 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)의 일부를 출력할 경우에는 상위의 캘리브래이션 코드(저항값을 더 많이 변화시키게 되는 코드)를 출력하는 것이 바람직할 것이다.

멀티플렉서(420)는 노멀 모드에서는 메모리 셀에 저장된 데이터(DATA<0:7>)를 선택하고, TM_ZQCAL 신호가 인에이블 되는 테스트모드에서는 캘리브래이션 코 드(CODE<0:7>)를 선택한다. 도면에는 도시되어 있지 않지만 멀티플렉서(420)로 입력되는 데이터는 도 3의 데이터 출력제어부에 대응되는 파이프래치(Pipe latch)를 통해 직렬로 출력되는 데이터(DATA<0:7>)이다.

멀티플렉서(420)의 출력단은 출력드라이버(430)에 입력되어 데이터핀(DQ)을 통해 외부로 출력된다. 출력드라이버(430)는 종래와 마찬가지로 데이터(DATA<0:7>) 또는 캘리브래이션 코드(CODE<0:7>)를 출력하기 위한 푸쉬풀 증폭기와 푸쉬풀 증폭기를 구동하기 위한 프리드라이버를 포함해 구성될 수 있다.

도 5는 본 발명의 다른 실시예에 따른 반도체 메모리장치의 구성도이다.

도면에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 메모리장치는, 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)와 메모리 셀에 저장된 데이터(DATA)를 입력받아 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>) 또는 데이터(DATA)를 선택적으로 출력하기 위한 멀티플렉서부(510)와, 멀티플렉서부(510)의 출력을 직렬로 변환시키기 위한 파이프래치부(520), 및 파이프래치부(520)의 출력을 칩 외부로 출력하기 위한 출력부(530)를 포함한다.

도 5의 실시예는 도 4와는 다르게 레지스터를 사용하지 않으며, 데이터 입출력라인(GIO: Global Input/Output Line 글로벌 입출력 라인)의 데이터(DATA)와 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)가 멀티플렉싱(Multiplexing)되어 파이프래치부(530)에 입력되고 출력부(530)를 통해 칩 외부로 출력된다. 즉, 데이터(DATA)와 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)가 파이프래치부(530)를 공 유한다.

도 6는 도 5의 제1상세 실시예를 도시한 도면이다.

도 5에 도시된 실시예는 데이터 핀 2개(DQ1,2)를 이용해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 각각 출력하는 경우를 도시하고 있다. 데이터 핀 2개(DQ1,2)를 이용해 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 출력하고, 데이터 핀(DQ1,2) 하나당 한번에 8개의 데이터(DATA1<0:7>, DATA2<0:7>)를 출력하는 것이 가능하므로 캘리브래이션 코드의 정보량을 8개(<0:7>)로 제한하였다.

도 6의 멀티플렉서부는 두 개의 멀티플렉서(511, 512)를 포함하여 구성된다. 각각의 멀티플렉서(611, 612)는 데이터(DATA1<0:7>, DATA2<0:7>)와 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)를 입력받는다. 여기서의 데이터(DATA1<0:7>, DATA2<0:7>)와 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)는 직렬로 변환되기 이전의 상태 즉 병렬로 멀티플렉서(611, 612)에 입력된다. 노멀 모드에서 멀티플렉서 611은 데이터(DATA1<0:7>)를 선택하여 파이프래치(621)로 출력하지만, TM_ZQCAL 신호가 인에이블 되는 테스트모드에서는 풀업 캘리브래이션 코드(PCODE<0:7>)를 선택해 파이프래치(621)로 출력한다. 마찬가지로 멀티플렉서 612도 노멀모드에서는 데이터(DATA2<0:7>)를 테스트모드에서는 풀다운 캘리브래이션 코드(NCODE<0:7>)를 선택해 파이프래치(622)로 출력한다.

멀티플렉서(611, 612)의 출력은 각각의 파이프래치(621, 622)로 입력되어 직렬로 변환된다. 종래의 반도체 메모리장치에서도 데이터를 직렬로 변환하기 위해 파이프래치가 사용되었는데 본 발명에서는 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)와 데이터(DATA1<0:7>, DATA2<0:7>)가 파이프래치(621, 622)를 공유하게 설계하였다.

각각의 파이프래치(621, 622)를 통해 직렬로 변환된 데이터(DATA1<0:7>, DATA2<0:7>) 또는 캘리브래이션 코드(PCODE<0:7>, NCODE<0:7>)는 출력부를 통해 칩 외부로 출력된다. 도 6와 같은 실시예에서의 출력부는 2개의 출력드라이버(631, 632)와 2개의 데이터 핀(DQ1, DQ2)을 포함하며, 테스트모드시 데이터 핀(DQ1, DQ2)으로 풀업 캘리브래이션 코드(PCODE<0:7>)와 풀다운 캘리브래이션 코드(NCODE<0:7>)가 각각 출력된다.

도 7은 도 5의 제2상세 실시예를 도시한 도면이다.

도 7에 도시된 실시예는 데이터 핀(DQ) 한 개를 이용해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 함께 출력하는 경우를 도시하고 있다. 데이터 핀(DQ) 하나당 한번에 8개의 데이터를 출력하는 것이 가능하고, 데이터 핀(DQ) 하나로 풀업 및 풀다운 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)를 함께 출력하므로 각각의 코드의 정보량을 4개(0:3>)로 제한하였다.

도 7의 멀티플렉서부는 하나의 멀티플렉서(711)를 포함하여 구성된다. 멀티플렉서(711)는 데이터(DATA<0:7>)와 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)를 입력받는다. 여기서의 데이터(DATA<0:7>)와 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)는 직렬로 변환되기 이전의 상태 즉 병렬로 멀티플렉서(711)에 입력된다. 노멀 모드에서 멀티플렉서(711)는 데이터(DATA<0:7>)를 선택하여 파이프래 치(721)로 출력하지만, TM_ZQCAL 신호가 인에이블 되는 테스트모드에서는 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)를 선택해 파이프래치(721)로 출력한다.

멀티플렉서(711)의 출력은 파이프래치(721)로 입력되어 직렬로 변환된다. 도 5에서와 마찬가지로 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)와 데이터(DATA<0:7>)가 파이프래치(721)를 공유한다.

파이프래치(721)를 통해 직렬로 변환된 데이터(DATA<0:7>) 또는 캘리브래이션 코드(PCODE<0:3>, NCODE<0:3>)는 출력부를 통해 칩 외부로 출력된다. 도 7과 같은 실시예에서의 출력부는 하나의 출력드라이버(731)와 하나의 데이터 핀(DQ)을 포함하며, 테스트모드시 데이터 핀(DQ)으로 풀업 캘리브래이션 코드(PCODE<0:3>)와 풀다운 캘리브래이션 코드(NCODE<0:3>)가 함께 출력된다.

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다. 특히, 본 발명의 도면에서는 데이터 핀을 하나 또는 두 개 사용해 캘리브래이션 코드를 출력하는 경우에 대해서 도시하였지만 설계에 따라 그 이상의 데이터 핀을 사용할 수도 있음은 당연하다.

상술한 본 발명에 따른 반도체 메모리장치는, 터미네이션 저항값을 설정하기 위한 캘리브래이션 과정 중에 생성된 캘리브래이션 코드를 칩 외부로 출력하는 것이 가능하다.

따라서 각각의 다이마다 출력드라이버의 타미네이션 저항값이 달라지는 원인이 프로세스 오차에 의한 것인지, 캘리브래이션 코드의 차이에 의한 것인지를 알 수 있으며, 테스트시의 분석을 용이하게 한다는 장점이 있다.

Claims (19)

  1. 데이터의 출력을 제어하는 데이터 출력제어부;
    터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 출력하기 위한 캘리브래이션 코드 출력제어부;
    캘리브래이션 코드를 출력하기 위한 테스트모드시 인에이블 되는 테스트모드 신호를 생성하는 테스트모드 신호 생성부;
    상기 테스트모드 신호에 응답하여 상기 데이터 출력제어부로부터 출력되는 데이터 또는 상기 캘리브래이션 코드 출력제어부로부터 출력되는 캘리브래이션 코드를 선택적으로 출력하는 테스트모드 제어부; 및
    상기 테스트모드 제어부로부터 출력되는 상기 데이터 또는 상기 캘리브래이션 코드를 칩 외부로 출력하기 위한 출력드라이버
    를 포함하는 반도체 메모리장치.
  2. 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드를 입력받아 저장하는 레지스터; 및
    상기 레지스터로부터 출력되는 상기 캘리브래이션 코드와 메모리셀에 저장된 데이터 중 칩외부로 출력될 것을 선택하기 위한 멀티플렉서
    를 포함하는 반도체 메모리장치.
  3. 제 2항에 있어서,
    상기 레지스터는,
    온도정보를 출력하기 위해 사용되는 다목적 레지스터인 것을 특징으로 하는 반도체 메모리장치.
  4. 제 2항에 있어서,
    상기 캘리브래이션 코드는 풀업 캘리브래이션 코드와 풀다운 캘리브래이션 코드를 포함하며,
    상기 레지스터는 레지스터 제어신호에 따라 풀업 캘리브래이션 코드 또는 풀다운 캘리브래이션 코드를 상기 멀티플렉서로 출력하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제 2항에 있어서,
    상기 캘리브래이션 코드는 풀업 캘리브래이션 코드와 풀다운 캘리브래이션 코드를 포함하며,
    상기 레지스터는 레지스터 제어신호에 따라 상기 풀업 캘리브래이션 코드와 상기 풀다운 캘리브래이션 코드의 일부를 상기 멀티플렉서로 출력하는 것을 특징으 로 하는 반도체 메모리장치.
  6. 제 4항 또는 5항에 있어서,
    상기 레지스터가 출력하는 캘리브래이션 코드의 정보량은 반도체 메모리장치의 데이터핀(DQ pin) 하나가 한번에 출력할 수 있는 정보량만큼인 것을 특징으로 하는 반도체 메모리장치.
  7. 제 2항에 있어서,
    상기 반도체 메모리장치는,
    상기 멀티플렉서에서 출력된 상기 데이터 또는 상기 캘리브래이션 코드를 입력받는 출력드라이버; 및
    상기 출력드라이버의 출력을 칩 외부로 출력하기 위한 데이터 핀(DQ pin)을 더 포함하는 것을 특징으로 하는 반도체 메모리장치.
  8. 제 7항에 있어서,
    상기 출력드라이버는,
    상기 데이터 또는 상기 캘리브래이션 코드를 출력하기 위한 푸쉬풀 증폭기; 및
    상기 푸쉬풀 증폭기를 구동하기 위한 프리드라이버
    를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  9. 제 2항에 있어서,
    상기 레지스터는,
    입력받은 상기 캘리브래이션 코드를 직렬로 변환하여 출력하는 것을 특징으로 하는 반도체 메모리장치.
  10. 제 2항에 있어서,
    상기 멀티플렉서는,
    테스트모드시에는 상기 캘리브래이션 코드를 선택하여 출력하고, 노멀모드에서는 상기 데이터를 선택하여 출력하는 것을 특징으로 하는 반도체 메모리장치.
  11. 터미네이션 저항값을 결정하기 위한 캘리브래이션 코드와 메모리셀에 저장된 데이터를 입력받아 상기 캘리브래이션 코드 또는 상기 데이터를 선택적으로 출력하기 위한 멀티플렉서부;
    상기 멀티플렉서부의 출력을 직렬로 변환시키기 위한 파이프래치부; 및
    상기 파이프래치부의 출력을 칩 외부로 출력하기 위한 출력부
    를 포함하는 반도체 메모리장치.
  12. 제 11항에 있어서,
    상기 멀티플렉서부는,
    노멀모드에서는 상기 데이터를 선택해 출력하며, 테스트모드에서는 상기 캘리브래이션 코드를 선택해 출력하는 것을 특징으로 하는 반도체 메모리장치.
  13. 제 11항에 있어서,
    상기 캘리브래이션 코드는,
    풀업 캘리브래이션 코드와 풀다운 캘리브래이션 코드를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  14. 제 13항에 있어서,
    상기 출력부는,
    하나 이상의 출력드라이버와 하나 이상의 데이터 핀을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  15. 제 14항에 있어서,
    상기 풀업 캘리브래이션 코드와 상기 풀다운 캘리브래이션 코드는 각각 하나의 상기 데이터 핀을 통해 출력되는 것을 특징으로 하는 반도체 메모리장치.
  16. 제 14항에 있어서,
    상기 풀업 캘리브래이션 코드와 상기 풀다운 캘리브래이션 코드는 상기 하나의 데이터 핀을 통해 함께 출력되는 것을 특징으로 하는 반도체 메모리장치.
  17. 제 15항에 있어서,
    외부로 출력되는 상기 풀업 캘리브래이션 코드와 상기 풀다운 캘리브래이션 코드의 정보량은,
    각각 하나의 데이터 핀으로 한번에 출력되는 정보량만큼인 것을 특징으로 하는 반도체 메모리장치.
  18. 제 16항에 있어서,
    외부로 출력되는 상기 풀업 캘리브래이션 코드와 상기 풀다운 캘리브래이션 코드를 합한 정보량은,
    하나의 데이터 핀으로 한번에 출력되는 정보량만큼인 것을 특징으로 하는 반도체 메모리장치.
  19. 제 11항에 있어서,
    상기 멀티플렉서부가 입력받는 상기 데이터는,
    글로벌 입출력 라인에 실린 데이터인 것을 특징으로 하는 반도체 메모리장치.
KR1020070055963A 2007-06-08 2007-06-08 반도체 메모리장치 KR100902104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070055963A KR100902104B1 (ko) 2007-06-08 2007-06-08 반도체 메모리장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070055963A KR100902104B1 (ko) 2007-06-08 2007-06-08 반도체 메모리장치
US11/967,528 US7853842B2 (en) 2007-06-08 2007-12-31 Semiconductor memory device with ZQ calibration

Publications (2)

Publication Number Publication Date
KR20080107760A KR20080107760A (ko) 2008-12-11
KR100902104B1 true KR100902104B1 (ko) 2009-06-09

Family

ID=40095755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055963A KR100902104B1 (ko) 2007-06-08 2007-06-08 반도체 메모리장치

Country Status (2)

Country Link
US (1) US7853842B2 (ko)
KR (1) KR100902104B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801309B1 (ko) * 2007-01-03 2008-02-05 주식회사 하이닉스반도체 라이트레벨링 동작을 하는 메모리장치.
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
KR20100104686A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 임피던스 교정 코드 전송 라인을 테스트 할 수 있는 반도체장치
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101138706B1 (ko) * 2009-11-30 2012-04-20 에스케이하이닉스 주식회사 반도체 회로
US8331176B2 (en) * 2009-11-30 2012-12-11 Intel Corporation Method and system for evaluating effects of signal phase difference on a memory system
US8582374B2 (en) 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
KR101047062B1 (ko) 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101062777B1 (ko) * 2010-04-30 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101754111B1 (ko) * 2011-01-03 2017-07-06 페어차일드코리아반도체 주식회사 적응형 과전압 보호 회로 및 방법, 및 이를 포함하는 전력 시스템
US8390320B2 (en) * 2011-03-10 2013-03-05 Infineon Technologies Ag Dynamic pad hardware control
KR20150006305A (ko) 2013-07-08 2015-01-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 시스템
KR20150049267A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
JP6640677B2 (ja) 2016-08-19 2020-02-05 キオクシア株式会社 半導体記憶装置
KR101870840B1 (ko) * 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
KR20190137459A (ko) * 2018-06-01 2019-12-11 에스케이하이닉스 주식회사 데이터 출력 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
KR20010027051A (ko) * 1999-09-10 2001-04-06 윤종용 고속 파이프 라인장치 및 그 제어신호 발생방법
KR20010063539A (ko) * 1999-12-22 2001-07-09 박종섭 에프피지에이를 이용한 프로그래머블 메모리테스트장치
KR100649975B1 (ko) * 2005-09-29 2006-11-28 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185705B1 (en) * 1997-03-07 2001-02-06 Micron Technology, Inc. Method and apparatus for checking the resistance of programmable elements
JP3866444B2 (ja) * 1998-04-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 半導体装置及びその内部信号モニタ方法
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
DE10245536B4 (de) * 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
US7592824B2 (en) * 2003-02-26 2009-09-22 Rambus Inc. Method and apparatus for test and characterization of semiconductor components
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100541557B1 (ko) * 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
KR100596781B1 (ko) * 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR100532972B1 (ko) * 2004-04-28 2005-12-01 주식회사 하이닉스반도체 온 다이 터미네이션 임피던스 조절 장치
KR100639614B1 (ko) * 2004-10-15 2006-10-30 주식회사 하이닉스반도체 뱅크 내 셀을 테스트하기 위한 데이터 출력 컴프레스 회로및 방법
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
KR20010027051A (ko) * 1999-09-10 2001-04-06 윤종용 고속 파이프 라인장치 및 그 제어신호 발생방법
KR20010063539A (ko) * 1999-12-22 2001-07-09 박종섭 에프피지에이를 이용한 프로그래머블 메모리테스트장치
KR100649975B1 (ko) * 2005-09-29 2006-11-28 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치

Also Published As

Publication number Publication date
US20080304336A1 (en) 2008-12-11
US7853842B2 (en) 2010-12-14
KR20080107760A (ko) 2008-12-11

Similar Documents

Publication Publication Date Title
US10120591B2 (en) Memory devices, systems and methods employing command/address calibration
US10200044B2 (en) Semiconductor device having impedance calibration function to data output buffer and semiconductor module having the same
US9641175B2 (en) Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US9946612B2 (en) Data encoding using spare channels
US9300291B2 (en) Dynamic impedance control for input/output buffers
US7541831B2 (en) Semiconductor memory device for adjusting impedance of data output driver
JP4361758B2 (ja) ターミネーション制御回路及びその方法
JP4205744B2 (ja) キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
JP5069507B2 (ja) データ入出力ドライバのインピーダンスを調整可能な半導体装置
KR100506976B1 (ko) 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
US7525337B2 (en) On-die termination circuit and method for semiconductor memory apparatus
DE102004041023B4 (de) Integrierte Schaltung und zugehöriger Halbleiterspeicherbaustein
KR101045071B1 (ko) 데이터 출력회로
US7170313B2 (en) Apparatus for calibrating termination voltage of on-die termination
US8710861B2 (en) Semiconductor device and method of adjusting characteristic thereof
KR100541557B1 (ko) 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US6839286B2 (en) Semiconductor device with programmable impedance control circuit
TWI292152B (en) On die termination circuit
US6784718B2 (en) Semiconductor device adaptable to a plurality of kinds of interfaces
US7034565B2 (en) On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same
KR100753035B1 (ko) 온-다이 터미네이션 테스트 장치
TWI363354B (en) Impedance matching circuit and method for performing zq calibration of semiconductor memory device
KR20050008501A (ko) 반도체 집적 회로 장치
US6307424B1 (en) Programmable impedance control output circuit and programmable impedance control method thereof in semiconductor device
US20050134304A1 (en) Circiut for performing on-die termination operation in semiconductor memory device and its method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee