KR100605601B1 - 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치 - Google Patents

스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR100605601B1
KR100605601B1 KR1020040031970A KR20040031970A KR100605601B1 KR 100605601 B1 KR100605601 B1 KR 100605601B1 KR 1020040031970 A KR1020040031970 A KR 1020040031970A KR 20040031970 A KR20040031970 A KR 20040031970A KR 100605601 B1 KR100605601 B1 KR 100605601B1
Authority
KR
South Korea
Prior art keywords
output
data input
die termination
switch
data
Prior art date
Application number
KR1020040031970A
Other languages
English (en)
Other versions
KR20050106907A (ko
Inventor
최성민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040031970A priority Critical patent/KR100605601B1/ko
Publication of KR20050106907A publication Critical patent/KR20050106907A/ko
Application granted granted Critical
Publication of KR100605601B1 publication Critical patent/KR100605601B1/ko

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A46BRUSHWARE
    • A46BBRUSHES
    • A46B11/00Brushes with reservoir or other means for applying substances, e.g. paints, pastes, water
    • A46B11/001Brushes with reservoir or other means for applying substances, e.g. paints, pastes, water with integral reservoirs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • AHUMAN NECESSITIES
    • A46BRUSHWARE
    • A46BBRUSHES
    • A46B15/00Other brushes; Brushes with additional arrangements
    • A46B15/0055Brushes combined with other articles normally separate from the brushing process, e.g. combs, razors, mirrors
    • A46B15/0077Brushes fitted with a mirror
    • AHUMAN NECESSITIES
    • A46BRUSHWARE
    • A46BBRUSHES
    • A46B5/00Brush bodies; Handles integral with brushware
    • A46B5/0095Removable or interchangeable brush heads
    • AHUMAN NECESSITIES
    • A46BRUSHWARE
    • A46BBRUSHES
    • A46B2200/00Brushes characterized by their functions, uses or applications
    • A46B2200/10For human or animal care
    • A46B2200/1066Toothbrush for cleaning the teeth or dentures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Abstract

본 발명은 온다이 터미네이션회로의 동작시 구비된 스위치의 동기화를 이루어, 온다이 터미네이션 회로가 접속된 채널에 스위칭 노이즈가 제거된 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 입출력패드; 상기 데이터 입출력패드를 통해 전달되는 입력데이터를 메모리 코어영역으로 전달하기 위한 데이터 입력버퍼; 상기 메모리 코어영역에서 전달되는 출력데이터를 상기 데이터 입출력패드를 통해 외부로 출력하기 위한 데이터 출력버퍼; 및 상기 데이터 입력버퍼와 상기 데이터 입출력패드의 공통노드가 상기 데이터 입출력패드에 접속된 데이터 전달라인과 같은 임피던스를 같게 하기 위한 온다이 터미네이션회로를 구비하며, 상기 온다이 터미네이션회로는 전원전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제1 스위치와 제1 저항을 구비하는 풀업저항부; 접지전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제2 스위치와 제2 저항을 구비하는 풀다운저항부; 및 온다이 터미네이션 신호에 응답하여 상기 제1 스위치와 상기 제2 스위치가 실질적으로 같은 타이밍에 턴온되도록 상기 제1스위치와 상기 제2스위치를 제어하는 온다이 터미네이션 제어부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 온다이 터미네이션, 크로스커플드 래치, 낸드.

Description

스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를 구비한 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH ON DIE TERMINATION CIRCUIT FOR REDUCING SWITCHING NOISE}
도1은 메모리 장치의 온다이 터미네이션 회로를 도시한 블럭구성도.
도2는 반도체 메모리 장치의 온다이 터미네이션 회로를 보다 자세히 나타내는 회로도.
도3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
도4는 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도.
* 도면의 주요부분에 대한 부호설명 *
ND1, ND2 : 낸드게이트
NOR1,NOR2 : 노어게이트
R1 ~ R7 : 저항
I1, I2 : 인버터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 온다이 터미네이션 회로에 관한 것이다.
반도체 메모리 장치는 마이크로 프로세서(MICRO PROCESSOR)의 메인 메모리로 주로 사용되며, 칩셋(Chipset)이라고 하는 회로블럭이 마이크로 프로세서와 반도체 메모리 장치 사이의 데이터 교환을 중계해주는 역할을 한다.
칩셋에서 반도체 메모리 장치로 데이터를 전달할 때, 칩셋의 출력버퍼에서 출력된 데이터신호가 반도체 메모리 장치의 입력버퍼로 입력되는데, 이 때 필연적으로 발생하는 것이 신호 반사현상(signal reflection)이다. 신호반사현상이란 메모리 장치에 구비되는 입력버퍼의 입력단 입력임피던스와 데이터 전달라인의 임피던스간의 임피던스 매칭이 이루어지지 않아, 메모리 장치의 입력버퍼에 입력된 데이터 신호중 일정부분이 데이터 전달라인으로 반사되는 현상을 말하는 것이다.
칩셋에서 데이터 신호를 연속해서 출력할 때, 출력되는 속도가 별로 빠르지 않는다면, 상기의 신호 반사현상은 크게 문제가 되지 않으나, 출력되는 데이터 신호의 속도가 일정한 속도이상이 되면 신호 반사현상이 데이터를 메모리 장치로 안정적으로 전달하는데 문제가 된다.
즉, 칩셋에서 이전에 출력된 데이터신호의 반사신호와 다음 출력된 데이터 신호 사이에 간섭현상이 발생하여 데이터가 제대로 입력되지 않을 경우가 생기는 것이다. 이를 방지하기 위해, 임피던스 매치용 터미네이션 저항을 반도체 메모리 장치가 접속된 기판에 구비시키고 있다.
도1은 메모리 장치의 온다이 터미네이션 회로를 도시한 블럭구성도이다.
도1을 참조하여 살펴보면, 칩셋(10)의 출력버퍼(11)에서 출력되는 데이터 신호(Da)를 메모리 장치(20)의 입력버퍼(21)에서 입력받을 때 신호반사현상을 제거하기 위한 터미네이션 회로(30)가 입력버퍼의 입력단쪽에 구비되어 있다.
터미네이션 회로(30)는 데이터전달라인(40)과 전원전압 공급단(VDD) 사이에 접속된 저항(Ra)과, 접지전압 공급단(VSS)과 데이터 전달라인(40) 사이에 접속된 저항(Rb)를 구비하고 있다.
예를 들어 데이터 전달라인의 임피던스가 28옴이라고 가정하면, 저항(Ra)과 저항(Rb)의 크기를 각각 56옴으로 하여 등가저항을 28옴으로 만들게 되고, 저항(Ra)과 저항(Rb)의 공통노드는 1/2전원전압이 인가되도록 한다.
터미네이션 회로(30)로 인해 전달되는 데이터 신호(Da)는 대부분 입력버퍼로 전달되며, 반사되는 데이터 신호(Dr)는 터미네이션 회로(30)에 구비된 저항(Ra,Rb)을 통해 제거된다. 따라서, 출력버퍼(11)를 통해 출력된 데이터가 다시 데이터 전달라인(30)으로 반사되어 다음에 입력되는 데이터 신호에 간섭현상을 일으킴으로서 생기던 에러가 제거되는 것이다.
한편, 반도체 메모리 장치의 동작속도가 점점 더 빨라지고, 더 고집적화되면서 전술한 터미네이션 회로(30)를 메모리 장치의 내에 구비하는 온다이 터미네이션 회로가 제안되었다.
도2는 반도체 메모리 장치의 온다이 터미네이션 회로를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 반도체 메모리 장치의 온다이 터미네이션 회로(50)는 데이터 입출력패드(DQ pad)와, 데이터 입력버퍼(70) 및 데이터 출력버퍼(60)가 공통 연결된 노드(x)에 연결되어 있다.
데이터 출력버퍼(60)는 메모리 코어영역에서 전달되는 출력데이터(Dout)를 데이터 입출력 패드(DQ pad)를 통해 외부로 출력한다. 데이터 입력버퍼(70)는 데이터 입출력 패드(DQ pad)를 통해 입력되는 입력데이터(Din)를 메모리 코어영역(DQ pad)으로 전달한다.
온다이 터미네이션 회로(50)는 온다이 터미네이션 신호(ODT_signal)에 턴온되며, 일측이 전원전압 공급단(VDD)에 접속된 피모스트랜지스터(MP1)와, 피모스트랜지스터(MP1)의 타측과 노드(Y)사이에 직렬연결된 저항(R1,R2)과, 반전된 온다이 터미네이션 신호(ODT_signal)에 턴온되며, 일측이 접지전압 접속단(VSS)에 접속된 앤모스트랜지스터(MN1)와, 앤모스트랜지스터(MN1)의 타측과 노드(Y) 사이에 직렬연결된 저항(R3,R4)을 구비한다.
통상적으로 반도체 메모리 장치는 패드의 수를 줄이기 위해 하나의 패드가 데이터를 입력 및 출력시키는 역할을 한다.
따라서 온다이 터미네이션 회로(50)는 데이터 입출력 패드(DQ pad)가 데이터 출력패드로 사용될 때에는 비활성화 상태를 유지하고, 데이터 입출력 패드(DQ pad)가 데이터 입력패드로 사용될 때에는 활성화상태를 유지해야 한다.
온다이 터미네이션 회로(50)는 온다이 터미네이션 신호(ODT_signal)가 로우레벨로 활성화된 상태로 입력되면, 모스트랜지스터(MP1,MN1)가 턴온되어 노드(Y)의 전압레벨을 1/2VDD로 만들게 된다. 또한, 노드(X)는 데이터 입출력 패드(DQ pad)에 접속된 데이터 전달라인의 임피던스와 같은 임피던스가 되는 것이다. 예를 들어 데이터 전달라인의 임피던스가 28 옴이라고 가정하면, 저항(R1,R2)의 저항값은 56옴이 되도록 한다.
전술한 바와 같이 동작하는 온다이 터미네이션회로(50)는 피모스트랜지스터(MP1)는 온다이 터미네이션 신호(ODT_signal)를 직접 입력받고, 앤모스트랜지스터(MN1)는 인버터(I1)를 통해 반전된 온다이 터미네이션 신호(ODT_signal)를 입력받는 구조로 되어 있기 때문에, 모스트랜지스터(MN1,MP1)간에 턴온되는 타이밍이 필연적으로 차이가 난다. 이 때 생기는 타이밍차이로 인해 노드(Y)에 스위칭 노이즈가 생기게 되고, 이로 인해 입력되는 데이터가 상기의 노이즈에 영향을 받게 된다.
상기의 타이밍차이는 인버터 하나의 지연시간에 해당이 되어, 이전의 메모리 장치에서는 크게 문제가 되지 않을 수도 있었다.
그러나, 메모리 장치의 동작속도가 점점 더 고속화되면서(예를 들어 DDR3 스펙을 만족하는 메모리 장치), 상기의 타이밍차이로 인해 발생되는 스위칭노이즈가 입력데이터에 영향을 주어, 데이터입력에 에러가 발생할 수 있는 것이다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 온다이 터미네이션회로의 동작시 구비된 스위치의 동기화를 이루어, 온다이 터미네이션 회로가 접속된 채널에 스위칭 노이즈가 제거된 반도체 메모리 장치를 제공함을 목적을 한다.
본 발명의 상기의 과제를 해결하기 위해, 데이터 입출력패드; 상기 데이터 입출력패드를 통해 전달되는 입력데이터를 메모리 코어영역으로 전달하기 위한 데이터 입력버퍼; 상기 메모리 코어영역에서 전달되는 출력데이터를 상기 데이터 입출력패드를 통해 외부로 출력하기 위한 데이터 출력버퍼; 및 상기 데이터 입력버퍼와 상기 데이터 입출력패드의 공통노드가 상기 데이터 입출력패드에 접속된 데이터 전달라인과 같은 임피던스를 같게 하기 위한 온다이 터미네이션회로를 구비하며, 상기 온다이 터미네이션회로는 전원전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제1 스위치와 제1 저항을 구비하는 풀업저항부; 접지전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제2 스위치와 제2 저항을 구비하는 풀다운저항부; 및 온다이 터미네이션 신호에 응답하여 상기 제1 스위치와 상기 제2 스위치가 실질적으로 같은 타이밍에 턴온되도록 상기 제1스위치와 상기 제2스위치를 제어하는 온다이 터미네이션 제어부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 데이터 입출력패드(DQ pad)와, 데이터 입출력패드(DQ pad)를 통해 전달되는 입력데이터(Din)를 메모리 코어영역(400)으로 전달하기 위한 데이터 입력버퍼(300)와, 메모리 코어영역(400)에서 전달되는 출력데이터(Dout)를 데이터 입출력패드(DQ pad)를 통해 외부로 출력하기 위한 데이터 출력버퍼(200)와, 데이터 입력버퍼(300)와 데이터 입출력패드(DQ pad)의 공통노드(A)가 가지는 임피던스가 데이터 입출력패드(DQ pad)에 접속된 데이터 전달라인과 같은 임피던스를 같기 하기 위한 온다이 터미네이션회로(100)를 구비한다.
온다이 터미네이션회로(100)는 전원전압 공급단(VDD)과 데이터 입출력패드(DQ pad)를 연결하기 위한 스위치용 피모스트랜지스터(MP2)와 저항(R4,R5)을 구비하는 풀업저항부(120)와, 접지전압 공급단(VDD)과 데이터 입출력패드(DQ pad)를 연결하기 위한 스위치용 앤모스트랜지스터(MN2)와, 저항(R6,R7)을 구비하는 풀다운저항부(130)를 구비하며, 스위치용 피모스트랜지스터(MP2)와 스위치용 앤모스트랜지스터(MN2)가 실질적으로 같은 타이밍에 턴온되도록 제어하는 온다이 터미네이션 제어부(110)를 구비한다.
온다이 터미네이션 제어부(110)는 크로스커플드 래치를 구비하여, 스위치용 피모스트랜지스터(MP2)와 스위치용 앤모스트랜지스터(MN2)가 실질적으로 같은 타이 밍에 턴온되도록 한다.
온다이 터미네이션 제어부(110)는 온다이 터미네이션 신호(ODT_signal)를 입력받는 인버터(I2)와, 일측으로 온다이 터미네이션 신호(ODT_signal)와, 인버터(I1)의 출력을 각각 입력받으며 타측으로는 서로의 출력을 크로스 커플된 형태로 각각 입력받는 낸드게이트(ND1,ND2)를 구비하고, 낸드게이트(ND1,ND2)의 출력으로 스위치용 피모스트랜지스터(MP2)와 스위치용 앤모스트랜지스터(MN2)를 각각 턴온시키게 된다.
풀업저항부(120)는 전원전압 공급단(VDD)에 일측이 접속되며, 낸드게이트(ND1)의 출력을 게이트로 입력받는 스위칭용 피모스트랜지스터(MP2)와, 피모스트랜지스터(MP2)의 타측과 데이터 입출력패드(DQ pad)사이에 직렬연결된 저항(R5,R6)을 구비한다.
풀다운저항부(130)는 접지전압 공급단(VSS)에 일측이 접속되며, 낸드게이트(ND2)의 출력을 게이트로 입력받는 스위치용 앤모스트랜지스터(MN2)와, 앤모스트랜지스터(MN2)의 타측과 데이터 입출력패드(DQ pad)사이에 직렬연결된 저항(R7,R8)을 구비한다.
이하, 도3을 참조하여 본 발명의 반도체 메모리 장치에 구비되는 온다이 터미네이션회로의 동작을 살펴본다.
메모리 코어영역(400)에서 전달되는 데이터가 출력버퍼(200)를 통해 데이터 입출력 패드(DQ pad)로 출력될 때에는 온다이 터미네이션 신호(ODT_signal)는 로우레벨의 비활성화 상태로 입력되어 모스트랜지스터(MP2,MN2)는 턴온상태를 유지한 다.
이어서 데이터 입출력 패드(DQ pad)에서 입력버퍼(300)로 데이터가 입력될 때에는 온다이 터미네이션 신호(ODT_signal)가 하이레벨의 활성화상태를 유지하게 된다. 따라서 낸드게이트(ND1)는 로우레벨의 신호가 출력되고, 낸드게이트(ND2)는 하이레벨의 신호가 출력되어 모스트랜지스터(MP1, MN1)가 모두 턴온된다.
따라서 노드(A)에는 1/2VDD 전압이 인가되고, 온다이 터미네이션회로(100)의 전원전압(VDD)과 접지전압사이의 구비되는 모든 저항의 1/2에 해당되는 임피던스가 인가된다. 이 때 노드(A)인가되는 임피던스는 데이터 입출력패드(DQ pad)에 접속된 데이터 전달라인의 임피던스와 같은 값을 가지게 된다.
데이터가 연속적으로 데이터 입출력패드를 통해 입력버퍼로 입력될 때에 필연적으로 생기는 반사신호는 데이터 입출력패드에 접속된 데이터 전달라인으로 반송되지 않고, 온다이 터미네이션회로(120)를 통해 반송된다. 따라서 이전 데이터 신호에 의해 생기는 반사신호에 영향을 받지 않고 다음 데이터신호가 데이터 입력버퍼(300)로 입력될 수 있는 것이다.
또한, 본 실시예에 따른 온다이 터미네이션 회로의 온다이 터미네이션 제어부(110)는 낸드타입의 크로스커플드 래치를 구비하여, 풀업저항부(120)의 스위치용 피모스트랜지스터(MP2)와 풀다운저항부(130)의 스위치용 앤모스트랜지스터(MN2)가 실질적으로 동시에 턴온이 된다. 따라서 풀업저항부(120)와 풀다운저항부(130)가 실질적으로 동시에 동작하게 되는 것이다.
또한, 온다이 터미네이션 신호가 하이레벨의 활성화상태에서 로우레벨의 비 활성화상태로 입력될 때에도, 온다이 터미네이션 제어부(110)의 낸드게이트(ND1,ND2)의 출력은 실질적으로 같은 타이밍에 변하기 때문에, 온다이 터미네이션회로의 풀업저항부(120)와 풀다운저항부(130)가 비활성화 될 때에도 실질적으로 동시에 비활성화된다.
따라서 본 실시예에 따른 반도체 메모리 장치는 풀업저항부(120)와 풀다운저항부(130)가 실질적으로 동시에 턴온/턴오프됨으로서, 종래기술에 의해 제기되었던 문제점인 노드(A)에 생겼던 스위칭 노이즈가 제거된다. 온다이 터미네이션 회로(100)의 온/오프 동작시 발생하는 스위칭 노이즈가 제거됨으로서, 데이터 입출력패드(DQ pad)를 통해 입력되는 데이터가 보다 안정적으로 입력버퍼로 입력될 수 있게 되는 것이다.
도4는 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치에 구비되는 온다이 터미네이션 회로를 나타내는 회로도이다.
도4에 도시된 온다이 터미네이션 회로는 도3에 도시된 온다이 터미네이션 회로와 같은 구성을 가지나, 다만, 온다이 터미네이션 제어부를 구성하는 크로스커플드 래치가 노어게이트(NOR1,NOR2)로 구성되어 있다.
전체적인 동작은 도3에 도시된 온다이 터미네이션 회로와 같으므로 자세한 설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
본 발명의 반도체 메모리 장치에 구비되는 온다이 터미네이션 회로는 구비된 두 스위치의 동작을 실질적으로 동기화시켜, 온다이 터미네이션 회로의 온/오프시 발생되었던 스위칭 노이즈를 크게 줄일 수 있다. 이로 인하여, 온다이 터미네이션 회로가 접속된 채널을 통해 입력되는 입력데이터를 안정적으로 입력받아 메모리 코어영역으로 전달할 수 있게 되었다.

Claims (10)

  1. 데이터 입출력패드;
    상기 데이터 입출력패드를 통해 전달되는 입력데이터를 메모리 코어영역으로 전달하기 위한 데이터 입력버퍼;
    상기 메모리 코어영역에서 전달되는 출력데이터를 상기 데이터 입출력패드를 통해 외부로 출력하기 위한 데이터 출력버퍼; 및
    상기 데이터 입력버퍼와 상기 데이터 입출력패드의 공통노드가 상기 데이터 입출력패드에 접속된 데이터 전달라인과 같은 임피던스를 같게 하기 위한 온다이 터미네이션회로를 구비하며,
    상기 온다이 터미네이션회로는
    전원전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제1 스위치와 제1 저항을 구비하는 풀업저항부;
    접지전압 공급단과 상기 데이터 입출력패드를 연결하기 위한 제2 스위치와 제2 저항을 구비하는 풀다운저항부; 및
    온다이 터미네이션 신호에 응답하여 상기 제1 스위치와 상기 제2 스위치가 실질적으로 같은 타이밍에 턴온되도록 상기 제1스위치와 상기 제2스위치를 제어하는 온다이 터미네이션 제어부를 구비하는 반도체 메모리 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 온다이 터미네이션 제어부는
    상기 온다이 터미네이션 신호를 입력받는 인버터; 및
    일측으로 상기 온다이 터미네이션 신호와, 인버터의 출력을 각각 입력받으며 타측으로는 서로의 출력을 크로스 커플된 형태로 각각 입력받는 제1 및 제2 낸드게이트를 구비하여, 상기 제1 및 제2 낸드게이트의 출력으로 상기 제1 및 제2 스위치를 각각 턴온시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 온다이 터미네이션 제어부는
    온다이 터미네이션 신호를 입력받는 인버터; 및
    일측으로 상기 온다이 터미네이션 신호와, 인버터의 출력을 각각 입력받으며 타측으로는 서로의 출력을 크로스 커플된 형태로 각각 입력받는 제1 및 제2 노어게이트를 구비하여, 상기 제1 및 제2 낸드게이트의 출력으로 상기 제1 및 제2 스위치 를 각각 턴온시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 풀업저항부는
    상기 전원전압 공급단에 일측이 접속되며, 상기 제1 낸드게이트의 출력을 게이트로 입력받는 피모스트랜지스터; 및
    상기 피모스트랜지스터의 타측과 상기 데이터 입출력패드사이에 직렬연결된 제1 및 제2 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 풀다운저항부는
    상기 접지전압 공급단에 일측이 접속되며, 상기 제2 낸드게이트의 출력을 게이트로 입력받는 앤모스트랜지스터; 및
    상기 앤모스트랜지스터의 타측과 상기 데이터 입출력패드사이에 직렬연결된 제3 및 제4 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제1 스위치와 제2 스위치는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 4 항에 있어서,
    상기 풀업저항부는
    상기 전원전압 공급단에 일측이 접속되며, 상기 제1 노어게이트의 출력을 게이트로 입력받는 피모스트랜지스터; 및
    상기 피모스트랜지스터의 타측과 상기 데이터 입출력패드 사이에 직렬연결된 제1 및 제2 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 풀다운저항부는
    상기 접지전압 공급단에 일측이 접속되며, 상기 제2 노어게이트의 출력을 게이트로 입력받는 앤모스트랜지스터; 및
    상기 앤모스트랜지스터의 타측과 상기 데이터 입출력패드 사이에 직렬연결된 제3 및 제4 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제1 스위치와 제2 스위치는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020040031970A 2004-05-06 2004-05-06 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치 KR100605601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031970A KR100605601B1 (ko) 2004-05-06 2004-05-06 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040031970A KR100605601B1 (ko) 2004-05-06 2004-05-06 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
TW093139633A TWI295469B (en) 2004-05-06 2004-12-20 Semiconductor memory device with on-die termination circuit
US11/020,732 US7154295B2 (en) 2004-05-06 2004-12-21 Semiconductor memory device with on-die termination circuit
CNB2005100087487A CN100477212C (zh) 2004-05-06 2005-02-25 具有芯片上终结电路的半导体存储器件

Publications (2)

Publication Number Publication Date
KR20050106907A KR20050106907A (ko) 2005-11-11
KR100605601B1 true KR100605601B1 (ko) 2006-07-31

Family

ID=35238905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031970A KR100605601B1 (ko) 2004-05-06 2004-05-06 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US7154295B2 (ko)
KR (1) KR100605601B1 (ko)
CN (1) CN100477212C (ko)
TW (1) TWI295469B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582358B1 (ko) * 2003-12-29 2006-05-22 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션 구동 회로 및 방법
DE102004042173B4 (de) * 2004-08-31 2008-12-18 Qimonda Ag DQS-Signalling in DDR-III-Speichersystemen ohne Präambel
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100780949B1 (ko) * 2006-03-21 2007-12-03 삼성전자주식회사 데이터 독출 모드에서 odt 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 odt 회로의상태 테스트 방법
KR100870427B1 (ko) * 2006-08-24 2008-11-26 주식회사 하이닉스반도체 온 다이 터미네이션 장치.
US7692446B2 (en) 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
KR100807118B1 (ko) * 2007-01-03 2008-02-26 주식회사 하이닉스반도체 반도체 메모리 소자
US7595657B2 (en) * 2007-05-01 2009-09-29 Sony Corporation Dynamic dual control on-die termination
US10608634B2 (en) 2007-06-08 2020-03-31 Conversant Intellectual Property Management Inc. Dynamic impedance control for input/output buffers
US8045373B2 (en) * 2007-10-02 2011-10-25 Cypress Semiconductor Corporation Method and apparatus for programming memory cell array
TW200921595A (en) * 2007-11-14 2009-05-16 Darfon Electronics Corp Multi-lamp backlight apparatus
US7764082B2 (en) * 2007-11-20 2010-07-27 Montage Technology Group Limited On-die termination circuit
KR100904482B1 (ko) * 2007-12-11 2009-06-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
JP5126355B2 (ja) * 2008-03-31 2013-01-23 富士通株式会社 終端回路、半導体装置、及び電子機器
US7915912B2 (en) * 2008-09-24 2011-03-29 Rambus Inc. Signal lines with internal and external termination
KR100980417B1 (ko) * 2008-12-09 2010-09-07 주식회사 하이닉스반도체 데이터 드라이버
US8063658B2 (en) * 2009-02-12 2011-11-22 Mosaid Technologies Incorporated Termination circuit for on-die termination
US9041439B2 (en) 2013-08-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transmitter having voltage driver and current driver
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US100837A (en) * 1870-03-15 Improved railway-car coupling
US141391A (en) * 1873-07-29 Improvement in stools
US228196A (en) * 1880-06-01 Hose-coupling
US6501293B2 (en) * 1999-11-12 2002-12-31 International Business Machines Corporation Method and apparatus for programmable active termination of input/output devices
US6711027B2 (en) * 2001-07-23 2004-03-23 Intel Corporation Modules having paths of different impedances
US6812734B1 (en) * 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US6571376B1 (en) * 2002-01-03 2003-05-27 Intel Corporation Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation
KR100468728B1 (ko) * 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
KR100448901B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 종결 회로를 갖는 반도체 집적 회로의 레이아웃
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 dc 전류 소모를 최소화할 수 있는 odt 회로와odt 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100506976B1 (ko) * 2003-01-03 2005-08-09 삼성전자주식회사 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
KR100541045B1 (ko) 2003-05-13 2006-01-10 삼성전자주식회사 듀얼 뱅크 시스템, 이 시스템에 사용을 위한 메모리, 및이 메모리의 온 다이 종단 방법
KR100578649B1 (ko) * 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법

Also Published As

Publication number Publication date
CN1694253A (zh) 2005-11-09
TW200537515A (en) 2005-11-16
US20050248362A1 (en) 2005-11-10
US7154295B2 (en) 2006-12-26
TWI295469B (en) 2008-04-01
KR20050106907A (ko) 2005-11-11
CN100477212C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100605601B1 (ko) 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US6809546B2 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
KR100670699B1 (ko) 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100729916B1 (ko) 온 다이 터미네이션 회로
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
US6420913B1 (en) Dynamic termination logic driver with improved impedance control
US7498834B2 (en) Semiconductor memory device
KR100618826B1 (ko) S11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 s11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 s11 파라미터 측정 방법
US6316957B1 (en) Method for a dynamic termination logic driver with improved impedance control
JP2004310981A (ja) オンチップdc電流消耗を最小化できるodt回路とodt方法及びそれを具備するメモリ装置を採用するメモリシステム
JP2006174488A (ja) 低電圧差動信号ドライバ
US6297677B1 (en) Method for a dynamic termination logic driver with improved slew rate control
US8476937B2 (en) Input buffer circuit capable of adjusting variation in skew
US6294924B1 (en) Dynamic termination logic driver with improved slew rate control
KR100223675B1 (ko) 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
KR20050022836A (ko) 반도체 장치의 온 다이 터미네이션 회로 및 방법
JP2007097137A (ja) オンダイターミネーション制御装置
KR100363094B1 (ko) 전력소모 및 면적을 최소화할 수 있는 출력드라이버
KR100991386B1 (ko) 배타적 논리합 회로
KR100298433B1 (ko) 반도체메모리장치의인터페이스
KR20100088288A (ko) Odt 신호와 클럭 신호가 신호라인을 공유하는 반도체 메모리 장치
KR100564562B1 (ko) 오픈 드레인 방식의 출력단을 구동하는 출력 드라이버
KR100205094B1 (ko) 반도체 소자의 출력버퍼 회로
KR100253405B1 (ko) 센스앰프 출력조정회로
KR100583101B1 (ko) 반도체 메모리 장치의 출력 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 14