KR101138834B1 - 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법 - Google Patents

Abstract

터미네이션 임피던스 값을 결정하기 위한 임피던스 코드를 생성하는 임피던스 코드 생성회로가 개시된다. 임피던스 코드 생성회로는, 캘리브래이션 노드의 전압과 기준전압을 비교하여 제1풀업 임피던스 코드를 생성하는 풀업 코드 생성부; 셋팅 값과 상기 제1풀업 임피던스 코드를 연산하여 제2풀업 임피던스 코드를 생성하는 코드 변경부; 및 상기 제2풀업 임피던스 코드를 기준으로 풀다운 임피던스 코드를 생성하는 풀다운 코드 생성부를 포함한다.

Description

임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법{INPEDANCE CODE GENERATION CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING THE SAME, METHOD FOR SETTING TERMINATION IMPEDANCE}

본 발명은 반도체 장치의 임피던스 매칭을 위한 임피던스 코드를 생성하는 임피던스 코드 생성회로에 관한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing)폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedancd mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생한다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션이 행해지고, 수신측에서는 상기 입력패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압, 온도) 조건이 변함에 따라 변화하는 임피던스 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 임피던스 코드를 이용하여 터미네이션 임피던스 값을 조절하게 된다. 일반적으로 캘리브래이션의 기준이 되는 외부저항이 연결되는 패드를 ZQ패드(ZQ PAD)라 하는데, 이러한 이유로 ZQ캘리브래이션이라는 용어가 주로 사용된다.

이하, 임피던스 코드를 생성하는 임피던스 코드 생성회로, 생성된 임피던스 코드를 이용해 입/출력 노드를 터미네이션하는 터미네이션 회로에 대해 알아보기로 한다.

도 1은 종래의 임피던스 코드 생성회로의 구성도이다.

도면에 도시된 바와 같이, 종래의 캘리브래이션 회로는, 풀업 레퍼런스 임피던스부(110), 더미 레퍼런스 임피던스부(120), 풀다운 레퍼런스 임피던스부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 구성된다.

그 동작을 보면, 비교기(103)는 캘리브래이션 패드(ZQ PAD)에 연결된 외부저항(101, 이하 240Ω이라고 가정함)과 풀업 레퍼런스 임피던스부(110)의 전압분배에 의해 생성되는 캘리브래이션 노드(ZQ)의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 1/2VDDQ로 설정됨)을 비교하여 업/다운 신호(UP/DOWN)를 생성한다.

카운터(105)는 업/다운 신호(UP/DOWN)를 받아서 풀업 임피던스 코드(PCODE<0:N>)를 생성하는데, 생성된 풀업 임피던스 코드(PCODE<0:N>)는 풀업 레퍼런스 임피던스부(110) 내의 병렬 저항들(각각의 임피던스 값은 binary weight에 맞게 설계됨)을 온/오프하여 임피던스부(110)의 전체 임피던스 값을 조절한다. 조절된 풀업 레퍼런스 임피던스부(110)의 임피던스 값은 다시 ZQ노드의 전압에 영향을 주고, 상기한 바와 같은 동작이 반복된다. 결과적으로, 풀업 레퍼런스 임피던스부(110)의 전체 임피던스 값이 외부저항(101)의 임피던스 값과 같아질 때까지 풀업 임피던스 조정코드(PCODE<0:N>)는 카운팅된다(풀업 캘리브래이션).

상술한 풀업 캘리브래이션 동작에 의해 생성되는 풀업 임피던스 코드(PCODE<0:N>)는 제2풀업 레퍼런스 임피던스부(120)에 입력되어 제2풀업 레퍼런스 임피던스부(120)의 전체 임피던스 값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 카운터(106)를 사용하여 A노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 레퍼런스 임피던스부(130)의 전체임피던스 값이 제2풀업 레퍼런스 임피던스부(120)의 전체임피던스 값과 같아지도록 캘리브래이션 된다(풀다운 캘리브래이션).

상술한 ZQ캘리브래이션 동작의 결과로 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)는, 터미네이션 회로(도 2)로 입력되어 터미네이션 임피던스 값을 조절하게 된다.

도 2는 종래의 터미네이션 회로의 구성도이다.

터미네이션 회로란, 도 1과 같은 임피던스 코드 생성회로에서 생성된 임피던스 조정코드(PCODE<0:N>, NCODE<0:N>)를 전달받아 인터페이스 패드(INTERFACE PAD)를 터미네이션하는 회로를 말한다.

터미네이션 회로는 풀업 터미네이션부(210)와 풀다운 터미네이션부(220)를 포함하여 구성된다. 터미네이션 스킴(termination scheme)에 따라서 터미네이션 회로는 풀업 터미네이션부(210)만을 또는 풀다운 터미네이션부(220)만을 포함하여 구성될 수도 있다.

풀업 터미네이션부(210)는 풀업 레퍼런스 임피던스부(110)와 비슷하게 설계되고, 동일한 풀업 임피던스 코드(PCODE<0:N>)를 입력받는다. 따라서 풀업 터미네이션부(210)의 임피던스 값은 풀업 레퍼런스 임피던스부(110)와 동일한 성향을 갖는다. 풀업 터미네이션부(210)가 풀업 레퍼런스 임피던스부(110)와 동일한 임피던스값(240Ω)을 가질 수도 있으나, 스케일링(scaling)에 의해 120Ω 또는 60Ω 등의 임피던스 값을 갖도록 조절될 수도 있다. 풀업 터미네이션 활성화 신호(PU_EN)는 풀업 터미네이션부(210)를 온/오프시키기 위한 신호이다. 즉, 풀업 터미네이션부(210)의 온/오프 여부는 풀업 터미네이션 활성화 신호(PU_EN)에 의해 결정되고, 턴온시 풀업 터미네이션부(210)가 어떠한 임피던스 값을 가질지는 풀업 임피던스 코드(PCODE<0:N>)에 의해 결정된다.

풀다운 터미네이션부(220)는 풀다운 레퍼런스 임피던스부(130)와 비슷하게 설계되고, 동일한 풀다운 임피던스 코드(NCODE<0:N>)를 입력받는다. 따라서 풀다운 터미네이션부(220)의 임피던스 값은 풀다운 레퍼런스 임피던스부(130)와 동일한 성향을 갖는다. 풀다운 터미네이션부(220)가 풀다운 레퍼런스 임피던스부(130)와 동일한 임피던스 값(240Ω)을 가질 수도 있으나, 스케일링에 의해 120Ω 또는 60Ω 등의 임피던스 값을 갖도록 조절될 수도 있다. 풀다운 터미네이션 활성화 신호(PD_EN)는 풀다운 터미네이션부(220)를 온/오프시키기 위한 신호이다. 즉, 풀다운 터미네이션부(220)의 온/오프 여부는 풀다운 터미네이션 활성화 신호(PD_EN)에 의해 결정되고, 턴온시 풀다운 터미네이션부(220)가 어떠한 임피던스 값을 가질지는 풀다운 임피던스 코드(NCODE<0:N>)에 의해 결정된다.

터미네이션 회로(도 2)는 반도체 장치 등에서 데이터를 출력하는 출력드라이버(output driver)가 될 수 있다. 풀업 터미네이션 활성화 신호(PU_EN)가 활성화되어 풀업 터미네이션부(210)가 인터페이스 패드(INTERFACE PAD, 이 경우에는 DQ패드)를 풀업 터미네이션하면 인터페이스 패드(INTERFACE PAD)를 통해서는 '하이'데이터가 출력되고, 풀다운 터미네이션 활성화 신호(PD_EN)가 활성화되어 풀다운 터미네이션부(220)가 인터페이스 패드(INTERFACE PAD)를 풀다운 터미네이션하면 인터페이스 패드(INTERFACE PAD)를 통해 '로우'데이터가 출력될 것이다.

임피던스 코드 생성회로(도 1)의 캘리브래이션 동작 결과 임피던스 코드(PCDOE<0:N>, NCODE<0:N>)가 생성되고, 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)가 터미네이션 회로(도 2)에 입력되면 터미네이션 회로(도 2)는 본래 목표한 임피던스 값을 가지고 반도체 장치 외부의 회로와 임피던스 매칭(impedance matching)되어야 한다. 그런데, 실제로는 터미네이션 회로(도 2)의 임피던스 값이 본래 목표한 임피던스 값보다 크거나 작게 되는 경우가 많이 발생한다.

이러한 문제는 임피던스 코드 생성회로(도 1)에 오차가 있어서 임피던스 코드(PCODE<0:N>, NCODE<0:N>)가 잘못 생성되었거나, 임피던스 코드(PCODE<0:N>, NCODE<0:N>)는 제대로 생성되었지만, 터미네이션 회로의 터미네이션부와 임피던스 코드 생성회로 내의 레퍼런스 임피던스부 사이에 레이아웃 상의 차이 등이 발생하여 생기는 등 여러 요인에 의해 발생한다. 이러한 요인을 완벽히 제거하는 것은 불가능하므로, 임피던스 코드값 또는 이에 의한 터미네이션 회로의 임피던스 값을 조절할 수 있는 방법이 필요하다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 간단한 방법으로 임피던스 값의 보정을 위한 정확한 셋팅 값을 찾고, 셋팅 값을 이용하여 정확히 임피던스 값을 보정 가능하게 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 임피던스 코드 생성회로는, 캘리브래이션 노드의 전압과 기준전압을 비교하여 제1풀업 임피던스 코드를 생성하는 풀업 코드 생성부; 셋팅 값과 상기 제1풀업 임피던스 코드를 연산하여 제2풀업 임피던스 코드를 생성하는 코드 변경부; 및 상기 제2풀업 임피던스 코드를 기준으로 풀다운 임피던스 코드를 생성하는 풀다운 코드 생성부를 포함할 수 있다.

상기 코드 변경부는, 상기 제1풀업 임피던스 코드에 상기 셋팅 값을 가산 또는 감산하여 상기 제2풀업 임피던스 코드를 생성하는 것을 특징으로 할 수 있다. 상기 코드 변경부는, 상기 셋팅 값을 저장하는 다수의 퓨즈 회로; 및 상기 제1풀업 임피던스 코드에 상기 셋팅 값을 가산 또는 감산하기 위한 감가산기 회로를 포함하는 것을 특징으로 할 수 있다.

상기 퓨즈 회로는, 테스트 모드 신호가 비활성화되면 퓨즈의 컷팅 여부에 따라 상기 셋팅 값을 출력하고, 상기 테스트 모드 신호가 활성화되면 입력된 신호에 따라 상기 셋팅 값을 출력하는 것을 특징으로 할 수 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치는, 임피던스 코드를 생성하는 임피던스 코드 생성회로; 셋팅 값과 상기 임피던스 코드를 연산하여 변경된 임피던스 코드를 생성하는 코드 변경부; 및 상기 변경된 임피던스 코드에 의해 정해지는 임피던스 값으로 인터페이스 노드를 터미네이션하는 터미네이션 회로를 포함할 수 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 터미네이션 임피던스 값 설정방법은, 임피던스 코드 생성회로에 의해 임피던스 값을 설정하기 위한 임피던스 코드가 생성되는 제1단계; 상기 임피던스 코드에 의해 결정되는 임피던스 값으로 인터페이스 노드가 터미네이션되는 제2단계; 상기 인터페이스 노드의 특성 측정을 통해 임피던스 매칭 여부를 확인하는 제3단계; 상기 제3단계에서 측정된 값을 기초로, 반도체 장치로 셋팅 값을 입력하는 제4단계; 상기 셋팅 값과 상기 임피던스 코드가 연산되어 변경된 임피던스 코드가 생성되는 제5단계; 상기 변경된 임피던스 코드에 의해 결정된 임피던스 값으로 인터페이스 노드가 터미네이션되는 제6단계; 상기 인터페이스 노드의 특성 측정을 통해 임피던스 매칭 여부를 확인하는 제7단계; 및 상기 제7단계에서 측정된 값을 기초로, 셋팅 값을 저장하기 위한 퓨즈회로를 프로그래밍하는 제8단계를 포함할 수 있다.

본 발명에 따르면, 반도체 장치 외부로부터 입력되는 신호 또는 퓨즈 회로에 저장된 값에 따라서 임피던스 코드를 가산 및 감산하는 것이 가능해진다. 따라서 터미네이션 임피던스 값이 목표 값과 다른 경우 이를 용이하게 보정할 수 있다는 장점이 있다.

도 1은 종래의 임피던스 코드 생성회로의 구성도.
도 2는 종래의 터미네이션 회로의 구성도.
도 3은 본 발명의 일실시예에 따른 임피던스 코드 생성회로의 구성도.
도 4는 도 3의 코드 변경부(320)의 일실시예 구성도.
도 5는 퓨즈 회로(411)의 내부 구성도.
도 6은 감가산기 회로(420)의 구성도이며, 도 7은 감가산기 회로(420)를 구성하는 가산기(610, 620, 630, 640)의 내부 도면.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 임피던스 코드 생성회로의 구성도이다.

도 3에 도시된 바와 같이, 임피던스 코드 생성회로는, 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF)을 비교하여 제1풀업 임피던스 코드(PCODE<0:N)를 생성하는 풀업 코드 생성부(310); 셋팅 값(TMC<0:N>)과 제1풀업 임피던스 코드(PCODE<0:N>)를 연산하여 제2풀업 임피던스 코드(NPCODE<0:N>)를 생성하는 코드 변경부(320); 및 제2풀업 임피던스 코드(NPCODE<0:N>)를 기준으로 풀다운 임피던스 코드(NCODE<0:N>)를 생성하는 풀다운 코드 생성부(330)를 포함한다.

풀업 코드 생성부(310)는 임피던스 코드 생성회로에서 풀업 임피던스 코드(PCODE<0:N>)를 생성하는 부분으로, 종래와 동일하게 비교기(311), 카운터(312), 제1풀업 레퍼런스 임피던스부(313)를 포함하여 구성된다. 풀업 코드 생성부(310)는 비교기(311)를 통해 캘리브래이션 노드(ZQ)와 기준전압(VREF)을 비교하고, 그 결과를 카운팅하여 풀업 임피던스 코드(PCODE<0:N>)를 생성한다.

코드 변경부(320)는 본 발명에 새롭게 추가된 부분으로, 셋팅 값과 제1풀업 임피던스 코드(PCODE<0:N>)를 연산하여 제2풀업 임피던스 코드(NPCODE<0:N>)를 생성한다. 여기서 셋팅 값은 외부로부터 입력된 값 또는 코드 변경부(320) 내부에 저장된 값을 의미한다. 연산이란 제1풀업 임피던스 코드(PCODE<0:N>)에 셋팅 값을 가산하거나, 제1풀업 임피던스 코드(PCODE<0:N>)로부터 셋팅 값을 감산한다는 것을 의미한다. 즉, 제2풀업 임피던스 코드(NPCODE<0:N>)는 제1풀업 임피던스 코드(PCODE<0:N>) + 셋팅 값, 또는 제1풀업 임피던스 코드(PCODE<0:N>) - 셋팅 값이 된다. 셋팅값에 따라서 풀업 임피던스 코드값이 제1풀업 임피던스 코드(PCODE<0:N>)에서 제2풀업 임피던스 코드(NPCODE<0:N>)로 변경되는 것이다. 셋팅 값은 터미네이션 회로(도 2)가 가져야 하는 임피던스의 목표 값과 실제 터미네이션 임피던스 값과의 차이를 보정하기 위한 값이다.

풀다운 코드 생성부(330)는 임피던스 코드 생성회로에서 풀다운 임피던스 코드(NCODE<0:N>)를 생성하는 부분으로, 종래와 동일하게 비교기(331), 카운터(332), 제2풀업 레퍼런스 임피던스부(333), 풀다운 레퍼런스 임피던스부(334)를 포함하여 구성된다. 풀다운 코드 생성부(330)는 비교기(331)를 통해 노드(A)와 기준전압(VREF)을 비교하고, 그 결과를 카운팅하여 풀다운 임피던스 코드(NCODE<0:N>)를 생성한다. 종래에는 제2풀업 레퍼런스 임피던스부(도 1의 120)에 제1풀업 임피던스 코드(PCODE<0:N>)가 입력되었기에 풀다운 임피던스 코드(NCODE<0:N>)가 제1풀업 임피던스 코드(PCODE<0:N>)에 기초하여 생성되었다. 그러나 본 발명에서는 제2풀업 레퍼런스 임피던스부(331)에 제2풀업 임피던스 코드(NPCODE<0:N>)가 입력되기에 풀다운 임피던스 코드(NCODE<0:N>)는 제2풀업 임피던스 코드(NPCODE<0:N>)에 기초하여 생성된다. 따라서, 풀다운 코드 생성부(330)가 생성하는 풀다운 임피던스 코드(NCODE<0:N>)는 셋팅 값이 반영된 코드가 된다.

도 4는 도 3의 코드 변경부(320)의 일실시예 구성도이다.

도 4에 도시된 바와 같이, 코드 변경부(320)는 셋팅 값(FC<0:N+1>)을 저장하는 다수의 퓨즈 회로(411~414); 및 제1풀업 임피던스 코드(PCODE<0:N>)에 셋팅 값(FC<0:N>)을 가산 또는 감산하기 위한 감가산기 회로(420)를 포함하여 구성된다.

퓨즈 회로(411~414)는 테스트 모드 신호(TM_EN)가 비활성화되면 퓨즈 회로(411~414) 내부 퓨즈의 컷팅 여부에 따라 셋팅 값(FC<0:N+1>)을 출력하고, 테스트 모드 신호(TM_EN)가 활성화되면 외부로부터 입력된 값(TMC<0:N+1>)을 그대로 셋팅 값(FC<0:N+1>)으로 출력한다.

감가산기 회로(420)는 제1풀업 임피던스 코드(PCODE<0:N>)에 셋팅 값(FC<0:N>)을 가산하거나 감산한다. 가산 또는 감산의 여부는 셋팅 값(FC<N+1>)에 따라 결정된다. 감가산기 회로(420)는 셋팅 값(FC<N+1>)이 '0'이면 가산기로 동작하여 제1풀업 임피던스 코드(PCODE<0:N>)에 셋팅 값(FC<0:N>)을 더해 제2풀업 임피던스 코드(NPCODE<0:N>)를 출력하고, 셋팅 값(FC<N+1>)이 '1'이면 감산기로 동작하여 제1풀업 임피던스 코드(PCODE<0:N>)로부터 셋팅 값(FC<N>)을 빼서 제2풀업 임피던스 코드(NPCODE<0:N>)를 출력한다.

이와 같이, 코드 변경부(320)는 제1풀업 임피던스 코드(PCODE<0:N>)에 셋팅 값(FC<0:N>)을 가산하거나 감산하여 제2풀업 임피던스 코드(NPCODE<0:N>), 즉 변경된 임피던스 코드를 생성한다. 셋팅 값(FC<0:N>)은 앞서 설명한 바와 같이, 외부에서 입력되는 값일 수도 있으며 퓨즈 회로(411~414) 내부에 저장된 값일 수도 있다.

도 5는 퓨즈 회로(411)의 내부 구성도이다.

도 5에 도시된 바와 같이, 퓨즈회로(411)는 퓨즈(501), 트랜지스터(502~505), 인버터(506), 앤드게이트(507), 오아게이트(508)를 포함하여 구성된다. 그 동작을 보면 테스트 모드 신호(TM_EN)가 '하이'로 활성화된 상태에서는 외부에서 입력되는 신호(TMC<0>)에 의해 출력신호(FC<0>)의 논리값이 결정되고(이 경우 퓨즈(501)는 컷팅되지 않았다고 가정), 테스트 모드 신호(TM_EN)가 '로우'로 비활성화된 상태에서는 퓨즈(501)의 컷팅 여부에 의해 출력신호(FC<0>)의 논리값이 결정된다. 파워업 신호(PUPB)는 파워업구간 동안에 '로우' 레벨을 유지하다가 파워업 구간이 지나면 '하이' 레벨을 가지는 신호이다.

도 5에 도시되지 않은 퓨즈회로(412~414)도 퓨즈회로(411)와 동일하게 구성될 수 있다.

도 6은 감가산기 회로(420)의 구성도이며, 도 7은 감가산기 회로(420)를 구성하는 가산기(610, 620, 630, 640)의 내부 도면이다.

가산기(610, 620, 630, 640)는 도 7과 같이 구성된다. IN1, IN2는 입력단자, CI는 캐리(carry)값이 입력되는 단자이며, S는 출력단자, CO는 캐리 값이 출력되는 단자이다. 이의 동작은 표 1의 진리표와 같다.

CI	IN1	IN2	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

가산기(610, 620, 630, 640)의 내부 구성은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 모두가 알고 있으므로, 이에 대한 더 이상의 설명은 생략하기로 한다.

도 6을 참조하면, 감가산기 회로(420)는 다수의 가산기(610, 620, 630, 640)와 XOR게이트(611, 621, 631, 641)를 포함하여 구성된다. 셋팅 값(FC<N+1>)이 '0'이면 감가산기 회로(420)는 제1풀업 임피던스 코드(PCODE<0:N>)와 셋팅 값(FC<0:N>)을 더하는 연산을 하여 제2풀업 임피던스 코드(NPCODE<0:N>)로 출력한다. 셋팅 값(FC<N+1>)이 '1'이면 가산기(610, 620, 630, 640)의 IN1 단자로는 셋팅 값(FC<0:N>)의 보수(반전된 수)가 입력되고 그 결과 제1풀업 임피던스 코드(PCODE<0:N>)로부터 셋팅 값(FC<0:N>)을 뺀 값이 제2풀업 임피던스 코드(NPCODE<0:N>)로 출력된다.

도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 구성도이다.

도 3의 실시예에서는 임피던스 코드 생성회로 내에 코드 변경부(320)가 구비되는 경우를 도시하였는데, 도 8의 실시예에서는 코드 변경부(820)가 임피던스 코드 생성회로(810) 외부에 구비되는 경우를 도시한다.

도 8에 도시된 바와 같이, 반도체 장치는, 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 생성하는 임피던스 코드 생성회로(810); 셋팅 값(TMCP<0:N+1>, TMCN<0:N+1>)과 임피던스 코드를 연산하여 변경된 임피던스 코드(NPCODE<0:N+1>, NNPCODE<0:N>)를 생성하는 코드 변경부(820); 및 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)에 의해 정해지는 임피던스 값으로 인터페이스 노드(INTERFACE PAD에 연결된 노드를 의미함)를 터미네이션하는 터미네이션 회로(830)를 포함한다.

임피던스 코드 생성회로(810)는 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 생성한다. 임피던스 코드 생성회로(810)는 도 1과 같이 구성될 수도 있으며, 임피던스 코드(PCODE<0:N>, NCODE<0:N>)를 생성하기 위한 구성만 갖추면 되므로, 여러 변형이 가능하다.

코드 변경부(820)는 임피던스 코드 생성회로(810)에서 생성된 코드(PCODE<0:N>, NCODE<0:N>)와 셋팅 값을 연산하여 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)를 생성한다. 셋팅 값은 외부에서 입력된 신호(TMCP<0:N+1>, TMCN<0:N+1>)에 의해 결정될 수도 있으며, 코드 변경부(820) 내부에 저장된 값에 따라 결정될 수도 있다. 셋팅 값은 코드(PCODE<0:N>)의 변경을 위한 값과 코드(NCODE<0:N>)의 변경을 위한 값이 별도로 존재할 수 있다.

코드 변경부(820)는 도 4에 도시된 코드 변경부(320)와 동일하게 구성될 수 있다. 물론, 도 4에 도시된 코드 변경부(320)는 하나의 코드(PCODE<0:N>)를 변경하는 구성을 갖고, 도 8의 코드 변경부는 2개의 코드(PCODE<0:N>, NCODE<0:N>)를 변경하는 구성을 갖으므로, 도 8의 코드 변경부(820)는 도 4의 코드 변경부(320) 2개를 합한 구성이 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 이러한 변경은 용이하게 할 수 있으므로, 더 이상의 자세한 설명은 생략하기로 한다.

터미네이션 회로(830)는 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)에 의해 정해지는 값으로 인터페이스 노드(INTERFACE PAD)를 터미네이션한다. 이러한 터미네이션 회로(830)는 임피던스 코드(PCODE<0:N>, NCODE<0:N>) 대신에 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)를 입력받는다는 점만이 다를 뿐 종래의 터미네이션 회로(도 2)와 동일하게 구성될 수 있다.

도 8에 따르면 임피던스 코드 생성회로(810)에서 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)가 코드 변경부(820)에 의해 알맞은 값으로 보정되고, 그 결과 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)가 터미네이션 회로(830)에 입력되어 터미네이션 회로(830)의 임피던스 값을 결정한다. 따라서 정확한 값으로 임피던스를 매칭시키는 것이 가능해진다.

도 8에서는 2개의 임피던스 코드(PCODE<0:N>, NCODE<0:N>)가 사용되는 예를 도시하였지만, 반도체 장치가 하나의 임피던스 코드(PCODE<0:N> 또는 NCODE<0:N>)만을 사용하는 경우도 있을 수 있다. 반도체 장치의 터미네이션 스킴에 따라서 인터페이스 노드(INTERFACE PAD)를 풀업 방향으로만 또는 풀다운 방향으로만 터미네이션하는 경우도 있기 때문이다. 따라서 임피던스 코드 생성회로(810)가 하나의 임피던스 코드(PCODE<0:N> 또는 NCODE<0:N>)만을 생성하고, 코드 변경부(820)도 하나의 임피던스 코드(PCODE<0:N> 또는 NCODE<0:N>)의 코드값을 변경하고, 터미네이션 회로(830)도 하나의 변경된 임피던스 코드(NPCODE<0:N> 또는 NNCODE<0:N>)만을 입력받아 풀업 또는 풀다운 중 한 방향으로 인터페이스 노드(INTERFACE PAD)를 터미네이션하도록 구성될 수 있다.

이상에서는 본 발명에 따른 임피던스 코드 생성회로 및 반도체 장치의 구성에 대해 알아보았다. 이하에서는 상기와 같은 구성을 이용하여 효과적으로 터미네이션 임피던스 값을 설정하는 방법에 대해 알아보기로 한다.

먼저, 아무런 셋팅 값이 설정되지 않은 상태에서 임피던스 코드 생성회로(810)에 의해 임피던스 코드(PCODE<0:N>, NCODE<0:N>)가 생성되고, 생성된 임피던스 코드(PCODE<0:N>, NCODE<0:N>)에 의해 터미네이션 회로(830)가 인터페이스 노드(INTERFACE PAD)를 터미네이션한다. 이 상태에서 인터페이스 노드(INTERFACE PAD)의 특성 측정을 통해 현재 임피던스 매칭이 제대로 되고 있는지를 확인하고, 본래 목표한 터미네이션 임피던스 값과 현재의 터미네이션 임피던스 값의 차이를 확인한다.

측정된 인터페이스 노드(INTERFACE PAD)의 특성에 따라 외부로부터 반도체 장치로 셋팅 값(TMCP<0:N+1>, TMCN<0:N+1>)이 입력된다. 이제 터미네이션 회로(830)로 입력되는 임피던스 코드는 기존의 코드(PCODE<0:N>, NCODE<0:N>)가 아닌 셋팅 값(TMCP<0:N+1>, TMCN<0:N+1>)에 따라 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)가 된다. 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)에 의해 정해지는 임피던스 값에 따라 터미네이션 회로(830)가 인터페이스 노드(INTERFACE PAD)를 터미네이션하면, 다시 인터페이스 노드(INTERFACE PAD)의 특성을 측정한다. 측정 결과 인터페이스 노드(INTERFACE PAD)의 임피던스 매칭이 제대로 되고 있다면, 반도체장치 외부로부터 입력된 셋팅(TMCP<0:N+1>, TMCN<0:N+1>) 값이 맞는 값이라는 결론이 얻어진다. 따라서 외부로부터 입력된 셋팅 값(TMCP<0:N+1>, TMCN<0:N+1>)과 동일한 값을 코드 변경회로(820) 내의 퓨즈회로에 프로그래밍한다. 퓨즈회로가 프로그래밍되면 셋팅 값이 저장되며 이후부터는 외부로부터 셋팅 값(TMCP<0:N+1>, TMCN<0:N+1>)을 입력해주지 않더라도 자동으로 터미네이션 회로(830)에는 변경된 임피던스 코드(NPCODE<0:N>, NNCODE<0:N>)가 입력된다.

상기한 방법은 도 3 내지 도 8에서 설명한 구성을 활용하는 하나의 예이며, 도 3 내지 도 8에서 설명한 구성의 활용이 본 방법에만 한정되는 것은 아니다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

310: 풀업 코드 생성부 320: 코드 변경부
330: 풀다운 코드 생성부 810: 임피던스 코드 생성회로
820: 코드 변경부 830: 터미네이션 회로

Claims (16)

1. 캘리브래이션 노드의 전압과 기준전압을 비교하여 제1풀업 임피던스 코드를 생성하는 풀업 코드 생성부;
   셋팅 값과 상기 제1풀업 임피던스 코드를 연산하여 제2풀업 임피던스 코드를 생성하는 코드 변경부; 및
   상기 제2풀업 임피던스 코드를 기준으로 풀다운 임피던스 코드를 생성하는 풀다운 코드 생성부
   를 포함하는 임피던스 코드 생성회로.
   
2. 제 1항에 있어서,
   상기 코드 변경부는,
   상기 제1풀업 임피던스 코드에 상기 셋팅 값을 가산 또는 감산하여 상기 제2풀업 임피던스 코드를 생성하는 것을 특징으로 하는 임피던스 코드 생성회로.
   
3. 제 1항에 있어서,
   상기 코드 변경부는,
   상기 셋팅 값을 저장하는 다수의 퓨즈 회로; 및
   상기 제1풀업 임피던스 코드에 상기 셋팅 값을 가산 또는 감산하기 위한 감가산기 회로
   를 포함하는 것을 특징으로 하는 임피던스 코드 생성회로.
   
4. 제 3항에 있어서,
   상기 퓨즈 회로는,
   테스트 모드 신호가 비활성화되면 퓨즈의 컷팅 여부에 따라 상기 셋팅 값을 출력하고,
   상기 테스트 모드 신호가 활성화되면 외부로부터 입력된 신호에 따라 상기 셋팅 값을 출력하는 것을 특징으로 하는 임피던스 코드 생성회로.
   
5. 제 3항에 있어서,
   상기 다수의 퓨즈 회로 중 적어도 하나의 퓨즈 회로는,
   상기 감가산기 회로의 가산동작 또는 감산동작의 여부를 결정하기 위한 신호를 저장하는 것을 특징으로 하는 임피던스 코드 생성회로.
   
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제

Images