CN108511013B - Zq校准电路的驱动电路及驱动方法 - Google Patents

Zq校准电路的驱动电路及驱动方法 Download PDF

Info

Publication number
CN108511013B
CN108511013B CN201810524122.9A CN201810524122A CN108511013B CN 108511013 B CN108511013 B CN 108511013B CN 201810524122 A CN201810524122 A CN 201810524122A CN 108511013 B CN108511013 B CN 108511013B
Authority
CN
China
Prior art keywords
pull
circuit
calibration
resistor unit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810524122.9A
Other languages
English (en)
Other versions
CN108511013A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810524122.9A priority Critical patent/CN108511013B/zh
Publication of CN108511013A publication Critical patent/CN108511013A/zh
Application granted granted Critical
Publication of CN108511013B publication Critical patent/CN108511013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明实施例公开了一种ZQ校准电路的驱动电路及驱动方法，ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，包括：参考上拉电阻单元，与参考电阻在第一节点连接以向第一节点提供电压，用于确定参考上拉校准码；第一上拉电阻单元，与电源电压连接，第一上拉电阻单元接收参考上拉校准码，以确定第一上拉电阻单元的电阻；以及第一下拉电阻单元，接地，与第一上拉电阻单元在第二节点连接，以向第二节点提供电压，第一下拉电阻单元用于根据第一上拉电阻单元的电阻确定第一下拉校准码；第一上拉电阻单元和第一下拉电阻单元构成ZQ驱动模块，ZQ驱动模块与DQ端的驱动电路的布局相同，参考上拉电阻单元与第一上拉电阻单元的布局相同。

Description

ZQ校准电路的驱动电路及驱动方法
技术领域
本发明涉及动态随机存取存储器技术领域，特别涉及一种ZQ校准电路的驱动电路及驱动方法。
背景技术
在DRAM和CPU之间的高速数据传输过程中，为了保持信号的完整性，阻抗匹配变得越来越重要。由于DQ端等高精度的输出端的输出阻抗会随着制造工艺，应用环境如电压，温度等因素变化而变化，因此DRAM需要采用具有高精度且阻抗可调节功能的DQ端，通常这个调整阻抗的过程叫做ZQ校准，对应的电路是ZQ校准电路。
针对DDR3和DDR4进行的ZQ校准，由于DDR3的输入/输出架构为CTT，DDR4的输入/输出架构为POD。因此，针对DDR3进行校准的ZQ校准电路的驱动电路采用如图1所示的结构，针对DDR4进行校准的ZQ校准电路的驱动电路采用如图2所示的结构。两种结构ZQ校准电路的驱动电路与如图3所示的DDR3和DDR4的DQ端的驱动电路布局存在较大差异，一致性很差，进而导致ZQ校准的准确度较低，ZQ校准的误差较大。同时，ZQ校准电路的驱动电路的通用性较差。
因此，如何减小ZQ校准的误差，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例提供了一种ZQ校准电路的驱动电路及驱动方法，以至少解决背景技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的实施例，提供了一种ZQ校准电路的驱动电路，所述ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，所述驱动电路包括：
参考上拉电阻单元，与接地的参考电阻在第一节点连接以向所述第一节点提供电压，用于根据所述参考电阻确定参考上拉校准码；
第一上拉电阻单元，与电源电压连接，所述第一上拉电阻单元接收所述参考上拉电阻单元确定的参考上拉校准码，以根据所述参考上拉校准码确定所述第一上拉电阻单元的电阻；以及
第一下拉电阻单元，所述第一下拉电阻单元的第一端接地，所述第一下拉电阻单元的第二端与所述第一上拉电阻单元在第二节点连接，以向所述第二节点提供电压，所述第一下拉电阻单元用于根据所述第一上拉电阻单元的电阻确定第一下拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考上拉电阻单元与所述第一上拉电阻单元的布局相同。
本发明实施例还提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考上拉电路中的一个；
启用所述驱动电路中多个所述第一上拉电路中的一个，作为第二启用上拉电路；
启用所述驱动电路中与所述第二启用上拉电路连接的第一下拉电路。
本发明实施例还提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考上拉电路中的四个；
启用所述驱动电路中多个所述第一上拉电路中的四个，作为第二启用上拉电路；
启用所述驱动电路中与所述第二启用上拉电路连接的多个所述第一下拉电路中的一个。
本发明实施例还提供一种ZQ校准电路的驱动电路，所述ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，所述驱动电路包括：
参考下拉电阻单元，与电源电压的参考电阻在第一连接点连接以向所述第一连接点提供电压，用于根据所述参考电阻确定参考下拉校准码；
第一下拉电阻单元，接地，所述第一下拉电阻单元接收所述参考下拉电阻单元确定的参考下拉校准码，以根据所述参考下拉校准码确定所述第一下拉电阻单元的电阻；以及
第一上拉电阻单元，所述第一上拉电阻单元的第一端连接电源电压，所述第一上拉电阻单元的第二端与所述第一下拉电阻单元在第二节点连接，以向所述第二节点提供电压，所述第一上拉电阻单元用于根据所述第一下拉电阻单元的电阻确定第一上拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考下拉电阻单元与所述第一下拉电阻单元的布局相同。
本发明实施例还提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考下拉电路中的一个；
启用所述驱动电路中多个所述第一下拉电路中的一个，作为第一启用下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的第一上拉电路。
本发明实施例还提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考下拉电路中的四个；
启用所述驱动电路中多个所述第一下拉电路中的四个，作为第一启用下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的多个所述第一上拉电路中的一个。
本发明实施例由于采用以上技术方案，其具有以下优点：所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，所述参考上拉电阻单元与所述第一上拉电阻单元的布局相同。这样，本发明实施例的ZQ校准电路的驱动电路和DQ端的驱动电路布局差异较小，一致性较好，进而能提高ZQ校准的准确度，减小ZQ校准的误差。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为背景技术中对DDR3进行校准的ZQ校准电路的驱动电路的示意图；
图2为背景技术中对DDR4进行校准的ZQ校准电路的驱动电路的示意图；
图3为DDR3和DDR4的DQ端的驱动电路的示意图；
图4为本发明实施例的ZQ校准电路的驱动电路示意图；
图5为本发明实施例的ZQ校准电路的驱动电路示意图；
图6为图4所示的ZQ校准电路的驱动电路的参考上拉电路和第一上拉电路，图5所示的ZQ校准电路的驱动电路的第一上拉电路及图3所示的DQ上拉电路的示意图；
图7为图4所示的ZQ校准电路的驱动电路的第一下拉电路，图5所示的ZQ校准电路的驱动电路的第一下拉电路和参考下拉电路及图3所示的DQ下拉电路的示意图。
附图标记说明：
10 DQ驱动单元，
11 DQ上拉电路，
12 DQ下拉电路，
20 参考电阻，
110 参考上拉电阻单元，
110a 第一节点，
111 参考上拉电路，
111b 参考上拉电路使能端，
120 第一上拉电阻单元，
120a 第二节点，
121 第一上拉电路，
121b 第一上拉电路使能端，
210 第一下拉电阻单元，
211 第一下拉电路，
211b 第一下拉电路使能端，
220 参考下拉电阻单元，
220a 第一连接点，
221 参考下拉电路，
221b 参考下拉电路使能端，
300 可调上拉支路，
310 上拉电阻，
320 PMOS管，
400 可调下拉支路，
410 下拉电阻，
420 NMOS管，
VDD 电源电压，
GND 接地。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
为了方便描述，统一将本发明专利申请中使用到的英文简称进行说明：
DRAM，是Dynamic Random Access Memory的简称，即动态随机存取存储器；
CPU，是Central Processing Unit的简称，即中央处理器；
DQ端，是单总线的数据接口端的简称；
ZQ校准，是ZQ calibration的简称，即输出阻抗校准；
DDR3，是Double-Data-Rate Third Generation Synchronous Dynamic RandomAccess Memory的简称，即第三代双倍数据率同步动态随机存取存储器；
DDR4，是Double-Data-Rate Fourth Generation Synchronous Dynamic RandomAccess Memory的简称，即第四代双倍数据率同步动态随机存取存储器；
CTT，是Center Tab Termination的简称，即中心标签终端；
POD是Pseudo Open Drain的简称，即虚拟开漏极。
实施例
本发明实施例提供了一种ZQ校准电路的驱动电路，ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，如图4所示，驱动电路包括：
参考上拉电阻单元110，与接地的参考电阻20在第一节点110a连接以向所述第一节点提供电压，用于根据所述参考电阻确定参考上拉校准码；
第一上拉电阻单元120，与电源电压连接，所述第一上拉电阻单元接收所述参考上拉电阻单元确定的参考上拉校准码，以根据所述参考上拉校准码确定所述第一上拉电阻单元的电阻；以及
第一下拉电阻单元210，所述第一下拉电阻单元的第一端接地，所述第一下拉电阻单元的第二端与所述第一上拉电阻单元在第二节点120a连接，以向所述第二节点提供电压，所述第一下拉电阻单元用于根据所述第一上拉电阻单元的电阻确定第一下拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考上拉电阻单元与所述第一上拉电阻单元的布局相同。
本发明实施例的ZQ校准电路的驱动电路，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，所述参考上拉电阻单元与所述第一上拉电阻单元的布局相同。这样，本发明实施例的ZQ校准电路的驱动电路和DQ端的驱动电路布局差异较小，一致性好，进而能提高ZQ校准的准确度，减小ZQ校准的误差。
关于所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，包括：内部部件的结构相同，内部部件的数量相同以及内部部件的布置方式相同。
这样，ZQ校准电路的驱动电路与所述DQ端的驱动电路差异较小，一致性好，进而能提高ZQ校准的准确度，减小ZQ校准的误差。
关于所述动态随机存取存储器的DQ端的驱动电路，如图3所示，包括多个DQ驱动单元10，DQ驱动单元的数量由动态随机存取存储器的标准确定。如图3所示，DQ驱动单元10包括串联的DQ上拉电路11和DQ下拉电路12，DQ上拉电路11与电源电压VDD连接，DQ下拉电路接地GND。
对应的，如图4所示，所述第一上拉电阻单元120包括多个第一上拉电路121，所述第一下拉电阻单元210包括多个第一下拉电路211；
其中，所述第一上拉电路的数量与所述第一下拉电路的数量一致，且一个所述第一上拉电路与一个所述第一下拉电路在对应的所述第二节点处连接；且所述第一上拉电路与DQ上拉电路的数量，结构和布置方式均相同，所述第一下拉电路与DQ下拉电路的数量，结构和布置方式均相同。
这样，就具体实现了ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同。
关于参考上拉电阻单元，如图4所示，包括所述参考上拉电阻单元110包括多个参考上拉电路111；
其中，所述参考上拉电路和所述第一上拉电路的数量相同、结构相同和布置方式相同。
为了能够实现对参考上拉电路，第一上拉电路和第一下拉电路的启用和禁用，如图4所示，所述参考上拉电路具有参考上拉电路使能端111b，所述参考上拉电路使能端用于接收参考上拉电路使能信号以启用所述参考上拉电路；所述第一上拉电路具有第一上拉电路使能端121b，所述第一上拉电路使能端用于接收第一上拉电路使能信号以启用所述第一上拉电路，所述第一下拉电路具有第一下拉电路使能端211b，所述第一下拉电路使能端用于接收第一下拉电路使能信号以启用所述第一下拉电路；
其中，所述参考上拉电路使能信号，所述第一上拉电路使能信号和所述第一下拉电路使能信号由所述ZQ校准电路提供。
为了能够实现ZQ校准，对参考上拉电路，第一下拉电路和第一上拉电路是有要求的。参考上拉电路根据接收到的参考上拉校准码，第一上拉电路根据接收到的第一上拉校准码调整各自的电阻值，且调整范围均包括参考电阻的电阻值；第一下拉电路用于根据接收到的第一下拉校准码调整电阻值，且调整范围包括参考电阻的电阻值；
其中，参考上拉校准码，第一上拉校准码和第一下拉校准码由ZQ校准电路提供。
这样，每一个参考上拉电路，每一个第一下拉电路和每一个第一上拉电路的电阻值都能调整到校准目标，校准目标包括等于参考电阻的电阻值，或接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。
图3示出了在DDR3和DDR4的标准中，DQ端的驱动电路包括七个DQ驱动单元10，DQ驱动单元包括串联的一个DQ上拉电路11和一个DQ下拉电路12的情况。对应的，如图4所示，ZQ校准电路的驱动电路的参考上拉电阻单元包括七个参考上拉电路111，每个ZQ驱动模块包括一个第一上拉电路121和一个第一下拉电路211的情况。
当动态随机存取存储器是DDR3时，DDR3的输入/输出架构为CTT，ZQ校准电路校准目标是等于参考电阻的电阻值，或者接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。本发明实施例提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个参考上拉电路中的一个，作为第一启用上拉电路，禁用其他参考上拉电路；
启用所述驱动电路中多个第一上拉电路中的一个，作为第二启用上拉电路，禁用其他第一上拉电路；
启用所述驱动电路中与第二启用上拉电路连接的第一下拉电路，作为第一启用下拉电路，禁用其他第一下拉电路。
这样，动态随机存取存储器是DDR3，只要多个参考上拉电路中的一个作为第一启用上拉电路，多个第一上拉电路中的一个作为第二启用上拉电路；与第二启用上拉电路连接的第一下拉电路作为第一启用下拉电路，即可实现ZQ校准电路校准目标。实现ZQ校准电路校准目标的过程如下：
首先，ZQ校准电路向第一启用上拉电路发送参考上拉校准码(即参考上拉电路的上拉校准码)的初始值，对第一启用上拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整参考上拉校准码的码值，直至第一启用上拉电路的电阻值达到ZQ校准电路的校准目标，此时参考上拉校准码的码值为参考上拉校准码的终止值；
之后，将参考上拉校准码的终止值复制形成第一上拉校准码(即第一上拉电路的上拉校准码)的初始值，以控制第二启用上拉电路，由于第二启用上拉电路和第一启用上拉电路的结构相同，第二启用上拉电路的电阻值达到ZQ校准电路的校准目标；
最后，保持第一上拉校准码的初始值不变，以第一下拉校准码(即第一下拉电路的下拉校准码)的初始值对第一启用下拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整第一下拉校准码的码值，直至第一启用下拉电路的电阻值达到ZQ校准电路的校准目标，此时第一下拉校准码的码值为第一下拉校准码的终止值。至此，完成了ZQ校准电路的全部校准目标。将参考上拉校准码的终止值复制作为DQ上拉电路的DQ上拉校准码(即DQ上拉电路的上拉校准码)的初始值，将第一下拉校准码的终止值复制作为DQ下拉电路的DQ下拉校准码(即DQ下拉电路的下拉校准码)的初始值。因此，本发明实施例的ZQ校准电路的驱动电路能够适用于DDR3。
当动态随机存取存储器是DDR4时，DDR4的输入/输出架构为POD，ZQ校准电路校准目标是参考上拉电阻单元和第一上拉电阻单元的电阻值分别等于参考电阻的电阻值的四分之一，或者接近参考电阻的电阻值的四分之一(如位于参考电阻的电阻值四分之一的95％至105％之间被认为是接近参考电阻的电阻值的四分之一)，且第一下拉电阻单元的电阻值等于参考电阻的电阻值(如参考电阻的电阻值为240欧姆)，或者接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。本发明实施例提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个参考上拉电路中的四个，作为第一启用上拉电路，禁用其他参考上拉电路；
启用所述驱动电路中多个第一上拉电路中的四个，作为第二启用上拉电路，禁用其他第一上拉电路；
启用所述驱动电路中与第二启用上拉电路连接的多个所述第一下拉电路中的一个，作为第一启用下拉电路，禁用其他第一下拉电路。
这样，动态随机存取存储器是DDR4，只要多个参考上拉电路中的四个作为第一启用上拉电路，多个第一上拉电路中的四个作为第二启用上拉电路；与第二启用上拉电路连接的一个第一下拉电路作为第一启用下拉电路，即可实现ZQ校准电路校准目标。实现ZQ校准电路校准目标的过程如下：
首先，ZQ校准电路向四个并联的第一启用上拉电路发送同一参考上拉校准码(即参考上拉电路的上拉校准码)的初始值，对第一启用上拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整参考上拉校准码的码值，直至四个并联的第一启用上拉电路的电阻值达到ZQ校准电路的校准目标，此时参考上拉校准码的码值为参考上拉校准码的终止值；
之后，将参考上拉校准码的终止值复制形成第一上拉校准码(即第一上拉电路的上拉校准码)的初始值，以控制四个并联第二启用上拉电路，由于第二启用上拉电路和第一启用上拉电路的结构相同，第二启用上拉电路的电阻值达到ZQ校准电路的校准目标；
最后，保持第一上拉校准码的初始值不变，以第一下拉校准码(即第一下拉电路的下拉校准码)的初始值对第一启用下拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整第一下拉校准码的码值，直至唯一的一个第一启用下拉电路的电阻值达到ZQ校准电路的校准目标，此时第一下拉校准码的码值为第一下拉校准码的终止值。至此，完成了ZQ校准电路的全部校准目标。将参考上拉校准码的终止值复制作为DQ上拉电路的DQ上拉校准码(即DQ上拉电路的上拉校准码)的初始值，将第一下拉校准码的终止值复制作为DQ驱动单元的DQ下拉电路的DQ下拉校准码(即DQ下拉电路的下拉校准码)的初始值。因此，本发明实施例的ZQ校准电路的驱动电路能够适用于DDR4，通用性增强。
关于参考上拉电路，第一上拉电路和DQ上拉电路的结构相同，如图6所示，均包括：
可调上拉支路300，包括上拉电阻310和与上拉电阻串联的PMOS管组；其中，PMOS管组包括并联的L个PMOS管320，每个PMOS管的源极与电源电压VDD连接，每个PMOS管的漏极连接上拉电阻310，PMOS管栅极用于接收上拉校准码，L的值与DQ驱动单元的DQ上拉电路的PMOS管的数量相同。
关于参考上拉电路，第一上拉电路和DQ上拉电路的结构，作为一个示例可以采用如图6所示的结构，其中，PMOS管组包括五个并联的PMOS管。设置上拉校准码zqpu<4:0>＝00000时，PMOS管导通接入，电阻值最小；设置上拉校准码zqpu<4:0>＝11111时，PMOS管关断，电阻值最大；
其中，参考上拉电路采用如图6所示的结构，上拉校准码是参考上拉电路上拉校准码；第一上拉电路采用如图6所示的结构，上拉校准码是第一上拉电路上拉校准码；DQ上拉电路采用如图6所示的结构，上拉校准码是DQ上拉电路上拉校准码。
需要说明的是上述参考上拉电路和第一上拉电路的结构和PMOS晶体管的数量仅用于示例，可以根据实际需要进行选择。
关于第一下拉电路和DQ下拉电路的结构相同，如图7所示，包括：
可调下拉支路400，包括下拉电阻410和与下拉电阻串联的NMOS管组；其中，NMOS管组包括并联的G个NMOS管420，每个NMOS管的源极接地GND，每个NMOS管的漏极连接下拉电阻410，NMOS管栅极用于接收下拉校准码，G的值与DQ驱动单元的DQ下拉电路的NMOS管的数量相同。
关于第一下拉电路和DQ下拉电路的结构，作为一个示例可以采用如图7所示的结构，其中，NMOS管组包括五个并联的NMOS管。设置下拉校准码zqpu<4:0>＝00000时，NMOS管关断，电阻值最大；设置下拉校准码zqpu<4:0>＝11111时，NMOS管导通接入，电阻值最小；
其中，第一下拉电路采用如图7所示的结构，下拉校准码是第一下拉电路下拉校准码；DQ下拉电路采用如图7所示的结构，下拉校准码是DQ下拉电路下拉校准码。
需要说明的是上述第一下拉电路结构和NMOS晶体管的数量仅用于示例，可以根据实际需要进行选择。
实施例
本发明实施例提供了一种ZQ校准电路的驱动电路，ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，如图5所示，驱动电路包括：
参考下拉电阻单元220，与电源电压连接的参考电阻20在第一连接点220a连接以向所述第一连接点提供电压，用于根据所述参考电阻确定参考下拉校准码；
第一下拉电阻单元210，连接接地，所述第一下拉电阻单元接收所述参考下拉电阻单元确定的参考下拉校准码，以根据所述参考下拉校准码确定所述第一下拉电阻单元的电阻；以及
第一上拉电阻单元120，所述第一上拉电阻单元的第一端连接电源电压，所述第一上拉电阻单元的第二端与所述第一下拉电阻单元在第二节点120a连接，以向所述第二节点提供电压，所述第一上拉电阻单元用于根据所述第一下拉电阻单元的电阻确定第一上拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考下拉电阻单元与所述第一下拉电阻单元的布局相同。
本发明实施例的ZQ校准电路的驱动电路，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，所述参考下拉电阻单元与所述第一下拉电阻单元的布局相同。这样，本发明实施例的ZQ校准电路的驱动电路和DQ端的驱动电路布局差异较小，一致性好，进而能提高ZQ校准的准确度，减小ZQ校准的误差。
关于所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，包括：内部部件的结构相同，内部部件的数量相同以及内部部件的布置方式相同。
这样，ZQ校准电路的驱动电路与所述DQ端的驱动电路差异较小，一致性好，进而能提高ZQ校准的准确度，减小ZQ校准的误差。
关于所述动态随机存取存储器的DQ端的驱动电路，如图3所示，包括多个DQ驱动单元10，DQ驱动单元的数量由动态随机存取存储器的标准确定。如图3所示，DQ驱动单元10包括串联的DQ上拉电路11和DQ下拉电路12，DQ上拉电路11与电源电压VDD连接，DQ下拉电路接地GND。
对应的，如图5所示，所述第一上拉电阻单元120包括多个第一上拉电路121，所述第一下拉电阻单元210包括多个第一下拉电路211；
其中，所述第一上拉电路的数量与所述第一下拉电路的数量一致，且一个所述第一上拉电路与一个所述第一下拉电路在对应的所述第二节点处连接；且所述第一上拉电路与DQ上拉电路的数量，结构和布置方式均相同，所述第一下拉电路与DQ下拉电路的数量，结构和布置方式均相同。
这样，就具体实现了ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同。
关于参考下拉电阻单元，如图5所示，所述参考下拉电阻单元220包括多个参考下拉电路221；
其中，所述参考下拉电路和所述第一下拉电路的数量相同、结构相同和布置方式相同。
为了能够实现对参考下拉电路，第一下拉电路和第一上拉电路的启用和禁用，如图4所示，所述参考下拉电路具有参考下拉电路使能端221b，所述参考下拉电路使能端用于接收参考下拉电路使能信号以启用所述参考下拉电路；所述第一下拉电路具有第一下拉电路使能端211b，所述第一下拉电路使能端用于接收第一下拉电路使能信号以启用所述第一下拉电路；所述第一上拉电路具有第一上拉电路使能端121b，所述第一上拉电路使能端用于接收第一上拉电路使能信号以启用所述第一上拉电路；
其中，所述参考下拉电路使能信号，所述第一下拉电路使能信号和所述第一上拉电路使能信号由所述ZQ校准电路提供。
为了能够实现ZQ校准，对参考下拉电路，第一下拉电路和第一上拉电路是有要求的。参考下拉电路根据接收到的参考下拉校准码，第一下拉电路根据接收到的第一下拉校准码调整各自的电阻值，且调整范围均包括参考电阻的电阻值；第一上拉电路用于根据接收到的第一上拉校准码调整电阻值，且调整范围包括参考电阻的电阻值；
其中，参考下拉校准码，第一下拉校准码和第一上拉校准码由ZQ校准电路提供。
这样，每一个参考下拉电路，每一个第一下拉电路和每一个第一上拉电路的电阻值都能调整到校准目标，校准目标包括等于参考电阻的电阻值，或接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。
图3示出了在DDR3和DDR4的标准中，DQ端的驱动电路包括七个DQ驱动单元10，DQ驱动单元包括串联的一个DQ上拉电路11和一个DQ下拉电路12的情况。对应的，如图5所示，ZQ校准电路的驱动电路的参考下拉电阻单元包括七个参考下拉电路221，每个ZQ驱动模块包括一个第一上拉电路121和一个第一下拉电路211的情况。
当动态随机存取存储器是DDR3时，DDR3的输入/输出架构为CTT，ZQ校准电路校准目标是等于参考电阻的电阻值(如参考电阻的电阻值为240欧姆)，或者接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。本发明实施例提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个参考下拉电路中的一个，作为第二启用下拉电路，禁用其他参考下拉电路；
启用所述驱动电路中多个第一下拉电路中的一个，作为第一启用下拉电路，禁用其他第一下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的第一上拉电路，作为第二启用上拉电路，禁用其他第一上拉电路。
这样，动态随机存取存储器是DDR3，只要多个参考下拉电路中的一个作为第二启用下拉电路，多个第一下拉电路中的一个作为第一启用下拉电路；与第一启用下拉电路连接的第一上拉电路作为第二启用上拉电路，即可实现ZQ校准电路校准目标。实现ZQ校准电路校准目标的过程如下：
首先，ZQ校准电路向第二启用下拉电路发送参考下拉校准码(即参考下拉电路的下拉校准码)的初始值，对第二启用下拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整参考下拉校准码的码值，直至第二启用下拉电路的电阻值达到ZQ校准电路的校准目标，此时参考下拉校准码的码值为参考下拉校准码的终止值；
之后，将参考下拉校准码的终止值复制形成第一下拉校准码(即第一下拉电路的下拉校准码)的初始值，以控制第一启用下拉电路，由于第一启用下拉电路和第二启用下拉电路的结构相同，第一启用下拉电路的电阻值达到ZQ校准电路的校准目标；
最后，保持第一下拉校准码的初始值不变，以第一上拉校准码(即第一上拉电路的上拉校准码)的初始值对第二启用上拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整第一上拉校准码的码值，直至第二启用上拉电路的电阻值达到ZQ校准电路的校准目标，此时第一上拉校准码的码值为第一上拉校准码的终止值。至此，完成了ZQ校准电路的全部校准目标。将参考下拉校准码的终止值复制作为DQ下拉电路的DQ下拉校准码(即DQ下拉电路的下拉校准码)的初始值，将第一上拉校准码的终止值复制作为DQ上拉电路的DQ上拉校准码(即DQ上拉电路的上拉校准码)的初始值。因此，本发明实施例的ZQ校准电路的驱动电路能够适用于DDR3。
当动态随机存取存储器是DDR4时，DDR4的输入/输出架构为POD，ZQ校准电路校准目标是参考下拉电阻单元和第一下拉电阻单元的电阻值分别等于参考电阻的电阻值的四分之一，或者接近参考电阻的电阻值的四分之一(如位于参考电阻的电阻值四分之一的95％至105％之间被认为是接近参考电阻的电阻值的四分之一)，且第一上拉电阻单元的电阻值等于参考电阻的电阻值(如参考电阻的电阻值为240欧姆)，或者接近参考电阻的电阻值(如位于参考电阻的电阻值的95％至105％之间被认为是接近参考电阻的电阻值)。本发明实施例提供一种ZQ校准电路的驱动方法，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括上述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个参考下拉电路中的四个，作为第二启用下拉电路，禁用其他二下拉电路；
启用所述驱动电路中多个第一下拉电路中的四个，作为第一启用下拉电路，禁用其他第一下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的多个所述第一上拉电路中的一个，作为第二启用上拉电路，禁用其他第一上拉电路。
这样，动态随机存取存储器是DDR4，只要多个参考下拉电路中的四个作为第二启用下拉电路，多个第一下拉电路中的四个作为第一启用下拉电路；与第一启用下拉电路连接的一个第一上拉电路作为第二启用上拉电路，即可实现ZQ校准电路校准目标。实现ZQ校准电路校准目标的过程如下：
首先，ZQ校准电路向四个并联第二启用下拉电路发送同一参考下拉校准码(即参考下拉电路的下拉校准码)的初始值，对第二启用下拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整参考下拉校准码的码值，直至四个并联的第二启用下拉电路的电阻值达到ZQ校准电路的校准目标，此时参考下拉校准码的码值为参考下拉校准码的终止值；
之后，将参考下拉校准码的终止值复制形成第一下拉校准码(即第一下拉电路的上拉校准码)的初始值，以控制四个并联第一启用下拉电路，由于第一启用下拉电路和第二启用下拉电路的结构相同，第一启用下拉电路的电阻值达到ZQ校准电路的校准目标；
最后，保持第一下拉校准码的初始值不变，以第一上拉校准码(即第一上拉电路的上拉校准码)的初始值对第二启用上拉电路的电阻值进行控制，ZQ校准电路在未达到校准目标时，不断调整第一上拉校准码的码值，直至唯一的一个第二启用上拉电路的电阻值达到ZQ校准电路的校准目标，此时第一上拉校准码的码值为第一上拉校准码的终止值。至此，完成了ZQ校准电路的全部校准目标。将参考下拉校准码的终止值复制作为DQ下拉电路的DQ下拉校准码(即DQ下拉电路的下拉校准码)的初始值，将第一上拉校准码的终止值复制作为DQ驱动单元的DQ上拉电路的DQ上拉校准码(即DQ上拉电路的上拉校准码)的初始值。因此，本发明实施例的ZQ校准电路的驱动电路能够适用于DDR4，通用性增强。
关于第一上拉电路和DQ上拉电路的结构相同，如图6所示，均包括：
可调上拉支路300，包括上拉电阻310和与上拉电阻串联的PMOS管组；其中，PMOS管组包括并联的L个PMOS管320，每个PMOS管的源极与电源电压VDD连接，每个PMOS管的漏极连接上拉电阻310，PMOS管栅极用于接收上拉校准码，L的值与DQ驱动单元的DQ上拉电路的PMOS管的数量相同。
关于第一上拉电路和DQ上拉电路的结构，作为一个示例可以采用如图6所示的结构，其中，PMOS管组包括五个并联的PMOS管。设置上拉校准码zqpu<4:0>＝00000时，PMOS管导通接入，电阻值最小；设置上拉校准码zqpu<4:0>＝11111时，PMOS管关断，电阻值最大；
其中，第一上拉电路采用如图6所示的结构，上拉校准码是第一上拉电路上拉校准码；DQ上拉电路采用如图6所示的结构，上拉校准码是DQ上拉电路上拉校准码。
需要说明的是上述第一上拉电路的结构和PMOS晶体管的数量仅用于示例，可以根据实际需要进行选择。
关于第一下拉电路，参考下拉电路和DQ下拉电路的结构相同，如图7所示，包括：
可调下拉支路400，包括下拉电阻410和与下拉电阻串联的NMOS管组；其中，NMOS管组包括并联的G个NMOS管420，每个NMOS管的源极接地GND，每个NMOS管的漏极连接下拉电阻410，NMOS管栅极用于接收下拉校准码，G的值与DQ驱动单元的DQ下拉电路的NMOS管的数量相同。
关于第一下拉电路，参考下拉电路和DQ下拉电路的结构，作为一个示例可以采用如图7所示的结构，其中，NMOS管组包括五个并联的NMOS管。设置第一下拉校准码zqpu<4:0>＝00000时，NMOS管关断，电阻值最大；设置第一下拉校准码zqpu<4:0>＝11111时，NMOS管导通接入，电阻值最小；
其中，参考下拉电路采用如图7所示的结构，下拉校准码是参考下拉电路下拉校准码；第一下拉电路采用如图7所示的结构，下拉校准码是第一下拉电路下拉校准码；DQ下拉电路采用如图7所示的结构，下拉校准码是DQ下拉电路下拉校准码。
需要说明的是上述第一下拉电路和参考下拉电路结构和NMOS晶体管的数量仅用于示例，可以根据实际需要进行选择。
在本发明及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种ZQ校准电路的驱动电路，所述ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，其特征在于，所述驱动电路包括：
参考上拉电阻单元，与接地的参考电阻在第一节点连接以向所述第一节点提供电压，用于根据所述参考电阻确定参考上拉校准码；
第一上拉电阻单元，与电源电压连接，所述第一上拉电阻单元接收所述参考上拉电阻单元确定的参考上拉校准码，以根据所述参考上拉校准码确定所述第一上拉电阻单元的电阻；以及
第一下拉电阻单元，所述第一下拉电阻单元的第一端接地，所述第一下拉电阻单元的第二端与所述第一上拉电阻单元在第二节点连接，以向所述第二节点提供电压，所述第一下拉电阻单元用于根据所述第一上拉电阻单元的电阻确定第一下拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考上拉电阻单元与所述第一上拉电阻单元的布局相同；所述DQ端的驱动电路包括多个驱动单元，所述驱动单元包括串联的DQ上拉电路和DQ下拉电路；所述DQ上拉电路与电源电压VDD连接，所述DQ下拉电路接地GND。
2.根据权利要求1所述的驱动电路，其特征在于，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同包括：内部部件的结构相同、内部部件的数量相同以及内部部件的布置方式相同。
3.根据权利要求2所述的驱动电路，其特征在于，所述第一上拉电阻单元包括多个第一上拉电路，所述第一下拉电阻单元包括多个第一下拉电路；
其中，所述第一上拉电路的数量与所述第一下拉电路的数量一致，且一个所述第一上拉电路与一个所述第一下拉电路在对应的所述第二节点处连接。
4.根据权利要求3所述的驱动电路，其特征在于，所述参考上拉电阻单元包括多个参考上拉电路；
其中，所述参考上拉电路和所述第一上拉电路的数量相同、结构相同和布置方式相同。
5.根据权利要求4所述的驱动电路，其特征在于，所述参考上拉电路具有参考上拉电路使能端，所述参考上拉电路使能端用于接收参考上拉电路使能信号以启用所述参考上拉电路；所述第一上拉电路具有第一上拉电路使能端，所述第一上拉电路使能端用于接收第一上拉电路使能信号以启用所述第一上拉电路，所述第一下拉电路具有第一下拉电路使能端，所述第一下拉电路使能端用于接收第一下拉电路使能信号以启用所述第一下拉电路。
6.一种ZQ校准电路的驱动方法，其特征在于，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括根据权利要求5所述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考上拉电路中的一个；
启用所述驱动电路中多个所述第一上拉电路中的一个，作为第二启用上拉电路；
启用所述驱动电路中与所述第二启用上拉电路连接的第一下拉电路。
7.一种ZQ校准电路的驱动方法，其特征在于，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括根据权利要求5所述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考上拉电路中的四个；
启用所述驱动电路中多个所述第一上拉电路中的四个，作为第二启用上拉电路；
启用所述驱动电路中与所述第二启用上拉电路连接的多个所述第一下拉电路中的一个。
8.一种ZQ校准电路的驱动电路，所述ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准，其特征在于，所述驱动电路包括：
参考下拉电阻单元，与电源电压连接的参考电阻在第一连接点连接以向所述第一连接点提供电压，用于根据所述参考电阻确定参考下拉校准码；
第一下拉电阻单元，连接接地，所述第一下拉电阻单元接收所述参考下拉电阻单元确定的参考下拉校准码，以根据所述参考下拉校准码确定所述第一下拉电阻单元的电阻；以及
第一上拉电阻单元，所述第一上拉电阻单元的第一端连接电源电压，所述第一上拉电阻单元的第二端与所述第一下拉电阻单元在第二节点连接，以向所述第二节点提供电压，所述第一上拉电阻单元用于根据所述第一下拉电阻单元的电阻确定第一上拉校准码；
其中，所述第一上拉电阻单元和所述第一下拉电阻单元构成ZQ驱动模块，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同，且所述参考下拉电阻单元与所述第一下拉电阻单元的布局相同；所述DQ端的驱动电路包括多个驱动单元，所述驱动单元包括串联的DQ上拉电路和DQ下拉电路；所述DQ上拉电路与电源电压VDD连接，所述DQ下拉电路接地GND。
9.根据权利要求8所述的驱动电路，其特征在于，所述ZQ驱动模块的布局与所述DQ端的驱动电路的布局相同包括：内部部件的结构相同、内部部件的数量相同以及内部部件的布置方式相同。
10.根据权利要求9所述的驱动电路，其特征在于，所述第一上拉电阻单元包括多个第一上拉电路，所述第一下拉电阻单元包括多个第一下拉电路；
其中，所述第一上拉电路的数量与所述第一下拉电路的数量一致，且一个所述第一上拉电路与一个所述第一下拉电路在对应的所述第二节点处连接。
11.根据权利要求10所述的驱动电路，其特征在于，所述参考下拉电阻单元包括多个参考下拉电路；
其中，所述参考下拉电路和所述第一下拉电路的数量相同、结构相同和布置方式相同。
12.根据权利要求11所述的驱动电路，其特征在于，所述参考下拉电路具有参考下拉电路使能端，所述参考下拉电路使能端用于接收参考下拉电路使能信号以启用所述参考下拉电路；所述第一下拉电路具有第一下拉电路使能端，所述第一下拉电路使能端用于接收第一下拉电路使能信号以启用所述第一下拉电路；所述第一上拉电路具有第一上拉电路使能端，所述第一上拉电路使能端用于接收第一上拉电路使能信号以启用所述第一上拉电路。
13.一种ZQ校准电路的驱动方法，其特征在于，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第三代双倍数据率同步动态随机存取存储器，所述第三代双倍数据率同步动态随机存取存储器包括根据权利要求12所述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考下拉电路中的一个；
启用所述驱动电路中多个所述第一下拉电路中的一个，作为第一启用下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的第一上拉电路。
14.一种ZQ校准电路的驱动方法，其特征在于，包括：
提供一动态随机存取存储器，所述动态随机存取存储器包括第四代双倍数据率同步动态随机存取存储器，所述第四代双倍数据率同步动态随机存取存储器包括根据权利要求12所述的ZQ校准电路的驱动电路；
启用所述驱动电路中多个所述参考下拉电路中的四个；
启用所述驱动电路中多个所述第一下拉电路中的四个，作为第一启用下拉电路；
启用所述驱动电路中与第一启用下拉电路连接的多个所述第一上拉电路中的一个。
CN201810524122.9A 2018-05-28 2018-05-28 Zq校准电路的驱动电路及驱动方法 Active CN108511013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810524122.9A CN108511013B (zh) 2018-05-28 2018-05-28 Zq校准电路的驱动电路及驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810524122.9A CN108511013B (zh) 2018-05-28 2018-05-28 Zq校准电路的驱动电路及驱动方法

Publications (2)

Publication Number Publication Date
CN108511013A CN108511013A (zh) 2018-09-07
CN108511013B true CN108511013B (zh) 2023-10-20

Family

ID=63401535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810524122.9A Active CN108511013B (zh) 2018-05-28 2018-05-28 Zq校准电路的驱动电路及驱动方法

Country Status (1)

Country Link
CN (1) CN108511013B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368772A (zh) 2018-10-12 2021-02-12 英特尔公司 用于校准阻抗水平的技术
CN111128270A (zh) * 2018-10-31 2020-05-08 长鑫存储技术有限公司 片内终结电阻精度调整电路及存储器
CN114765040A (zh) * 2021-01-11 2022-07-19 长鑫存储技术有限公司 驱动电路
US11978505B2 (en) 2021-01-11 2024-05-07 Changxin Memory Technologies, Inc. Drive circuit with adjustable pull-up resistor, and memory comprising the same
CN116996061A (zh) * 2022-04-25 2023-11-03 华为技术有限公司 一种校准电路、方法及相关装置
CN115171766B (zh) * 2022-09-08 2022-11-29 北京奎芯集成电路设计有限公司 存储颗粒电阻网络的阻值校准方法和装置
CN116189746B (zh) * 2023-02-07 2023-08-22 上海奎芯集成电路设计有限公司 存储器芯片的zq校准电路和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
CN102548190A (zh) * 2010-12-14 2012-07-04 亚旭电脑股份有限公司 具双面通用电路布局的电路板及其布局方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060167985A1 (en) * 2001-04-26 2006-07-27 Albanese Michael J Network-distributed data routing
KR100820783B1 (ko) * 2007-03-02 2008-04-11 주식회사 하이닉스반도체 미스매치를 줄인 온 다이 터미네이션 장치
CN103914442A (zh) * 2013-01-09 2014-07-09 北大方正集团有限公司 一种版面信息的校验方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
CN102548190A (zh) * 2010-12-14 2012-07-04 亚旭电脑股份有限公司 具双面通用电路布局的电路板及其布局方法

Also Published As

Publication number Publication date
CN108511013A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN108511013B (zh) Zq校准电路的驱动电路及驱动方法
US7486104B2 (en) Integrated circuit with graduated on-die termination
CN1808902B (zh) 输出电路、半导体器件和调整输出电路的特性的方法
CN112397134B (zh) 熔丝可调节输出驱动器
US8742780B2 (en) Semiconductor devices including design for test capabilities and semiconductor modules and test systems including such devices
US20110242916A1 (en) On-die termination circuit, data output buffer and semiconductor memory device
US10348527B2 (en) Testing impedance adjustment
US8878564B2 (en) Impedance adjustment circuit with correction circuit for semiconductor device
CN101136238A (zh) 半导体器件的输出电路
US20100177556A1 (en) Asymmetric static random access memory
CN112397119A (zh) 用于基于位置设置存储器的操作参数的设备和方法
US8159261B2 (en) Semiconductor circuit
CN106486155B (zh) 半导体器件和半导体系统
US8963577B2 (en) Termination impedance apparatus with calibration circuit and method therefor
US8692604B2 (en) Impedance calibration circuit
EP3893079B1 (en) In-chip reference current generation circuit
US9935606B1 (en) System on chip and correction method of termination impedance element thereof
US20240063788A1 (en) Apparatuses and methods for compensating for crosstalk noise at input receiver circuits
US10164634B2 (en) Impedance calibration circuit and semiconductor apparatus including the same
US11670397B2 (en) Output impedance calibration, and related devices, systems, and methods
CN208189224U (zh) Zq校准电路的驱动电路
US7197684B2 (en) Single-ended transmission for direct access test mode within a differential input and output circuit
US11176992B2 (en) Memory write operation apparatus and method
US20220310150A1 (en) Electronic apparatus
US20230110208A1 (en) Apparatuses, systems, and methods for zq calibration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181009

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

GR01 Patent grant
GR01 Patent grant