CN115171766B - 存储颗粒电阻网络的阻值校准方法和装置 - Google Patents

存储颗粒电阻网络的阻值校准方法和装置 Download PDF

Info

Publication number
CN115171766B
CN115171766B CN202211092302.7A CN202211092302A CN115171766B CN 115171766 B CN115171766 B CN 115171766B CN 202211092302 A CN202211092302 A CN 202211092302A CN 115171766 B CN115171766 B CN 115171766B
Authority
CN
China
Prior art keywords
pull
resistor network
parameter set
configuration parameter
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211092302.7A
Other languages
English (en)
Other versions
CN115171766A (zh
Inventor
张彪
王晓阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kuixin Integrated Circuit Design Co ltd
Beijing Kuixin Integrated Circuit Design Co ltd
Original Assignee
Shanghai Kuixin Integrated Circuit Design Co ltd
Beijing Kuixin Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kuixin Integrated Circuit Design Co ltd, Beijing Kuixin Integrated Circuit Design Co ltd filed Critical Shanghai Kuixin Integrated Circuit Design Co ltd
Priority to CN202211092302.7A priority Critical patent/CN115171766B/zh
Publication of CN115171766A publication Critical patent/CN115171766A/zh
Application granted granted Critical
Publication of CN115171766B publication Critical patent/CN115171766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种存储颗粒电阻网络的阻值校准方法与装置，属于存储器技术领域，所述方法包括：获取目标存储颗粒当前校准节点对应的运行参数集，将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率，基于所述阻值校准参数预测模型输出的校准频率，确定下一校准节点，并基于所述阻值校准参数预测模型输出的上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准，能够在确保信号传输质量的基础上最大限度降低对系统性能的影响，同时降低功耗和成本。

Description

存储颗粒电阻网络的阻值校准方法和装置
技术领域
本申请涉及存储器技术领域，尤其涉及一种存储颗粒电阻网络的阻值校准方法和装置。
背景技术
在DDR，HBM，NAND Flash等存储颗粒设计时，为提高信号的完整性和信号驱动能力，均会在芯片的DQ PAD内配置上拉电阻网络和下拉电阻网络，通过使能这些电阻获得不同组合的端接值。然而这些由多晶硅制成的内部电阻，其阻值会随着PVT（制程、电压和温度）变化而有所改变，进而导致终端电阻和终端驱动误差，随着颗粒传输频率的不断提高，信号传输的损耗、干扰等会明显增加。
为了改善上述问题，现有技术通常会在芯片内部设置校准模块，在芯片颗粒初始化或者运行时，通过该校准模块基于ZQ PAD外接的参考电阻对各上拉电阻和下拉电阻逐一进行校准（行业内称为ZQ校准），使其阻值保持固定（如DDR中上、下拉电阻阻值均为240欧姆）。但是，一方面，ZQ校准的精度同样会因工作环境的变化而出现波动，导致信号传输质量仍然无法保证，另一方面，由于ZQ校准时芯片需处于非运行状态，因此频繁的ZQ校准过程会影响系统的性能，并导致功耗提升，且校准模块的设置会导致芯片的设计和制造成本提高。
发明内容
本申请提供一种存储颗粒电阻网络的阻值校准方法和装置，以用于解决现有ZQ校准无法保证信号传输质量，且影响系统性能，提高功耗和成本的问题，在确保信号传输质量的基础上最大限度降低对系统性能的影响，同时降低功耗和成本。
本申请提供一种存储颗粒电阻网络的阻值校准方法，所述方法包括：
获取目标存储颗粒当前校准节点对应的运行参数集；
将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；
基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的确定步骤包括：
对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；
对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，具体包括：
基于第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码以得到不同的上拉电阻网络配置参数集合；
基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准，并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，具体包括：
基于第二预设步长增大样本存储颗粒的下拉电阻网络中各电阻对应的输出低电平门限代码以得到不同的下拉电阻网络配置参数集合；
基于不同的下拉电阻网络配置参数集合对所述样本存储颗粒的下拉电阻网络进行校准，并确定第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的下拉电阻网络配置参数集合作为目标下拉电阻网络配置参数集合。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述样本对应的目标校准频率的确定步骤包括：
控制样本存储颗粒分别以不同的运行频率运行第三预设时长；
对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，具体包括：
基于第三预设步长增大校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准；
获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小误码率对应的校准频率作为目标校准频率。
根据本申请提供的一种存储颗粒电阻网络的阻值校准方法，所述采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，具体包括：
基于当前运行频率对应的运行区间，确定当前校准频率对应的校准节点；
获取当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压；
基于当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，以及，内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合；
基于各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合分别对样本存储颗粒的上拉和下拉电阻网络进行校准。
本申请还提供一种存储颗粒电阻网络的阻值校准装置，所述装置包括：
运行参数获取模块，用于获取目标存储颗粒当前校准节点对应的运行参数集；
校准参数预测模块，用于将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；
阻值校准模块，用于基于所述阻值校准参数预测模型输出的校准频率，确定下一校准节点，并基于所述阻值校准参数预测模型输出的上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述存储颗粒电阻网络的阻值校准方法的步骤。
本申请还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述存储颗粒电阻网络的阻值校准方法的步骤。
本申请提供的存储颗粒电阻网络的阻值校准方法与装置，通过获取目标存储颗粒当前校准节点对应的运行参数集；将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压，能够在存储颗粒运行期间基于模型预测校准频率对其电阻网络的阻值进行高效准确地校准，无需设置ZQ校准电路，最大限度降低了工作环境对信号传输质量的影响，同时也避免了ZQ校准电路对系统性能的影响，降低了芯片功耗和成本。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是DDR3电阻网络的简化示意图；
图2是现有的DRAM内部电阻校准电路示意图；
图3是本申请提供的存储颗粒电阻网络的阻值校准方法的流程示意图；
图4是本是本申请提供的样本对应的目标上拉和下拉电阻网络配置参数集合的确定方法的流程示意图；
图5是本申请提供的样本对应的目标校准频率的确定方法的流程示意图；
图6是本申请提供的阻值校准参数预测模型的结构示意图；
图7是本申请提供的存储颗粒电阻网络的阻值校准装置的结构示意图；
图8是本申请提供的电子设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是DDR3电阻网络的简化示意图，如图1所示，DDR3的电阻网络包括上拉电阻网络和下拉电阻网络，上拉电阻网络一端连接DQ，另一端连接VDDQ，下拉电阻网络一端连接DQ，另一端接地，上拉电阻网络包括7个并联的上拉电阻，下拉电阻网络包括7个并联的下拉电阻。每个电阻由多个MOS管（金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor）生成，通过控制上部MOS管来和DQ导通或断开，每个电阻在正常工作的时候应为240欧姆。
DQ是数据传输的双向PAD。在读操作期间作为信号发送方，通过配置DQ PAD内的上拉电阻网络（即控制目标上拉电阻导通）来提供合适的输出驱动电压；在写操作期间作为信号接收方，通过配置DQ PAD内下拉电阻网络（即控制目标下拉电阻导通）来设置合适的ODT（on-die termination，终端电阻）来改善信号完整性。具体的，在DQ作为输出时，断开所有下拉电阻，只有上拉电阻和DQ连接,并且控制上拉电阻的导通个数，来控制输出驱动电压。在DQ作为输入时，断开所有上拉电阻，只有下拉电阻和DQ连接,并且通过控制下拉电阻的导通个数，生成需要的ODT。基于此，为了保证信号的完整性和信号驱动能力，电阻网络中的各上拉电阻和下拉电阻的阻值必须为固定值。
但这些由多晶硅制成的上拉和下拉电阻会随着PVT变化而有所改变，同时，随着颗粒的传输频率的不断提高，信号传输的损耗、干扰等都会更加明显。因此，为了满足高频下信号完整性的需求，现有技术通过连接在ZQ Pad 外部的240Ω±1%的参考电阻对DQ Pad内部的上、下拉电阻网络中的每个电阻进行校准。图2是现有的DRAM（Dynamic Random AccessMemory，动态随机存取存储器）内部电阻校准电路示意图，其对应于上拉电阻的校准过程，如图所示，左侧方框为DQ校准控制模块（即DQ calibration control block），图中VDDQ/2作为参考电压，由DRAM内部产生。最右侧的240Ω external resistor即为参考电阻，虚线框内为上拉电阻的具体电路结构，其中，最右侧为一个略大于240Ω的多晶硅电阻，和该电阻并联的有5个P沟道器件，通过控制P沟道器件的导通个数，来使该电路最终等效电阻为240Ω。具体校准过程包括以下步骤：1、收到ZQ校准命令后，PUP会被驱动为低电平，使和VDDQ连接的MOS管导通；2、DQ校准控制模块通过调整输出高电平门限代码VOH<0:4>, 来使不同的P沟道器件导通，所述VOH<0:4>为5位二进制代码，用于控制5个P沟道器件的通断；3、比较VPULL-UP（即XRES点的电压）和VDDQ/2的电压，当二者相等时校准完成，并记录该电阻对应的VOH<0:4>的值；4、通过该电阻对应的VOH<0:4>的值对该电阻进行校准（即基于VOH<0:4>的值控制电阻中相应MOS管的通断）。重复执行上述步骤，即可完成上拉电阻网络中各电阻的校准。下拉电阻网络的校准方式与上拉电阻网络类似，基于VOL<0:4>对相应下拉电阻进行校准，并通过电压比对确定最合适的输出低电平门限代码VOL<0:4>，其详细步骤可与上拉电阻的校准步骤相互参照，在此不再赘述。可以理解的是，对于不同的存储颗粒而言，上拉和下拉电阻网络中的电阻数量、电阻阻值和电阻中的MOS管数量会有所差异，因此，对应的ZQ校准流程、参考电阻的阻值以及VOH和VOL的位数需要基于实际情况进行适应性调整。
虽然现有的ZQ校准方式能够一定程度上改善存储颗粒的信号传输质量，然而ZQ校准的前提是外部参考电阻不会随环境变化，在任何条件下都为固定值，在实际应用过程中，该前提条件很难达到，因此，ZQ校准的精度会因工作环境的变化而出现波动，进而导致存储颗粒的信号传输质量降低，且由于ZQ校准时芯片需处于非运行状态，因此频繁的ZQ校准过程会影响存储颗粒的性能，并导致功耗提升。同时，前述DQ校准控制模块和外部参考电阻的设置会导致存储颗粒的设计和制造成本提高。基于此，本申请提出一种存储颗粒电阻网络的阻值校准方法和装置，用于取代现有的ZQ校准方案，在确保信号传输质量的基础上最大限度降低对系统性能的影响，同时降低功耗和成本。
图3为本申请提供的存储颗粒电阻网络的阻值校准方法的流程示意图，如图3所示，该方法包括：
步骤101，获取目标存储颗粒当前校准节点对应的运行参数集。
步骤102，将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率。
步骤103，基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
具体的，本申请实施例充分考虑工作环境因素对电阻网络中各上拉和下拉电阻的影响，基于存储设备中各存储颗粒的运行状态，通过神经网络模型自动预测各电阻对应的配置参数并基于所述配置参数对电阻阻值进行校准。其具体的校准过程如下：
首先获取目标存储颗粒当前校准节点对应的运行参数集，可以理解的是，所述目标存储颗粒可以为存储设备包括的存储颗粒中的任一个，要实现整个存储设备中电阻网络的阻值校准，需要遍历存储设备中全部存储颗粒对应的电阻网络并进行针对性校准，以确保各存储颗粒的信号完整性和信号驱动能力。所述运行参数可以通过存储颗粒内部或外部的状态监测单元检测得到。所述当前校准节点对应于存储颗粒工作的某一时间点。
获取目标存储颗粒当前校准节点对应的运行参数集之后，将所述运行参数集输入训练好的阻值校准参数预测模型，即可得到对应的上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合对目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准。同时，本申请实施例的阻值校准参数预测模型还会基于所述当前校准节点对应的运行参数集输出校准频率（即存储颗粒电阻网络的阻值校准频率），基于该校准频率可以确定下一校准节点，并在下一校准节点继续执行步骤101-103，以完成下一轮阻值校准。基于此，即可在存储颗粒工作过程中持续对存储颗粒电阻网络的阻值进行高效准确地校准，最大限度降低了工作环境对信号传输质量的影响，同时无需设置额外的ZQ校准电路，避免了ZQ校准电路对系统性能的影响，降低了芯片成本。所述校准频率可以基于目标存储颗粒的运行状态动态更新，以在确保存储颗粒信号传输质量的基础上，最大限度降低阻值校准过程的功耗。可以理解的是，正常情况下，需要根据实际需求预先设定执行阻值校准的起始时间点（即初始校准节点），所述初始校准节点可以是存储颗粒工作过程中的任意时间点，本申请实施例优选初始化完成时（即存储颗粒开始工作的时刻），基于此，可以实现存储颗粒全工作流程的阻值校准，最大限度确保信号传输质量。确定初始校准节点之后，所述阻值校准参数预测模型即可根据目标存储颗粒的运行参数集确定校准频率，进而确定下一校准节点，依此类推。因此，所述当前校准节点可以是初始校准节点，也可以是基于所述阻值校准参数预测模型输出的校准频率确定的后续校准节点。
其中，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。基于前述内容可知，电阻网络中的电阻会随电压和温度的变化而改变，基于此，为了准确预测上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，本申请实施例将存储颗粒的内部温度、核心电源电压和I/O电源电压作为阻值校准参数预测模型的输入参数，同时，本申请发明人通过研究发现，存储颗粒的运行频率越高，存储颗粒内部温度的上升速率越高，进而导致电阻网络中电阻阻值的变化速率升高，而电阻阻值的变化速率升高，意味着相应的校准频率也需要提高，以保证信号传输质量，基于此，本申请实施例进一步将存储颗粒的运行频率作为阻值校准参数预测模型的输入参数，以用于实现校准频率的准确预测。所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码，其具体原理在前述示例中已经进行了详细描述，在此不再赘述。
所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的。所述目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率指各样本对应的最优上拉电阻网络配置参数集合、最优下拉电阻网络配置参数集合和最优校准频率。基于此，能够确保训练好的阻值校准参数预测模型能够高效准确地预测不同校准节点对应的上、下拉电阻网络配置参数集合和校准频率。
本申请实施例提供的方法，通过获取目标存储颗粒当前校准节点对应的运行参数集；将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压，能够在存储颗粒运行期间基于模型预测校准频率对其电阻网络的阻值进行高效准确地校准，无需设置ZQ校准电路，最大限度降低了工作环境对信号传输质量的影响，同时也避免了ZQ校准电路对系统性能的影响，降低了芯片功耗和成本。
基于上述实施例，图4是本是本申请提供的样本对应的目标上拉和下拉电阻网络配置参数集合的确定方法的流程示意图，如图4所示，所述样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的确定步骤包括：
步骤201，对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；
步骤202，对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合。
具体的，为了提高样本的全面性，以保证阻值校准参数预测模型的预测精度。本申请实施例通过外部设备调节样本存储颗粒的运行环境，以模拟不同的运行工况。通过温箱调节存储颗粒的外部温度，进而达到调节存储颗粒内部温度的目的，通过电压拉偏仪器调节核心电源电压和I/O电源电压。基于此，可以模拟样本存储颗粒的各种运行工况，并获取不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本。可以理解的是，所述运行工况均位于样本存储颗粒可工作的范围内。
同时，对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，为获取其对应的目标上拉电阻网络配置参数集合，本申请实施例分别采用不同的上拉电阻网络配置参数集合对当前运行工况下的样本存储颗粒的上拉电阻网络进行校准，并通过误码仪抓取第一预设时长内的信号误码率（即每个上拉电阻网络配置参数集合对应一个信号误码率）。所述信号误码率为信号传输质量的评价指标，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，即可确定使得信号传输质量最优的目标上拉电阻网络配置参数集合。所述目标下拉电阻网络配置参数集合的确定步骤与目标上拉电阻网络配置参数集合的确定步骤相似，其具体内容在此不再赘述。基于前述实施例可知，由于在DQ作为输出时，只有上拉电阻和DQ连接；在DQ作为输入时，只有下拉电阻和DQ连接，因此，对于不同上拉电阻网络配置参数集合对应的信号误码率是在DQ作为输出（即进行读操作）的情况下确定的，对于不同下拉电阻网络配置参数集合对应的信号误码率是在DQ作为输入（即进行写操作）的情况下确定的，基于此，可以避免不同上拉电阻网络配置参数集合对应的信号误码率的确定过程与不同下拉电阻网络配置参数集合对应的信号误码率的确定过程发生干扰，提高信号误码率的可信度，进而保证样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的准确性，进一步保证阻值校准参数预测模型的预测精度。可以理解的是，所述第一和第二预设时长可以在确保误码率精度的基础上根据实际需要进行自由调整，所述第一和第二预设时长可以相同，也可以不同，本申请实施例对此不作具体限定。
本申请实施例提供的方法，对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，能够全面准确地确定样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合，保证阻值校准参数预测模型的精度。
基于上述任一实施例，所述基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，具体包括：
基于第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码以得到不同的上拉电阻网络配置参数集合；
基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准，并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。
具体的，基于前述实施例可知，由于高电平门限代码为二进制代码，出于覆盖电阻中MOS管通断的全部情形，以确保目标上拉电阻网络配置参数集合的准确性的考虑，所述第一预设步长优选为十进制数“1”。基于所述第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码，即可得到不同的上拉电阻网络配置参数集合。值得注意的是，一次输出高电平门限代码调整仅针对一个目标电阻，基于此，即可得到全部上拉电阻网络配置参数集合。再基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准（即基于上拉电阻网络配置参数集合中各电阻对应的高电平门限代码，对相应电阻中的MOS管进行通断控制），并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率。基于前述实施例可知，所述信号误码率为信号传输质量的评价指标，信号误码率越低说明信号传输质量越高，基于此，即可将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。
本申请实施例提供的方法，所述基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，具体包括：基于第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码以得到不同的上拉电阻网络配置参数集合；基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准，并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率；将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。能够准确确定目标上拉电阻网络配置参数集合，进而保证模型的精度。
基于上述任一实施例，所述基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，具体包括：
基于第二预设步长增大样本存储颗粒的下拉电阻网络中各电阻对应的输出低电平门限代码以得到不同的下拉电阻网络配置参数集合；
基于不同的下拉电阻网络配置参数集合对所述样本存储颗粒的下拉电阻网络进行校准，并确定第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的下拉电阻网络配置参数集合作为目标下拉电阻网络配置参数集合。
具体的，所述目标下拉电阻网络配置参数集合的确定步骤与所述目标上拉电阻网络配置参数集合的确定步骤相似，其具体步骤和实现原理在此不再赘述。
本申请实施例提供的方法，所述基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，具体包括：基于第二预设步长增大样本存储颗粒的下拉电阻网络中各电阻对应的输出低电平门限代码以得到不同的下拉电阻网络配置参数集合；基于不同的下拉电阻网络配置参数集合对所述样本存储颗粒的下拉电阻网络进行校准，并确定第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率；将信号误码率最低时对应的下拉电阻网络配置参数集合作为目标下拉电阻网络配置参数集合。能够准确确定目标下拉电阻网络配置参数集合，进而保证模型的精度。
基于上述任一实施例，图5是本申请提供的样本对应的目标校准频率的确定方法的流程示意图，如图5所示，所述样本对应的目标校准频率的确定步骤包括：
步骤301，控制样本存储颗粒分别以不同的运行频率运行第三预设时长；
步骤302，对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率。
具体的，基于前述实施例可知，存储颗粒的运行频率为校准频率的直接影响因素，基于此，本申请实施例需要准确确定样本对应的目标校准频率，以在保证信号传输质量的基础上，最大限度降低存储颗粒的功耗。确定目标校准频率具体步骤如下：
首先控制样本存储颗粒分别以不同的运行频率运行第三预设时长，所述第三预设时长可以根据实际需要自由设定。对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准。由于前述目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的确定过程中已经得到了不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本，以及，所述样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合。因此，对于任一运行频率对应的运行区间，获取样本存储颗粒内部温度、核心电源电压和I/O电源电压的实时值之后，即可快速确定对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合。在此基础上，本申请实施例可以基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行快速校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，进而快速准确地确定所述目标校准频率。
本申请实施例提供的方法，所述样本对应的目标校准频率的确定步骤包括：控制样本存储颗粒分别以不同的运行频率运行第三预设时长；对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，能够快速准确确定目标校准频率，进而保证模型的创建效率和精度，同时所述目标校准频率能够在保证信号传输质量的基础上，最大限度降低存储颗粒的功耗。
基于上述任一实施例，所述基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，具体包括：
基于第三预设步长增大校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准；
获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小信号误码率对应的校准频率作为目标校准频率。
具体的，所述第三预设步长可以根据实际需要进行调整。可以理解的是，正常情况下，所述校准频率越大，信号传输质量越高。但本申请发明人研究发现，当校准频率超过某一阈值时，信号传输质量（对应于信号误码率）将保持不变，但过高的校准频率将导致存储颗粒功耗激增。基于此，本申请实施例通过采用不同的校准频率对样本存储颗粒进行校准的方式，确定前述校准频率阈值（即所述目标校准频率），以在保证信号传输质量的基础上，最大限度降低存储颗粒的功耗。
基于前述原理，本申请实施例采用从小到大的顺序逐步调整校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准（具体校准过程在前述实施例已经进行了详细阐述，在此不再赘述）。再获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小误码率对应的校准频率（即前述校准频率阈值）作为目标校准频率。
本申请实施例提供的方法，所述基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，具体包括：基于第三预设步长增大校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准；获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小误码率对应的校准频率作为目标校准频率，能够准确确定目标校准频率，在保证信号传输质量的基础上，最大限度降低存储颗粒的功耗。
基于上述任一实施例，所述采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，具体包括：
基于当前运行频率对应的运行区间，确定当前校准频率对应的校准节点；
获取当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压；
基于当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，以及，内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合；
基于各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合分别对样本存储颗粒的上拉和下拉电阻网络进行校准。
具体的，所述当前运行频率对应的运行区间即样本存储颗粒在当前运行频率下运行对应的时间区间，基于所述时间区间及当前校准频率，即可快速确定对应的校准节点，再依次获取各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，即可基于前述目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合确定过程中得到的内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，快速确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合，并用于样本存储颗粒的电阻网路校准。基于此，本申请实施例能够基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行快速校准，进而保证了目标校准频率的确定效率。
本申请实施例提供的方法，所述采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，具体包括：基于当前运行频率对应的运行区间，确定当前校准频率对应的校准节点；获取当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压；基于当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，以及，内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合；基于各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合分别对样本存储颗粒的上拉和下拉电阻网络进行校准，能够基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行快速校准，保证了目标校准频率的确定效率。
确定了运行参数集样本以及所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率之后，即可对阻值校准参数预测模型进行训练，训练的具体流程如下：
1）、对各运行参数集样本及对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行归一化，得到输入向量：
Figure M_220902120130367_367329001
，以及对应的输出向量
Figure M_220902120130429_429829002
；
2）、基于BP神经网络构建阻值校准参数预测模型，图7是本申请提供的存储颗粒电阻网络的阻值校准装置的结构示意图，如图7所示，所述模型包括输入层、隐含层和输出层，其中隐含层的层数以及隐含层中的神经元数量可根据实际性能效果以及应用目标进行选择。此处，可根据如下公式确定隐含层的神经元数量：
Figure M_220902120130476_476713001
；
其中，
Figure M_220902120130525_525544001
表示隐含层的神经元数量，
Figure M_220902120130556_556782002
和
Figure M_220902120130588_588961003
分别表示输入层和输出层的神经元数量，
Figure M_220902120130603_603664004
为可选择的调节参数。例如，如图7所示，可以设置每个隐含层的神经元数量为5，隐含层的层数为3以兼顾模型预测时的运算复杂度以及模型预测的精度。第
Figure M_220902120130634_634910005
个隐含层各神经元的输出可以用如下函数组求出：
Figure M_220902120130666_666157001
；
其中，
Figure M_220902120130810_810693001
为第
Figure M_220902120130841_841934002
个隐含层的输出，
Figure M_220902120130873_873194003
为该层5个神经元的输出，
Figure M_220902120130908_908822004
表示神经元激活函数，
Figure M_220902120130940_940096005
为第l层第i个神经元的输入，
Figure M_220902120130971_971321006
表示对于第
Figure M_220902120131065_065097007
层的第
Figure M_220902120131101_101209008
个神经元有
Figure M_220902120131132_132495009
层的
Figure M_220902120131163_163721010
个神经元与该神经元有突触连接,
Figure M_220902120131179_179371011
表示为从
Figure M_220902120131210_210604012
层的第
Figure M_220902120131226_226210013
个神经元与第
Figure M_220902120131257_257480014
层的第
Figure M_220902120131289_289140015
个神经元之间的权重，
Figure M_220902120131304_304366016
表示为
Figure M_220902120131335_335597017
层神经元
Figure M_220902120131366_366857018
的偏置；此处可以选用如下sigmod函数作为非线性激活函数：
Figure M_220902120131398_398088001
；
3）、基于前述输入输出向量对，对所述阻值校准参数预测模型进行训练，并基于预测值和实际值之间的误差对模型参数进行反向调节。设共有
Figure M_220902120131429_429352001
组输入输出对，阻值校准参数预测模型基于输入向量计算预测值
Figure M_220902120131444_444984002
与实际值
Figure M_220902120131495_495223003
（即输入向量对应的输出向量）之间的误差来改进各层的权值和偏置。具体的，误差计算公式为：
Figure M_220902120131526_526989001
；
其中，
Figure M_220902120131558_558282001
为模型误差，m为训练样本数量，
Figure M_220902120131589_589517002
为第i个训练样本对应的预测值，
Figure M_220902120131620_620738003
为第i个训练样本对应的目标值。
阻值校准参数预测模型的模型参数可以采用如下公式进行反向修正：
Figure M_220902120131652_652001001
；
Figure M_220902120131754_754083001
；
其中，
Figure M_220902120131785_785340001
为学习速率，取值范围为[0,1]，此处可取0.05。
下面对本申请提供的存储颗粒电阻网络的阻值校准装置进行描述，下文描述的存储颗粒电阻网络的阻值校准装置与上文描述的存储颗粒电阻网络的阻值校准方法可相互对应参照。
基于上述任一实施例，图7是本申请提供的存储颗粒电阻网络的阻值校准装置的结构示意图，如图7所示，该装置包括：
运行参数获取模块701，用于获取目标存储颗粒当前校准节点对应的运行参数集；
校准参数预测模块702，用于将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；
阻值校准模块703，用于基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
本申请实施例提供的装置，通过运行参数获取模块获取目标存储颗粒当前校准节点对应的运行参数集；校准参数预测模块将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；阻值校准模块基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压，能够在存储颗粒运行期间基于模型预测校准频率对其电阻网络的阻值进行高效准确地校准，无需设置ZQ校准电路，最大限度降低了工作环境对信号传输质量的影响，同时也避免了ZQ校准电路对系统性能的影响，降低了芯片功耗和成本。
基于上述实施例，所述装置还包括目标电阻网络配置参数确定模块，所述目标电阻网络配置参数确定模块用于执行以下操作：
对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；
对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合。
基于上述任一实施例，所述基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，具体包括：
基于第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码以得到不同的上拉电阻网络配置参数集合；
基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准，并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。
基于上述任一实施例，所述基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，具体包括：
基于第二预设步长增大样本存储颗粒的下拉电阻网络中各电阻对应的输出低电平门限代码以得到不同的下拉电阻网络配置参数集合；
基于不同的下拉电阻网络配置参数集合对所述样本存储颗粒的下拉电阻网络进行校准，并确定第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的下拉电阻网络配置参数集合作为目标下拉电阻网络配置参数集合。
基于上述任一实施例，所述装置还包括目标校准频率确定模块，所述目标校准频率确定模块用于执行以下操作：
控制样本存储颗粒分别以不同的运行频率运行第三预设时长；
对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率。
基于上述任一实施例，所述基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，具体包括：
基于第三预设步长增大校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准；
获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小误码率对应的校准频率作为目标校准频率。
基于上述任一实施例，所述采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，具体包括：
基于当前运行频率对应的运行区间，确定当前校准频率对应的校准节点；
获取当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压；
基于当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，以及，内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合；
基于各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合分别对样本存储颗粒的上拉和下拉电阻网络进行校准。
图8示例了一种电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)801、通信接口(Communications Interface)802、存储器(memory)803和通信总线804，其中，处理器801，通信接口802，存储器803通过通信总线804完成相互间的通信。处理器801可以调用存储器803中的逻辑指令，以执行上述各方法所提供的存储颗粒电阻网络的阻值校准方法，所述方法包括：获取目标存储颗粒当前校准节点对应的运行参数集；将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
此外，上述的存储器803中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的存储颗粒电阻网络的阻值校准方法，所述方法包括：获取目标存储颗粒当前校准节点对应的运行参数集；将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的存储颗粒电阻网络的阻值校准方法，所述方法包括：获取目标存储颗粒当前校准节点对应的运行参数集；将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种存储颗粒电阻网络的阻值校准方法，其特征在于，所述方法包括：
获取目标存储颗粒当前校准节点对应的运行参数集；
将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；
基于所述校准频率确定下一校准节点，并基于所述上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压；
所述样本对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的确定步骤包括：
对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；
对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合。
2.根据权利要求1所述的存储颗粒电阻网络的阻值校准方法，其特征在于，所述基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，具体包括：
基于第一预设步长增大样本存储颗粒的上拉电阻网络中各电阻对应的输出高电平门限代码以得到不同的上拉电阻网络配置参数集合；
基于不同的上拉电阻网络配置参数集合对所述样本存储颗粒的上拉电阻网络进行校准，并确定第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的上拉电阻网络配置参数集合作为目标上拉电阻网络配置参数集合。
3.根据权利要求2所述的存储颗粒电阻网络的阻值校准方法，其特征在于，所述基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合，具体包括：
基于第二预设步长增大样本存储颗粒的下拉电阻网络中各电阻对应的输出低电平门限代码以得到不同的下拉电阻网络配置参数集合；
基于不同的下拉电阻网络配置参数集合对所述样本存储颗粒的下拉电阻网络进行校准，并确定第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率；
将信号误码率最低时对应的下拉电阻网络配置参数集合作为目标下拉电阻网络配置参数集合。
4.根据权利要求3所述的存储颗粒电阻网络的阻值校准方法，其特征在于，所述样本对应的目标校准频率的确定步骤包括：
控制样本存储颗粒分别以不同的运行频率运行第三预设时长；
对于任一运行频率对应的运行区间，基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率。
5.根据权利要求4所述的存储颗粒电阻网络的阻值校准方法，其特征在于，所述基于不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，并基于所述第三预设时长内不同校准频率对应的信号误码率，确定目标校准频率，具体包括：
基于第三预设步长增大校准频率，并依次采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准；
获取所述第三预设时长内不同校准频率对应的信号误码率序列，并将所述信号误码率序列中首个最小误码率对应的校准频率作为目标校准频率。
6.根据权利要求5所述的存储颗粒电阻网络的阻值校准方法，其特征在于，所述采用不同的校准频率对所述样本存储颗粒的上拉和下拉电阻网络进行校准，具体包括：
基于当前运行频率对应的运行区间，确定当前校准频率对应的校准节点；
获取当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压；
基于当前校准频率对应的各校准节点样本存储颗粒的内部温度、核心电源电压和I/O电源电压，以及，内部温度、核心电源电压和I/O电源电压样本与目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合的对应关系，确定各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合；
基于各校准节点对应的目标上拉电阻网络配置参数集合和目标下拉电阻网络配置参数集合分别对样本存储颗粒的上拉和下拉电阻网络进行校准。
7.一种存储颗粒电阻网络的阻值校准装置，其特征在于，所述装置包括：
运行参数获取模块，用于获取目标存储颗粒当前校准节点对应的运行参数集；
校准参数预测模块，用于将所述当前校准节点对应的运行参数集输入训练好的阻值校准参数预测模型，输出所述运行参数集对应的上拉电阻网络参数配置参数集合、下拉电阻网络参数配置参数集合和校准频率；
阻值校准模块，用于基于所述阻值校准参数预测模型输出的校准频率，确定下一校准节点，并基于所述阻值校准参数预测模型输出的上拉电阻网络配置参数集合和下拉电阻网络配置参数集合，分别对所述目标存储颗粒中的上拉电阻网络和下拉电阻网络进行校准；
其中，所述上拉电阻网络配置参数集合包括上拉电阻网络中各电阻对应的输出高电平门限代码，所述下拉电阻网络配置参数集合包括下拉电阻网络中各电阻对应的输出低电平门限代码；所述阻值校准参数预测模型是基于运行参数集样本以及预先确定的所述样本对应的目标上拉电阻网络配置参数集合、目标下拉电阻网络配置参数集合和目标校准频率进行训练得到的，所述运行参数集包括内部温度、运行频率、核心电源电压和I/O电源电压；
所述装置还包括目标电阻网络配置参数确定模块，所述目标电阻网络配置参数确定模块用于执行以下操作：
对样本存储颗粒的运行环境进行调节，以获取样本存储颗粒不同运行工况对应的内部温度、核心电源电压和I/O电源电压样本；
对于任一运行工况对应的内部温度、核心电源电压和I/O电源电压样本，基于第一预设时长内不同上拉电阻网络配置参数集合对应的信号误码率，确定目标上拉电阻网络配置参数集合，并基于第二预设时长内不同下拉电阻网络配置参数集合对应的信号误码率，确定目标下拉电阻网络配置参数集合。
8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6任一项所述存储颗粒电阻网络的阻值校准方法的步骤。
9.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述存储颗粒电阻网络的阻值校准方法的步骤。
CN202211092302.7A 2022-09-08 2022-09-08 存储颗粒电阻网络的阻值校准方法和装置 Active CN115171766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211092302.7A CN115171766B (zh) 2022-09-08 2022-09-08 存储颗粒电阻网络的阻值校准方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211092302.7A CN115171766B (zh) 2022-09-08 2022-09-08 存储颗粒电阻网络的阻值校准方法和装置

Publications (2)

Publication Number Publication Date
CN115171766A CN115171766A (zh) 2022-10-11
CN115171766B true CN115171766B (zh) 2022-11-29

Family

ID=83481060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211092302.7A Active CN115171766B (zh) 2022-09-08 2022-09-08 存储颗粒电阻网络的阻值校准方法和装置

Country Status (1)

Country Link
CN (1) CN115171766B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393576A (zh) * 2016-05-11 2017-11-24 三星电子株式会社 阻抗校准电路、包括其的半导体存储器设备及其操作方法
CN114692427A (zh) * 2022-04-20 2022-07-01 为准（北京）电子科技有限公司 设备校准方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110013704A (ko) * 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
CN108511013B (zh) * 2018-05-28 2023-10-20 长鑫存储技术有限公司 Zq校准电路的驱动电路及驱动方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393576A (zh) * 2016-05-11 2017-11-24 三星电子株式会社 阻抗校准电路、包括其的半导体存储器设备及其操作方法
CN114692427A (zh) * 2022-04-20 2022-07-01 为准（北京）电子科技有限公司 设备校准方法及装置

Also Published As

Publication number Publication date
CN115171766A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN101226764B (zh) 校准电路、半导体器件及调整半导体器件输出特性的方法
KR101024244B1 (ko) 임피던스 조절 장치
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
US20150067292A1 (en) Impedance adjustment in a memory device
US20110133774A1 (en) Method and apparatus for high resolution zq calibration
CN101136238A (zh) 半导体器件的输出电路
WO2002039685A2 (en) Low-voltage differential receiver/transmitter and calibration method thereof
US9111603B1 (en) Systems and methods for memory controller reference voltage calibration
US9608632B1 (en) Resistance calibration method and related calibration system
US20210089893A1 (en) Method for compensating for process variation by means of activation value adjustment in analog binarized neural network circuit, and system therefor
US20060044008A1 (en) Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method
US20100164540A1 (en) Semiconductor Memory Device
US20160254812A1 (en) Apparatus for calibrating off-chip driver/on-die termination circuits
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
US11562225B2 (en) Automatic monitoring and adjustment of machine learning model training
CN115171766B (zh) 存储颗粒电阻网络的阻值校准方法和装置
US8963577B2 (en) Termination impedance apparatus with calibration circuit and method therefor
KR20190075788A (ko) 캘리브레이션 장치를 포함하는 스토리지 장치
US6922076B2 (en) Scalable termination
US7888948B2 (en) Controlling an analog signal in an integrated circuit
CN116189746B (zh) 存储器芯片的zq校准电路和方法
KR20100006887A (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
TWI812919B (zh) 記憶體控制器及其控制方法
US11689394B2 (en) Memory decision feedback equalizer
CN117391016A (zh) 仿真电路、阻抗校准仿真方法与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant