CN117391016A - 仿真电路、阻抗校准仿真方法与电子设备 - Google Patents

Abstract

本公开提供一种仿真电路、基于该仿真电路的阻抗校准仿真方法和执行该方法的电子设备。仿真电路包括：电压设置模块，用于生成第一数据和第二数据；电压比较模块，连接所述电压设置模块，用于对所述第一数据和所述第二数据进行比较以输出比较结果；电压校准模块，输入端连接所述电压比较模块，输出端连接所述电压设置模块，用于根据所述比较结果更新并输出校准数据，以使所述电压设置模块根据所述校准数据调整所述第一数据。本公开实施例可以提高比较电路的仿真速度。

Description

仿真电路、阻抗校准仿真方法与电子设备

技术领域

本公开涉及集成电路设计技术领域，具体而言，涉及一种能够提高仿真效率的仿真电路，以及基于该仿真电路实施的阻抗校准仿真方法和执行该方法的电子设备。

背景技术

电路仿真是芯片设计中的一个重要过程。通过在仿真软件中按照设计的电路图搭建仿真电路，设置仿真电路中每个仿真元件的参数，并运行仿真电路，芯片设计人员可以及时观察到电路的仿真运行数据，并根据仿真运行数据对电路进行调整。

但是在仿真过程中，比较器、运算放大器等模拟电路的仿真运算效率非常低，各仿真元件需要较长时间才能完成对模拟电压的处理，这就导致涉及大量模拟电路的芯片的仿真效率较低。

因此，需要提高模拟电路的仿真效率。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种能够提高仿真效率的仿真电路，以及基于该仿真电路实施的阻抗校准仿真方法，用于至少在一定程度上克服集成电路仿真效率低的问题。

根据本公开的第一方面，提供一种仿真电路，包括：电压设置模块，用于生成第一数据和第二数据；电压比较模块，连接所述电压设置模块，用于对所述第一数据和所述第二数据进行比较以输出比较结果；电压校准模块，输入端连接所述电压比较模块，输出端连接所述电压设置模块，用于根据所述比较结果更新并输出校准数据，以使所述电压设置模块根据所述校准数据调整所述第一数据。

在本公开的一种示例性实施例中，所述电压校准模块按照预设数列更新并输出所述校准数据，所述预设数列包括多个预设数据，所述预设数列中的预设数据从大到小排列。

在本公开的一种示例性实施例中，所述校准数据为M位二进制数，所述预设数列中的第i个预设数据等于2的M-(i+1)次方，1≤i≤M-1，所述电压校准模块根据第i次比较结果，确定所述校准数据与所述第i个预设数据进行加法或减法处理，以更新并输出所述校准数据。

在本公开的一种示例性实施例中，所述电压设置模块根据接收到的所述校准数据，确定调节方向数据，并根据所述调节方向数据调节所述第一数据。

在本公开的一种示例性实施例中，在所述比较结果表示所述第一数据小于所述第二数据时，所述调节方向数据指示数值增加，在所述比较结果表示所述第一数据大于所述第二数据时，所述调节方向数据指示数值减小。

在本公开的一种示例性实施例中，在所述第一数据大于第二数据时，所述比较结果为第一值；在所述第一数据小于第二数据时，所述比较结果为第二值；当所述比较结果的变化情况符合预设条件时，停止调节所述第一数据。

在本公开的一种示例性实施例中，所述预设条件包括在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值；或者，在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值。

在本公开的一种示例性实施例中，所述第一数据为随机产生的待调节电压，所述第二数据为参考电压，所述电压校准模块对应仿真电路中的多个元件，用于执行阻抗校准过程的校准数据输出。

根据本公开的第二方面，提供一种阻抗校准仿真方法，应用于如上任一项所述的仿真电路，所述方法包括：获取第一数据和第二数据；对所述第一数据和所述第二数据进行比较，生成比较结果；根据所述比较结果更新校准数据；根据所述校准数据调节所述第一数据并重新输出所述第一数据。

在本公开的一种示例性实施例中，所述根据所述比较结果更新校准数据包括：按照预设数列更新所述校准数据，所述预设数列包括多个预设数据，所述预设数列中的预设数据从大到小排列。

在本公开的一种示例性实施例中，所述校准数据为M位二进制数，所述预设数列中的第i个预设数据等于2的M-(i+1)次方，1≤i≤M-1，所述按照预设数列更新所述校准数据包括：根据第i次比较结果，确定所述校准数据与所述第i个预设数据进行加法或减法处理，以更新所述校准数据。

在本公开的一种示例性实施例中，所述根据所述校准数据调节所述第一数据并重新输出所述第一数据包括：根据所述校准数据确定调节方向数据，并根据所述调节方向数据调节所述第一数据，在所述比较结果表示所述第一数据小于所述第二数据时，所述调节方向数据指示数值增加，在所述比较结果表示所述第一数据大于所述第二数据时，所述调节方向数据指示数值减小。

在本公开的一种示例性实施例中，所述对所述第一数据和所述第二数据进行比较，生成比较结果包括：在所述第一数据大于第二数据时，所述比较结果为第一值；在所述第一数据小于第二数据时，所述比较结果为第二值；根据所述校准数据调节所述第一数据并重新输出所述第一数据包括：在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值，或者，在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值时，停止调节所述第一数据。

在本公开的一种示例性实施例中，所述第一数据为随机产生的待调节电压，所述第二数据为参考电压。

根据本公开的第三方面，提供一种电子设备，包括：存储器；以及耦合到所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如上任一项所述的阻抗校准仿真方法。

本公开实施例通过在仿真电路中设置将模拟电压通过数字信号表示，并将比较器改为对数字信号进行比较，可以极大提高比较器、放大器等模拟电路的仿真速度，提高集成电路的设计效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开示例性实施例中仿真电路的结构示意图。

图2是DQ引脚的上拉电阻和下拉电阻的示意图。

图3是ZQ校准电路的示意图。

图4是本公开实施例提供的阻抗校准仿真方法的流程图。

图5是本公开另一个实施例中阻抗校准仿真方法的流程图。

图6是本公开一个实施例中对ZQ校准过程进行仿真的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1是本公开示例性实施例中仿真电路的结构示意图。

参考图1，仿真电路100可以包括：

电压设置模块11，用于生成第一数据D1和第二数据D2；

电压比较模块12，连接电压设置模块11，用于对第一数据D1和第二数据D2进行比较以输出比较结果COMP；

电压校准模块13，输入端连接电压比较模块12，输出端连接电压设置模块11，用于根据比较结果COMP更新并输出校准数据ADJ，以使电压设置模块11根据校准数据ADJ调整第一数据D1。

在本公开实施例中，电压设置模块11、电压比较模块12、电压校准模块13均是设置在仿真软件中的虚拟逻辑模块，这些虚拟逻辑模块均为逻辑集合，每个虚拟逻辑模块中的逻辑被预先设置以执行其对应的功能。

对于电压设置模块11，第一数据D1和第二数据D2可以通过使用两根与电压比较模块12的输入端相连的信号线直接输出数值来表示，也可以通过使用与电压比较模块12的输入端相连的多根信号线分别输出0/1值来进行二进制表示。第一数据D1和第二数据D2均为数字信号，可以用来在仿真中分别表示两个用于比较的模拟电压，以提高仿真过程中的模拟电压比较速度。

在一些实施例中，可以设置第一数据D1和第二数据D2均为N位二进制数。N的具体值可以根据第一数据D1和第二数据D2想要表示的电压数值来确定，同时也可以根据表示精度来确定。例如，当想要表示模拟电压在0.70V左右浮动，参考电压等于0.70V时，可以设置N＝8，并将参考电压转换为8位二进制数01110000(第二数据D1)，高四位0111表示参考电压的小数点后一位，低四位0000表示参考电压的小数点后第二位。同样，通过8位二进制数表示第一数据D1，逻辑与参考电压相同。

当想要表示调整后的第一数据D1等于0.72V时，设置第一数据D1＝01110010，大于第二数据D2(01110000)；当想要表示调整后的第一数据D1等于0.81V时，设置第一数据D1＝10000001，大于第二数据D2(01110000)；当想要表示调整后的第一数据D1等于0.69V时，设置第一数据D1＝01101001，小于第二数据D2(01110000)。以上数值仅为示例，在其他实施例中，第一数据D1、第二数据D2对应的N值可以根据上述逻辑设置，本公开对此不作特殊限制。

当使用N位二进制数表示第一数据D1和第二数据D2时，电压设置模块11可以包括N个第一输出端OUT1和N个第二输出端OUT2，电压比较模块12可以具有N个第一输入端IN1和N个第二输入端IN2。

电压比较模块12可以替代传统仿真电路中的比较器或者其他具有数据比较功能的电路模块。电压比较模块12通过直接对两个数值进行比较，或者对两个N位的二进制数进行比较，可以迅速输出比较结果COMP，比较结果COMP为数字信号。比较结果COMP可以对应第一数据D1大于第二数据D2、第一数据D2小于第二数据D2两种情况。

在本公开的一种示例性实施例中，在第一数据D1大于第二数据D2时，比较结果COMP为第一值；在第一数据D1小于第二数据D2时，比较结果COMP为第二值。此时，电压校准模块13可以在第一数据D1的连续3次调整过程中，比较结果COMP在由第一值变化为第二值后继续由第二值变化为第一值，或者，在第一数据D1的连续3次调整过程中，比较结果COMP在由第一值变化为第二值后继续由第二值变化为第一值时，停止调整第一数据。

在本公开的一些实施例中，电压设置模块11包括多个第一输出端OUT1(未示出)和多个第二输出端OUT2(未示出)，每个第一输出端OUT和第二输出端OUT2均通过一根信号线连接电压比较模块12，其中，多个第一输出端OUT1用于分别输出第一数据D1的多位，多个第二输出端OUT2用于分别输出第二数据D2的多位，各信号线对应的信号为1的数量可以用于指示数字信号第一数据D1和第二数据D2的增大或减小，进而指示第一数据D1和第二数据D2代表的模拟电压的增大或减小。通过使用多个输出端连接的多根信号线中信号为1的信号线数目的增减来模拟电压高低的变化，相比于在仿真电路中设置比较电路直接对模拟信号进行处理，具有显著的速度优势。

经过测试，仿真过程中电压比较模块12对二进制的第一数据D1和第二数据D2进行比较并输出比较结果COMP的时间，远小于传统仿真电路中比较电路对输入端的两个模拟电压进行处理并输出比较结果的时间。相比于传统仿真电路中的比较电路，仿真电路100不但可以极大提高对模拟电压的处理效率，在对模拟电压进行比较时，也能通过对二进制数的处理得到更加准确的比较结果。

对于电压校准模块13，校准数据ADJ例如可以为M位的二进制数，电压校准模块13包括M个第三输出端OUT3(未示出)，电压设置模块11具有M个第三输入端IN3，M个第三输入端IN3分别连接M个第三输出端OUT3，M≥2。M的数值可以与N相等，也可以不等，可以根据电压校准模块13的调节幅度和调节精度确定。

在本公开的一些实施例中，电压校准模块13可以按照预设数列更新并输出校准数据ADJ，预设数列包括具有顺序的多个预设数据，预设数列中的预设数据可以根据绝对值从大到小排列，从而使调节幅度越来越小，调节越来越精确。

进一步地，在本公开的一种示例性实施例中，在校准数据ADJ为M位二进制数且初始校准数据为2的M-1次方时，预设数列中的第i个预设数据的绝对值等于2的M-i-1次方，1≤i≤M-1。例如，M＝6时，预设数列可以为16、8、4、2、1。

电压校准模块13根据第i次比较结果，确定校准数据ADJ与第i个预设数据进行加法或减法处理，以更新并输出校准数据ADJ。

续接上述例子，当M＝6且第一次比较结果表示第一数据D1大于第二数据D2时，电压校准模块13对校准数据ADJ与第一个预设数据16做减法处理，更新并输出校准数据ADJ，有ADJ＝ADJ-16，校准数据ADJ的默认初始值可以设置为二进制数100000。

当使用M根信号线输出M位的校准数据ADJ时，每次输出的校准数据ADJ可以根据调节与预设数据对应的位数，来调节校准数据ADJ。例如，第一次比较结果COMP表示第一数据D1大于第二数据D2，此时可以根据第一个预设数据16更新并输出第一次输出的校准数据ADJ，有ADJ＝ADJ-16，在默认的校准数据为二进制数ADJ＝100000时，表示第一次输出的校准数据可以为32-16＝16，使用ADJ＝010000表示。

电压设置模块11根据接收到的校准数据ADJ，确定调节方向数据，并根据调节方向数据调节第一数据D1。例如，在比较结果COMP表示第一数据D1小于第二数据D2时，调节方向数据指示数值增加，在比较结果COMP表示第一数据D1大于第二数据D2时，调节方向数据指示数值减小。在一个实施例中，调节方向数据包括调节方向信息和调节步长信息。

例如，在第一次比较结果COMP指示第一数据D1大于第二数据D2时，电压校准模块13输出第一个校准数据ADJ1＝110000，电压设置模块11接收电压校准模块13输出的校准数据ADJ1，在电压设置模块11中，将校准数据ADJ1与校准数据的初始值ADJ0＝100000相比，判断本次调节方向是增大，调节步长是16。第二次比较结果对应的调节过程中，电压设置模块11将接收到的校准数据ADJ2与第一次接收到的校准数据ADJ1进行比较，以得到调节方向信息和调节步长信息，后续以此类推。

需要说明的是，可以在电压设置模块11中设置调节步长和调节值的映射比例，映射比例包括但不限于1:1。例如，当前第一数据D1＝279，调节步长＝16，在映射比例为1:1时、调节方向是增大时，电压设置模块11将第一数据D1更新为D1＝279+16＝295；在映射比例为1:4时、调节方向是增大时，电压设置模块11将第一数据D1更新为D1＝279+64＝343。

上述映射比例可以在电压设置模块11和电压校准模块13中协同设置，本公开对此不作特殊限制。

在一些实施例中，第一数据D1为随机产生的待调节电压，第二数据D2为参考电压，此时电压校准模块13对应仿真电路中的多个元件，用于执行阻抗校准过程的校准数据输出。通过自动输出第一数据D1和第二数据D2，并使用电压比较模块12对第一数据D1和第二数据D2进行比较以输出比较数据COMP，可以在仿真过程中验证电压校准模块13的校准数据输出调节能力，克服相关技术中比较电路模拟仿真效率低、电压校准功能验证效率低下的问题。

上述仿真电路100可以用于模拟ZQ校准。

ZQ校准即为存储器数据引脚的引脚阻抗调节校准。在存储器进行读操作时，存储器需要提供合适的输出驱动电压，该驱动电压是靠存储器数据引脚(DQ Pad，DQ引脚)内部连接的上拉电阻来提供的。在存储器进行写操作时，作为接受方，DQ Pad会连接一个下拉电阻，即ODT(On-Die Termination，片上终结电阻)，该电阻的阻值即RTT，ODT的设置可以用来改善信号完整性。

图2是DQ引脚的上拉电阻和下拉电阻的示意图。

参考图2，DQ引脚在芯片内部的电阻网络包含6个并联的上拉电阻R1以及6个并联的下拉电阻R2(DDR3中为7个，DDR4中为6个，不再分别示出)，每个电阻的阻值均为240Ω。上拉电阻R1均连接VDDQ，下拉电阻R2接地。上拉电阻R1构成DQ引脚的输出驱动器，下拉电阻R2构成DQ引脚的ODT。每个电阻均通过晶体管实现，通过控制晶体管和DQ引脚的导通或断开，可以控制DQ引脚的电压或电阻。

在DQ引脚作为输出端时，控制所有下拉电阻R2断开，同时控制上拉电阻R1和DQ引脚连接，并通过控制上拉电阻的导通个数来控制DQ引脚的输出电压。在DQ引脚作为输入端时，控制所有上拉电阻R1断开，同时控制下拉电阻R2和DQ引脚连接，构成ODT需要的等效电阻。通过控制下拉电阻的导通个数，可以调节DQ引脚的端接值，即对地的电阻值。例如，当导通的下拉电阻R2的数量为1个时，DQ引脚的对地电阻等于240Ω，当导通的下拉电阻R2的数量为2个时，DQ引脚的对地电阻等于120Ω，以此类推。

为了在温度和电压发生变化的场景下仍然能够保持信号完整性，需要对DQ引脚内部的电阻网络中的每个电阻进行校准，才能满足高频下信号完整性需求，因此，通常在芯片外部设置用于校准各电阻的240Ω±1％精密电阻，以对DQ引脚连接的每个上拉电阻R1/下拉电阻R2进行分别校准。

图3是ZQ校准电路的示意图。

参考图3，以第一电阻模块31来表示图2中的6个并联的第一电阻R1，以第二电阻模块32来表示图2中的6个并联的第二电阻R2，设第三电阻模块33与第二电阻模块32的结构、元件种类完全相同，均连接零电位Vss，且被同时控制；精密电阻R0为(240Ω，1％)的外接电阻，一端连接电源电压VDDQ；ZQ引脚连接第三电阻模块33和精密电阻R0。

在对芯片进行ZQ校准时，同时控制第三电阻模块33中的各电阻连接ZQ引脚，并同时调节第三电阻模块33中各电阻的阻值、第二电阻模块32中各电阻的阻值，同时通过第一比较器34对ZQ引脚的模拟电压进行监控，第一比较器34的第一输入端连接ZQ引脚，第二输入端连接参考电压Vref，参考电压Vref例如可以等于0.2VDDQ(对应第三电阻模块33中有4个240Ω的电阻并联)。第一比较器34的输出端连接控制器36，控制器36用于根据第一比较器34输出的比较结果控制第三电阻模块33和第二电阻模块32中的电阻的阻值。

在第一比较器34判断ZQ引脚的电压等于参考电压Vref时，控制器36结束对第三电阻模块33和第二电阻模块32中的电阻阻值调节。对第三电阻模块33中的电阻进行校准后，各电阻的并联等效电阻等于240Ω/4＝60Ω，同时，第二电阻模块32中各电阻的并联等效电阻也等于60Ω。

接下来，以第二电阻模块32中的电阻为基准开启对第一电阻模块31中的并联阻值的调节，通过输出端连接控制器36的第二比较器35对第一电阻模块31中的电阻进行相同的校准，以使第一电阻模块31中各电阻的并联等效电阻等于240Ω(即仅连接一个电阻)。第二比较器35的第一输入端连接第一电阻模块31，第二输入端连接第二电阻模块32。

通过ZQ引脚对输出驱动器中的各上拉电阻和ODT的各下拉电阻进行校准的过程是动态的模拟电压调整过程，在仿真过程中，为了对ZQ校准的过程进行模拟，需要对ZQ校准电路即图3所示电路进行仿真。由于在ZQ校准过程中ZQ引脚的模拟电压会实时变化，且现有技术的仿真电路中对模拟电压的处理速度较慢，因此ZQ校准过程的仿真效率极低。

图4是本公开实施例提供的阻抗校准仿真方法的流程图。

参考图4，方法400可以通过上述各实施例中的仿真电路实现，包括：

步骤S1，获取第一数据和第二数据；

步骤S2，对所述第一数据和所述第二数据进行比较，生成比较结果；

步骤S3，根据所述比较结果更新校准数据；

步骤S4，根据所述校准数据调节所述第一数据并重新输出所述第一数据。

图4所示的方法用于在仿真过程中对芯片的ZQ校准过程进行模拟。通过数字信号表示模拟电压，将ZQ校准过程进行数字化建模，以验证电压校准模块13的校准数据输出功能，可以使得ZQ校准过程的仿真验证更迅速。本公开该实施例提供的方法可以应用于LPDDR4/LPDDR5的仿真验证中。

结合图1～图3理解图4所示实施例，在模拟在对图3所示的第三电阻模块33中的各电阻进行校准的过程时，可以通过电压设置模块11的预设逻辑将ZQ引脚的模拟电压使用随机产生的待调节电压即第一数据D1进行表示，同时通过将参考电压Vref通过第二数据D2进行表示，通过电压比较模块12的预设逻辑对第一数据D1和第二数据D2进行比较，输出比较结果COMP，通过电压校准模块13的预设逻辑根据比较结果COMP输出校准数据ADJ，使电压设置模块11根据预设逻辑调节第一数据D1。数字信号第一数据D1和第二数据D2可以是串行输出也可以通过连接多个输出端的多根信号线并行输出，在电压设置模块11和电压比较模块12中提前设定即可。

在本公开的一种示例性实施例中，在步骤S3，可以按照预设数列更新校准数据ADJ，预设数列包括多个预设数据，预设数列中的预设数据从大到小排列。在校准数据ADJ为M位二进制数时，预设数列中的第i个预设数据可以等于2的M-(i+1)次方，1≤i≤M-1，步骤S3可以包括：根据第i次比较结果，确定校准数据ADJ与第i个预设数据进行加法或减法处理，以更新校准数据ADJ。

步骤S4可以包括：根据校准数据确定调节方向数据，并根据调节方向数据调节第一数据，在比较结果表示第一数据小于第二数据时，调节方向数据指示数值增加，在比较结果表示第一数据大于第二数据时，调节方向数据指示数值减小。

步骤S2可以包括：在第一数据大于第二数据时，比较结果COMP为第一值；在第一数据小于第二数据时，比较结果COMP为第二值；当比较结果COMP的变化情况符合预设条件时，停止调节第一数据D1；其中，预设条件包括在第一数据的连续3次调整过程中，比较结果COMP在由第一值变化为第二值后继续由第二值变化为第一值；或者，在第一数据的连续3次调整过程中，比较结果COMP在由第一值变化为第二值后继续由第二值变化为第一值。

图4所示的方法属于各虚拟逻辑模块的逻辑集合，各虚拟逻辑模块的运行实施例详见上文，于此不再赘述。

图5是本公开另一个实施例中阻抗校准仿真方法的流程图。

参考图5，在一个实施例中，电压设置模块11具有预设调节范围，此时，在仿真开始之前，方法400还可以包括：

步骤S0，根据目标调节值和预设调节范围确定第一数据D1的初始值，第一数据D1的初始值等于目标调节值和预设调节范围的最大值之差，小于等于目标调节值和预设调节范围的最大值之和。需要说明的是，仿真过程第一数据D1的初始值可以通过随机函数随机产生，以验证电压校准模块的功能是否满足设计要求。

设仿真电路设计规范限定最大可校准步数为±32步，为了便于简单统计，将每次的校准步长设置为数值1，这就要求模型提供的第一数据D1的初始值在理想值(即校准的目标调节值)上正负浮动32。此时，预设调节范围为±32，校准误差控制在0～1。可以根据上述预设调节范围和目标调节值(例如参考电压Vref)将第一数据D1的初始值设置在可调制范围之内。在其他实施例中，校准步长也可以设置为其他值，例如前述的映射比例，第一数据D1的初始值可以根据最大可校准步数和校准步长与实际调节值的比例(映射比例)来确定。

图6是本公开一个实施例中对ZQ校准过程进行仿真的流程图。

参考图6，当将图4或图5所示方法应用在模拟ZQ校准过程时，可以首先在步骤S61判断ZQ引脚的连接状态是否异常，即ZQ引脚是否连接Vss、VDDQ或者为浮空状态(floating)，如果异常，则进入步骤S62忽略ZQ校准过程，如果不异常，则可以进入步骤S63，在判断接收到ZQ校准的使能信号后，启动ZQ校准的仿真。

校准过程可以包括：

步骤S64，输出第一数据D1和第二数据D2，通过对仿真产生的第一数据D1和对应参考电压Vref的第二数据D2进行比较来模拟校准下拉电阻(第三电阻模块33和第二电阻模块32)的过程；

步骤S65，将第一数据D1更新为初始值，以模拟重新进入校准过程时的清空ZQ引脚上的数据(释放ZQ引脚的资源)；

步骤S66，输出第一数据D1和第二数据D2，通过对仿真产生的第一数据D1和对应参考电压Vref的第二数据D2进行比较来模拟校准上拉电阻(第一电阻模块31)的过程。

假如设置在校准过程中共做6次校准，最后一次关闭ZQ校准的使能信号。在校准下拉电阻时，校准数据ADJ增大，表示控制ZQ引脚的电压下降；在校准上拉电阻时，校准数据ADJ增大，表示控制ZQ引脚的电压上升。

按照上述设置，设校准数据ADJ[5:0]的初始值为100000(二进制)，表示十进制数32。在一些实施例中，利用二分法的思想，当ZQ校准过程的仿真开始时，每次输出的校准数据均比前一个校准数据依次增减16、8、4、2、1，其增减符号(即调节方向)由比较结果COMP来决定(该值影响校准数据ADJ各位在0与1间的切换)。因为16+8+4+2+1＝31(但存在校准误差1)，在设置校准数据ADJ的位数为6bit时，可以将第一数据D1的初始值设置在可调制范围之内(D2±32/映射比例)。

在一些实施例中，设置第二数据D2＝300，映射比例为1:1，第一数据D1的初始值D10＝279，校准数据ADJ的初始值为二进制数100000，即32，则校准过程如下：

第一次校准过程：279<300，COMP＝1，ADJ＝32+16＝48(110000)，D1＝279+16＝295；

第二次校准过程：295<300，COMP＝1，ADJ＝48+8＝56(111000)，D1＝295+8＝303；

第三次校准过程：303>300，COMP＝0，ADJ＝56-4＝52(110100)，D1＝303-4＝299；

第四次校准过程：299<300，COMP＝1，ADJ＝52+2＝54(110110)，D1＝299+2＝301；

第五次校准过程：301>300，COMP＝0，ADJ＝54-1＝53(110101)，D1＝301-1＝300；

校准完成。

在上述例子中，如果想表示ZQ引脚连接VDDQ，可以将第一数据D1的初始值设置为高于900；想表示ZQ引脚连接VSS，可以将第一数据D1的初始值设置为低于200。

上述例子能够在仿真电路中节省控制器与输出驱动器(图4中的R1)和ODT电阻(图4中的R2)的连线，无需实际控制输出驱动器和ODT电阻，即可通过模拟ZQ校准过程中ZQ引脚的电压变化，验证用于执行ZQ校准过程的电压校准模块13的电压校准功能，从而提高电路仿真过程中ZQ校准的速度。

此外，由于仿真过程实现了数字化，在ZQ校准仿真过程中，能够实现随机插入Act(激活)、WR(写入)、Rd(读取)、SR等操作，以验证这些操作与ZQ校准过程之间的相互影响，验证模型的覆盖率。

综上所述，本公开实施例提供的仿真方法在应用到对ZQ校准过程的模拟时，能够避免模拟比较电路仿真过程中的低效，尽量使比较速度接近实际的ZQ校准过程所需要的时间，从而极大提高模拟电路的仿真效率。当芯片中存在多个需要进行校准的电路模块时，本公开实施例的方法的效率优势更为显著。

根据本公开的第三方面，提供一种电子设备，包括：存储器；以及耦合到存储器的处理器，处理器被配置为基于存储在存储器中的指令，执行如上任一项的阻抗校准仿真方法。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种仿真电路，其特征在于，包括：

电压设置模块，用于生成第一数据和第二数据；

电压比较模块，连接所述电压设置模块，用于对所述第一数据和所述第二数据进行比较以输出比较结果；

电压校准模块，输入端连接所述电压比较模块，输出端连接所述电压设置模块，用于根据所述比较结果更新并输出校准数据，以使所述电压设置模块根据所述校准数据调整所述第一数据。

2.如权利要求1所述的仿真电路，其特征在于，所述电压校准模块按照预设数列更新并输出所述校准数据，所述预设数列包括多个预设数据，所述预设数列中的预设数据从大到小排列。

3.如权利要求2所述的仿真电路，其特征在于，所述校准数据为M位二进制数，所述预设数列中的第i个预设数据等于2的M-(i+1)次方，1≤i≤M-1，所述电压校准模块根据第i次比较结果，确定所述校准数据与所述第i个预设数据进行加法或减法处理，以更新并输出所述校准数据。

4.如权利要求1所述的仿真电路，其特征在于，所述电压设置模块根据接收到的所述校准数据，确定调节方向数据，并根据所述调节方向数据调节所述第一数据。

5.如权利要求4所述的仿真电路，其特征在于，在所述比较结果表示所述第一数据小于所述第二数据时，所述调节方向数据指示数值增加，在所述比较结果表示所述第一数据大于所述第二数据时，所述调节方向数据指示数值减小。

6.如权利要求1所述的仿真电路，其特征在于，在所述第一数据大于第二数据时，所述比较结果为第一值；在所述第一数据小于第二数据时，所述比较结果为第二值；当所述比较结果的变化情况符合预设条件时，停止调节所述第一数据。

7.如权利要求6所述的仿真电路，其特征在于，所述预设条件包括在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值；或者，在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值。

8.如权利要求1所述的仿真电路，其特征在于，所述第一数据为随机产生的待调节电压，所述第二数据为参考电压，所述电压校准模块对应仿真电路中的多个元件，用于执行阻抗校准过程的校准数据输出。

9.一种阻抗校准仿真方法，其特征在于，应用于如权利要求1～8任一项所述的仿真电路，所述方法包括：

获取第一数据和第二数据；

对所述第一数据和所述第二数据进行比较，生成比较结果；

根据所述比较结果更新校准数据；

根据所述校准数据调节所述第一数据并重新输出所述第一数据。

10.如权利要求9所述的阻抗校准仿真方法，其特征在于，所述根据所述比较结果更新校准数据包括：

按照预设数列更新所述校准数据，所述预设数列包括多个预设数据，所述预设数列中的预设数据从大到小排列。

11.如权利要求10所述的阻抗校准仿真方法，其特征在于，所述校准数据为M位二进制数，所述预设数列中的第i个预设数据等于2的M-(i+1)次方，1≤i≤M-1，所述按照预设数列更新所述校准数据包括：

根据第i次比较结果，确定所述校准数据与所述第i个预设数据进行加法或减法处理，以更新所述校准数据。

12.如权利要求9所述的阻抗校准仿真方法，其特征在于，所述根据所述校准数据调节所述第一数据并重新输出所述第一数据包括：

根据所述校准数据确定调节方向数据，并根据所述调节方向数据调节所述第一数据，在所述比较结果表示所述第一数据小于所述第二数据时，所述调节方向数据指示数值增加，在所述比较结果表示所述第一数据大于所述第二数据时，所述调节方向数据指示数值减小。

13.如权利要求9所述的阻抗校准仿真方法，其特征在于，所述对所述第一数据和所述第二数据进行比较，生成比较结果包括：在所述第一数据大于第二数据时，所述比较结果为第一值；在所述第一数据小于第二数据时，所述比较结果为第二值；

根据所述校准数据调节所述第一数据并重新输出所述第一数据包括：

在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值，或者，在所述第一数据的连续3次调整过程中，比较结果在由第一值变化为第二值后继续由第二值变化为第一值时，停止调节所述第一数据。

14.如权利要求9所述的阻抗校准仿真方法，其特征在于，所述第一数据为随机产生的待调节电压，所述第二数据为参考电压。

15.一种电子设备，其特征在于，包括：

存储器；以及

耦合到所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如权利要求9-14任一项所述的阻抗校准仿真方法。