KR100980414B1

KR100980414B1 - 캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로

Info

Publication number: KR100980414B1
Application number: KR1020080112150A
Authority: KR
Inventors: 고형준
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-11-12
Filing date: 2008-11-12
Publication date: 2010-09-07
Also published as: KR20100053154A

Abstract

본 발명에 따른 캘리브레이션 회로는 외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드, 기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부, 상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 기준전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제2 코드신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부 및 가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세저항 조절부를 포함한다.

ZQ, 캘리브레이션

Description

캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로{Calibration Circuit and a Data Output Circuit using the same}

본 발명은 캘리브레이션 회로에 관한 것으로, 더 상세하게는 데이터 출력회로의 오프 칩 드라이버나 온 다이 터미네이션 저항을 조절하는 캘리브레이션 루프 회로 및 이를 이용하는 데이터 출력 회로에 관한 것이다.

고속으로 동작하는 컴퍼넌트(Component, 예를 들어, DRAM, CPU)들이 개발되면서 많은 양의 데이터를 오류 없이 처리할 수 있도록 하는 것이 매우 중요해 졌다. 이러한 오류를 방지하기 위해서, 서로 데이터를 주고 받는 복수개의 컴퍼넌트들의 임피던스(Impedance)를 매칭(Matching)시키는 것이 매우 중요하다.

일반적으로 컴퍼넌트로부터 출력되는 신호는 소정의 임피던스로 제어된 오프칩 드라이버(Off-Chip Driver, OCD) 회로를 거친 후, 패드를 통해 상기 컴퍼넌트들이 연결되는 채널로 출력된다. 또한, 상기 컴퍼넌트로 입력되는 신호는 채널로부터 패드로 입력된 후, 소정의 임피던스로 제어된 온 다이 터미네이션(On-Die Termination, ODT)회로를 거쳐 상기 컴퍼넌트로 입력되게 된다.

따라서, 상기 컴퍼넌트 내부의 OCD나 ODT 회로는 각각 구비하는 저항이 조절 가능하도록 구현되는데, 상기 저항을 조절하는 것이 캘리브레이션 회로이다.

도 1은 종래기술에 따른 캘리브레이션 회로의 구성을 보여주는 도면이다. 종래기술에 따른 캘리브레이션 루프 회로는 외부저항 연결패드(이하 'ZQ 패드'라고 한다, 11), 제1 풀업 유닛(12), 풀업 비교기(13), 제1 코드 카운터(14), 제2 풀업 유닛(21), 풀다운 유닛(22), 풀다운 비교기(23) 및 제2 코드 카운터(24)로 구성된다. 상기 ZQ 패드(11)는 외부저항(ZQ 저항)과 상기 제1 풀업 유닛(12) 사이에 위치하여 제1 비교전압(V1)을 출력한다. 상기 풀업 비교기(13)는 제1 기준전압(VREF1)과 상기 제1 비교전압(V1)의 레벨을 비교하여 상기 제1 코드 카운터(14)를 업카운팅 시키거나 다운 카운팅 시킨다. 상기 제1 풀업 유닛(12)은 상기 제1 코드 카운터(14)로부터 입력되는 제1 코드신호(PCODE)에 응답하여 저항값을 조절한다.

상기 제1 코드신호(PCODE)는 제2 풀업 유닛(21)으로 입력되어 제2 풀업 유닛(21)의 저항값 조절한다. 상기 풀다운 비교기(23)는 상기 제2 풀업 유닛(21)과 풀다운 유닛(22)의 저항 비에 따라 생성되는 제2 비교전압(V2)과 제2 기준전압(VREF2)을 비교하여 제2 코드 카운터(24)를 업카운팅 시키거나 다운카운팅 시킨다. 상기 풀다운 유닛(22)은 제2 코드 카운터(24)에서 생성되는 제2 코드신호(NCODE)를 입력 받아 저항값을 조절한다.

따라서 종래기술에 따른 캘리브레이션 회로는 외부저항(ZQ 저항)과 상기 제1 풀업 유닛(12) 및 풀다운 유닛(22)의 저항이 일치하도록 하는 제1 코드신호(PCODE)와 제2 코드신호(NCODE)를 생성한다. 그러나 종래기술에 따른 캘리브레이션 루프 회로는 PVT(Process, Voltage, Temperature) 변화 등 다양한 요인에 따라 풀업 유 닛 및 풀다운 유닛의 저항이 변화하였을 때, 상기 코드신호를 재조정하고자 할 때 문제가 발생하게 된다. 상기 제1 및 제2 기준전압(VREF1, VREF2)을 동일한 기준전압으로 사용하는 경우, 재조정을 위해 기준전압을 변화시키면 풀업 유닛과 풀다운 유닛 간에 미스매치가 발생할 확률이 높아진다. 따라서 종래기술과 같이 두 개 이상의 기준전압(VREF1, VREF2)을 사용하는 방법이 있으나, 이는 두 개 이상의 기준전압 생성기를 구비해야 하는 관계로 반도체 메모리 장치의 레이아웃 면적을 증가시키는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해서, 풀다운 유닛의 목표 저항값을 재설정하고자 할 때, 동일한 기준전압을 사용하면서도 제1 코드신호와는 별도로 제2 코드신호를 트리밍할 수 있는 캘리브레이션 회로를 제공하는데 그 목적이 있다.

본 발명의 제1 실시예에 따른 캘리브레이션 회로는 외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드, 기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부, 상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 기준전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제2 코드신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부 및 가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세저항 조절부를 포함한다.

본 발명의 제2 실시예에 따른 캘리브레이션 회로는 외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드, 기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부, 상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다 운카운팅 되는 제2 코드 신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부 및 가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세저항 조절부를 포함한다.

또한, 본 발명의 실시예에 따른 데이터 출력 회로는 외부저항의 값에 대응되는 제1 코드신호 및 상기 제1 코드신호에 대응되는 제2 코드신호를 생성하고, 생성된 상기 제1 코드신호를 변화시키지 않으면서 상기 제2 코드신호를 트리밍할 수 있는 캘리브레이션부, 상기 제1 코드신호에 응답하여 저항값이 조절되고, 입력 데이터에 따라 출력노드를 풀업 구동하는 풀업 드라이버 및 상기 제2 코드신호에 응답하여 저항값이 조절되고, 상기 입력 데이터에 따라 상기 출력노드를 풀다운 구동하는 풀다운 드라이버를 포함한다.

본 발명에 의하면, 기준전압 발생기의 추가 없이도, 제2 코드신호를 트리밍할 수 있는 장점이 있다. 또한, 추가적인 기준전압 발생기를 필요로 하지 않으므로 반도체 장치의 레이아웃 면적을 감소시킬 수 있다.

도 2는 본 발명의 제1 실시예에 따른 캘리브레이션 회로의 개략적인 구성을 보여주는 도면이다. 본 발명의 제1 실시예에 따른 캘리브레이션 회로는 외부저항 연결패드(이하 'ZQ 패드'라고 한다, 11), 풀업 저항 조절부(100), 풀다운 저항 조절부(200) 및 미세저항 조절부(300)를 포함한다. 상기 ZQ 패드 (11)는 외부저항(ZQ 저항)과 풀업 저항의 비에 따라서 제1 비교전압(V1)을 출력한다. 상기 외부저항(ZQ 저항)은 컴퍼넌트(Component)가 출력신호를 내보내거나 입력신호를 받을 때, 컴퍼넌트 외부가 갖는 임피던스를 저항 형태로 표시한 것이다. 상기 풀업 저항 조절부(100)는 기준전압(VREF)과 상기 제1 비교전압(V1)을 비교하여 업카운팅 되거나 다운 카운팅 되는 제1 코드신호(PCODE)를 생성하여 상기 제1 코드신호(PCODE)에 따라 상기 풀업 저항을 조절한다. 상기 풀다운 저항 조절부(200)는 상기 풀업 저항과 풀다운 저항의 비에 따라서 생성되는 제2 비교전압(V2)과 상기 기준전압(VREF)을 비교하여 업카운팅 되거나 다운카운팅 되는 제2 코드신호(NCODE)를 생성하여 상기 제2 코드신호(NCODE)에 따라 상기 풀다운 저항을 조절한다. 상기 미세 저항 조절부(300)는 가변적으로 미세저항을 제공한다. 따라서, 상기 미세저항 조절부(300)는 상기 제2 비교전압(V2)의 레벨을 조절하여, 상기 제2 코드신호(NCODE)를 트리밍(Trimming) 할 수 있다. 상기 미세저항 조절부(300)는 상기 제2 비교전압(V2)의 레벨을 조절하도록 상기 풀업 저항과 상기 풀다운 저항에 추가 저항을 제공할 수 있도록 구성된다.

본 발명의 제1 실시예에 따른 캘리브레이션 회로는 상기 기준전압(VREF)을 제공하는 기준전압 생성부(400)를 더 포함할 수 있다. 상기 기준전압(VREF)은 외부전압(VDD)의 하프 레벨인 것이 바람직하다. 물론 이에 한정하는 것은 아니다. 상기 기준전압 생성부(400)는 일반적인 종래기술로 구현될 수 있다.

도 2에서, 상기 풀업 저항 조절부(100)는 풀업 비교기(110), 제1 코드 카운터(120) 및 제1 풀업 유닛(130)으로 구성될 수 있다. 상기 풀업 비교기(110)는 상기 기준전압(VREF)과 상기 제1 비교전압(V1)의 레벨을 비교한다. 상기 제1 코드 카 운터(120)는 상기 풀업 비교기(110)의 비교 결과에 따라 업카운팅 되거나 다운카운팅 되는 제1 코드신호(PCODE)를 생성한다. 예를 들어, 상기 제1 코드 카운터(120)가 5 비트 카운터(5 Bit Counter)로서 1, 0, 0, 0, 0의 신호를 초기에 생성하고 있었다고 가정하자. 풀업 비교기(110)의 비교 결과 상기 제1 비교전압(V1)의 레벨이 상기 기준전압(VREF)의 레벨보다 높으면 상기 제1 코드 카운터(120)는 1, 0, 0, 0, 1로 업카운팅 되는 제1 코드신호(PCODE)를 생성하고, 반대로 상기 제1 비교전압(V1)의 레벨이 상기 기준전압(VREF)의 레벨보다 낮으면 상기 제1 코드 카운터(120)는 0, 1, 1, 1, 1로 다운카운팅 되는 제1 코드신호(PCODE)를 생성한다. 상기 제1 풀업 유닛(130)은 상기 제1 코드신호(PCODE)에 응답하여 저항값을 조절한다. 상기 제1 풀업 유닛(130)은, 예를 들어, 상기 제1 코드신호(PCODE)가 업카운팅 되면 저항값이 증가되고, 상기 제1 코드신호(PCODE)가 다운카운팅 되면 저항값이 감소하도록 구성될 수 있다. 즉, 상기 풀업 저항 조절부(100)는 상기 제1 풀업 유닛(130)이 제공하는 풀업 저항과 외부저항(ZQ 저항)의 크기가 일치하도록 상기 제1 코드신호(PCODE)를 생성한다. 상기 풀업 비교기(110), 상기 제1 코드 카운터(120) 및 상기 제1 풀업 유닛(130)은 모두 종래기술과 동일하게 구현할 수 있다.

도 2에서, 상기 풀다운 저항 조절부(200)는 제2 풀업 유닛(210), 풀다운 비교기(220), 제2 코드 카운터(230) 및 풀다운 유닛(240)으로 구성될 수 있다. 상기 제2 풀업 유닛(210)은 상기 제1 코드신호(PCODE)를 입력 받아 상기 제1 풀업 유닛(130)이 제공하는 저항과 동일한 크기의 풀업 저항값을 제공한다. 즉, 상기 제2 풀업 유닛(210)은 상기 제1 코드신호(PCODE)에 따라 상기 풀업 저항을 제공하는 제 1 풀업 유닛(130)과 동일한 구성을 가질 수 있다. 상기 풀다운 비교기(220)는 상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압(V2)과 상기 기준전압(VREF)을 비교한다. 상기 제2 코드 카운터(230)는, 상기 제1 코드 카운터(120)와 마찬가지로, 상기 풀다운 비교기(220)의 비교 결과에 따라서 업카운팅 되거나 다운 카운팅 되는 제2 코드신호(NCODE)를 생성한다. 상기 풀다운 유닛(240)은 상기 제2 코드신호(NCODE)에 응답하여 상기 풀다운 저항을 조절한다. 즉, 상기 풀다운 저항 조절부(200)는 상기 풀다운 유닛(240)이 제공하는 풀다운 저항과 상기 제2 풀업 유닛(210)이 제공하는 풀업 저항이 일치하도록 상기 제2 코드신호(NCODE)를 생성한다. 상기 제2 풀업 유닛(210), 상기 풀다운 비교기(220), 상기 제2 코드 카운터(230) 및 상기 상기 풀다운 유닛(240)은 종래기술과 동일하게 구현할 수 있다.

본 발명의 실시예에서, 상기 풀업 및 풀다운 비교기(110, 220)는 하나의 기준전압(VREF)을 입력 받으나 두 개 이상의 기준전압을 입력 받을 수도 있다. 즉, 두 개 이상의 기준전압을 입력 받아 상기 제1 및 제2 비교전압(V1, V2)이 소정 범위 내에 들어오도록 제1 코드신호(PCODE)나 제2 코드신호(NCODE)를 생성할 수 있다. 예를 들어, 1.5V의 기준전압과 2.0V의 기준전압을 입력 받으면, 비교전압이 1.5~2.0V의 범위에 들어오도록 코드신호를 생성하는 것이다.

도 2에서, 상기 미세저항 조절부(300)는 풀업 미세저항 조절부(310) 및 풀다운 미세저항 조절부(320)로 구성된다. 상기 풀업 미세저항 조절부(310)는 상기 제2 풀업 유닛(210)으로 추가 저항을 제공하여 상기 풀업 저항을 조절한다. 상기 풀다운 미세저항 조절부(320)는 상기 풀다운 유닛(240)으로 추가 저항을 제공하여 상기 풀다운 저항을 조절한다.

도 3은 도 2의 미세저항 조절부(300)의 실시예를 보여주는 도면이다. 상기 미세저항 조절부(300)는 복수개의 저항부(R1~R6)로 구성될 수 있고, 상기 저항부(R1~R3)가 상기 풀업 미세저항 조절부(310)를 구성하고, 상기 저항부(R4~R6)가 상기 풀다운 미세저항 조절부(320)를 구성한다. 상기 저항부(R1~R6)는 각각 소정 크기의 저항(r) 및 상기 저항(r)의 제공여부를 결정하는 스위치(sw)로 구성될 수 있다.

상기 풀업 및 풀다운 미세저항 조절부(310, 320)를 구성하는 저항부(R1~R6)들의 저항(r)은 상기 제2 풀업 유닛(210) 및 풀다운 유닛(240)이 제공하는 저항의 크기보다 훨씬 작은 것이 바람직하다. 상기 각각의 저항부(R1~R6)의 상기 저항(r)과 스위치(sw)는 병렬로 연결되어 있고, 상기 각 저항부(R1~R6)는 직렬로 연결되어 있다. 따라서 스위치(sw)의 턴온, 턴오프 여부에 따라서 각각의 저항(r)이 추가 저항으로 제공될 지 여부가 결정된다. 상기 스위치(sw)는 제어신호를 입력 받아 턴온 여부가 결정되는 트랜지스터로 구현할 수도 있으나, 본 발명의 실시예에서는 미세한 저항을 제공할 수 있도록, 메탈 라인(Metal Line)으로 구현될 수 있다. 즉, 상기 메탈 라인의 커팅 여부에 따라서 추가 저항 제공여부가 결정될 수 있는 것이다. 도 3에서, 상기 풀업 및 풀다운 미세저항 조절부(310, 320)가 각각 세 개의 저항부(R1~R3, R4~R6)로 구성됨을 예로 들었으나, 이에 한정하는 것은 아니고 더 많은 수의 저항부를 포함시켜 구성할 수 도 있다. 또한, 각 저항부가 갖는 저항의 값을 각기 다르게 구성할 수도 있다.

도 2 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 캘리브레이션 회로의 동작을 살펴보면 다음과 같다. 상기 미세저항 조절부(300)의 저항부(R1~R6)의 스위치(sw)는 모두 턴온 되어 있다. 초기 제1 코드신호(PCODE)에 따라 상기 제1 풀업 유닛(130)이 제공하는 풀업 저항이 결정되고, 상기 ZQ 패드(11)는 상기 외부저항(ZQ)과 상기 풀업 유닛(130)이 제공하는 풀업 저항의 비에 따라서 제1 비교전압(V1)을 출력한다. 상기 풀업 비교기(110)는 상기 제1 비교전압(V1)과 상기 기준전압(VREF)의 레벨을 비교하여 상기 제1 코드신호(PCODE)를 업카운팅 시키거나 다운카운팅 시킨다. 즉, 상기 제1 비교전압(V1)의 레벨이 상기 기준전압(VREF)의 레벨과 동일해질 때까지 상기 풀업 저항 조절과정은 반복될 수 있는 것이다. 상기 제1 비교전압(V1)이 상기 기준전압(VREF)과 레벨이 동일해지면, 상기 제1 코드신호(PCODE)는 더 이상 카운팅 되지 않고, 상기 제1 풀업 유닛(130)이 제공하는 풀업 저항은 일정한 크기를 유지한다.

상기 제1 코드신호(PCODE)는 상기 제2 풀업 유닛(210)으로 인가된다. 따라서 상기 제2 풀업 유닛(210)은 상기 제1 코드신호(PCODE)를 입력 받으므로, 상기 제1 풀업 유닛(130)이 갖는 풀업 저항과 동일한 크기의 저항을 갖는다. 초기 제2 코드신호(NCODE)에 따라 상기 풀다운 유닛(240)이 갖는 풀다운 저항의 크기가 결정되고, 상기 풀다운 저항의 크기와 상기 제2 풀업 유닛(210)이 갖는 풀업 저항의 크기의 비에 따라서 상기 제2 비교전압(V2)이 생성된다. 상기 풀다운 비교기(220)는 상기 제2 비교전압(V2)과 상기 기준전압(VREF)의 레벨을 비교하여 상기 레벨이 동일해질 때까지, 제2 코드신호(NCODE)를 업카운팅 시키거나 다운 카운팅 시킨다. 상기 제2 비교전압(V2)과 상기 기준전압(VREF)의 레벨이 동일해지면 상기 카운팅 동작은 종료되고, 상기 제2 코드신호(NCODE)가 유지되므로 상기 풀다운 유닛(240)이 갖는 저항도 일정해진다.

이때, 제2 코드신호(NCODE)에 따라 풀다운 유닛(240)이 갖는 풀다운 저항 값을 측정한다. 측정된 풀다운 저항값이 원하는 목표 저항값이 아닐 때, 미세저항 조절부(300)를 통해 상기 풀다운 저항값을 원하는 방향으로 조절할 수 있다. 예를 들어, 풀다운 저항값이 목표보다 큰 경우, 상기 제2 풀업 유닛(210)으로 추가 저항을 제공하는 풀업 미세저항 조절부(310)를 구성하는 저항부(R1~R3)들의 스위치(sw)를 턴온 상태로 유지시키고, 상기 풀다운 유닛(240)으로 추가 저항을 제공하는 풀다운 미세저항 조절부(320)를 구성하는 저항부(R4~R6)들의 스위치(sw)는 턴오프 시킨다. 이 때, 상기 풀다운 유닛(240)이 갖는 풀다운 저항 값은 커지고, 상기 제2 풀업 유닛(130)이 갖는 풀업 저항값은 그대로 유지되므로, 상기 제2 비교전압(V2)의 전압 레벨이 상기 기준전압(VREF)의 레벨보다 높아지게 된다. 따라서, 상기 풀다운 비교기(220)와 상기 제2 코드 카운터(230)가 다시 카운팅 동작을 수행하고, 상기 제2 코드신호(NCODE)를 트리밍하여 상기 풀다운 유닛(240)이 갖는 풀다운 저항의 값을 작게 만들 수 있다. 상기 풀업 미세저항 조절부(310)의 저항부(R1~R3)와 풀다운 미세저항 조절부(320)의 저항부(R4~R6)의 스위치(sw)는 항상 함께 온, 오프 되는 것이 아니라 각 스위치(sw)를 다르게 온, 오프 시켜 좀더 세밀한 저항 조절이 가능함은 당연하다. 예를 들어, 상기 풀업 미세저항 조절부(310)의 저항부 두 개(R1, R2)는 턴온 상태를 유지시키고, 저항부 하나(R3)는 턴오프 시키며, 상기 풀다운 미세 저항 조절부(320)의 저항부 하나(R4)는 턴온 상태를 유지시키고, 저항부 두 개(R5, R6)는 턴오프 시키는 것이다.

반대로, 풀다운 저항값이 목표보다 작은 경우, 상기 풀업 미세저항 조절부(310)를 구성하는 저항부(R1~R3)들의 스위치(sw)를 턴오프 시키고, 상기 풀다운 미세저항 조절부(320)를 구성하는 저항부(R4~R6)들의 스위치(sw)는 턴온 상태를 유지시킨다. 이 때, 상기 풀업 저항값은 커지고 상기 풀다운 저항 값은 그대로 유지되므로, 상기 제2 비교전압(V2)의 레벨이 상기 기준전압(VREF)의 레벨보다 낮아지게 된다. 따라서, 상기 풀다운 비교기(220)와 상기 제2 코드 카운터(230)가 다시 카운팅 동작을 수행하고, 상기 제2 코드신호(NCODE)를 트리밍하여 상기 풀다운 유닛(240)이 갖는 풀다운 저항의 값을 크게 만들 수 있다.

따라서, 하나의 기준전압을 사용하면서도, 제1 코드신호와 별도로 제2 코드신호를 미세저항 조절부를 통해 트리밍 할 수 있다는 것으로 본 발명의 효과를 이해할 수 있다.

도 4는 본 발명의 제2 실시예에 따른 캘리브레이션 회로의 개략적인 구성을 보여주는 도면이다. 본 발명의 제2 실시예에 따른 캘리브레이션 회로는 본 발명의 제1 실시예에 따른 캘리브레이션 회로와 모든 구성이 동일하나, 풀다운 비교기(220)가 제2 비교전압(V2)과 기준전압(VREF)을 비교하는 것이 아니라 제2 비교전압(V2)과 제1 비교전압(V1)을 비교한다는 점에서만 차이가 있다. 본 발명의 실시예에서, 사용되는 코드 카운터들은 아날로그 신호를 생성하는 것이 아니라 디지털 신호를 생성하기 때문에, 상기 제1 및 제2 비교전압(V1, V2)과 상기 기준전압(VREF) 의 레벨을 정확히 일치시킬 수 는 없다. 즉, 제1 비교전압(V1)과 기준전압(VREF)을 비교하면서 최대 1 비트 범위의 오차가 발생할 수 있고, 다시 제2 비교전압(V2)과 기준전압(VREF)을 비교하면서 최대 1비트 범위의 오차가 발생할 수 있다. 따라서, 총 2 비트 범위의 오차가 발생될 수 있다. 그러나, 본 발명의 제2 실시예에서는, 상기 풀다운 비교기(220)가 기준전압(VREF)이 아닌 제1 비교전압(V1)과 제2 비교전압(V2)을 비교하므로, 직접 외부저항(ZQ 저항)과 풀다운 유닛(240)의 저항을 비교할 수 있게 된다. 따라서, 총 1 비트 범위의 오차만을 발생시키므로, 상기 본 발명의 제1 실시예에 따른 캘리브레이션 회로보다 오차 범위가 더 작은 효과가 있다.

도 5는 본 발명의 실시예에 따른 데이터 출력 회로의 개략적인 구성을 보여주는 도면이다. 본 발명의 실시예에 따른 상기 데이터 출력 회로는 캘리브레이션부(1), 풀업 드라이버(2) 및 풀다운 드라이버(3)를 포함한다. 상기 캘리브레이션부(1)는 본 발명의 제1 및 제2 실시예에 따른 캘리브레이션 회로와 동일하게 구성될 수 있다. 상기 풀업 드라이버(2)는 상기 캘리브레이션부(1)에서 생성되는 제1 코드신호(PCODE)를 입력 받아 상기 풀업 드라이버(2)가 갖는 저항 값을 조절하고, 입력 데이터(Din)를 입력 받아 상기 입력 데이터(Din)에 따라 출력노드(out)를 풀업 구동한다. 상기 풀다운 드라이버(3)는 상기 캘리브레이션부(1)에서 생성되는 제2 코드신호(NCODE)를 입력 받아 상기 풀다운 드라이버(3)가 갖는 저항 값을 조절하고, 상기 입력 데이터(Din)에 따라 상기 출력노드(out)를 풀다운 구동한다.

상기 풀업 드라이버(2)와 풀다운 드라이버(3)는 종래기술과 동일하며, 각각 제1 코드신호(PCODE)와 제2 코드신호(NCODE)에 응답하여 외부저항(ZQ 저항)과 임피 던스(Impedance) 매칭(Matching)이 이루어지고, 입력 데이터(Din)에 따라 상기 출력 노드(out)를 구동하여 출력 데이터(Dout)를 생성한다. 상기 출력 데이터(Dout)는 데이터 패드(Data Pad)를 통해 외부로 출력될 수 있다. 본 발명의 실시예에 따른 데이터 출력 회로는 본 발명의 제1 및 제2 실시예에 따른 캘리브레이션 회로를 포함하여 구성됨으로써, 외부저항과 정확하게 임피던스 매칭을 이루어 입력 데이터에 따라 정확한 출력 데이터를 생성할 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 종래기술에 따른 캘리브레이션 회로의 개략적인 구성을 보여주는 도면,

도 2는 본 발명의 제1 실시예에 따른 캘리브레이션 회로의 개략적인 구성을 보여주는 도면,

도 3은 도 2의 미세저항 조절부의 실시예를 보여주는 도면,

도 4는 본 발명의 제2 실시예에 따른 캘리브레이션 회로의 개략적인 구성을 보여주는 도면,

도 5는 본 발명의 실시예에 따른 데이터 출력 회로의 개략적인 구성을 보여주는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

11: 외부저항 연결패드(ZQ 패드) 100: 풀업 저항 조절부

110: 풀업 비교기 120: 제1 코드 카운터

130: 제1 풀업 유닛 210: 제2 풀업 유닛

220: 풀다운 비교기 230: 제2 코드 카운터

240: 풀다운 유닛 300: 미세저항 조절부

310: 풀업 미세저항 조절부 320: 풀다운 미세저항 조절부

Claims

외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드;

기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부;

상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 기준전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제2 코드신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부; 및

가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세저항 조절부;

를 포함하는 캘리브레이션 회로.
제 1 항에 있어서,

상기 미세저항 조절부는, 복수개의 저항부를 구비하여 상기 제2 비교전압의 레벨을 조절하는 것을 특징으로 하는 캘리브레이션 회로.
제 2 항에 있어서,

상기 복수개의 저항부 각각은, 소정 크기를 갖는 저항; 및

상기 소정 크기의 저항의 제공여부를 결정하는 스위칭부;

로 구성된 것을 특징으로 하는 캘리브레이션 회로.
제 1 항에 있어서,

상기 풀업 저항 조절부는, 상기 기준전압과 상기 제1 비교전압의 레벨을 비교하는 풀업 비교기;

상기 풀업 비교기의 비교 결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하는 제1 코드 카운터; 및

상기 제1 코드신호에 응답하여 상기 풀업 저항을 제공하는 제1 풀업 유닛;

으로 구성된 것을 특징으로 하는 캘리브레이션 회로.
제 1 항에 있어서,

상기 풀다운 저항 조절부는, 상기 제1 코드신호를 입력 받아 상기 풀업 저항을 제공하는 제2 풀업 유닛;

상기 기준전압과 상기 제2 비교전압의 레벨을 비교하는 풀다운 비교기;

상기 풀다운 비교기의 비교결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드신호를 생성하는 제2 코드 카운터; 및

상기 제2 코드신호에 응답하여 상기 풀다운 저항을 제공하는 풀다운 유닛;

으로 구성되는 것을 특징으로 하는 캘리브레이션 회로.
제 5 항에 있어서,

상기 미세저항 조절부는, 상기 제2 풀업 유닛이 제공하는 상기 풀업 저항에 추가 저항을 제공하는 풀업 미세저항 조절부; 및

상기 풀다운 유닛이 제공하는 상기 풀다운 저항에 추가 저항을 제공하는 풀다운 미세저항 조절부;

로 구성되는 것을 특징으로 하는 켈리브레이션 회로.
제 1 항에 있어서,

외부전압을 분배하여 상기 기준전압을 생성하는 기준전압 생성부를 더 포함하는 것을 특징으로 하는 캘리브레이션 회로.
외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드;

기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부;

상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 제2 코드신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부; 및

가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드 신호를 트리밍하는 미세 저항 조절부;

를 포함하는 캘리브레이션 회로.
제 8 항에 있어서,

상기 미세저항 조절부는, 복수개의 저항부를 구비하여 상기 제2 비교전압의 레벨을 조절하는 것을 특징으로 하는 캘리브레이션 회로.
제 9 항에 있어서,

상기 복수개의 저항부 각각은, 소정 크기를 갖는 저항; 및

상기 소정 크기의 저항의 제공여부를 결정하는 스위칭부;

로 구성된 것을 특징으로 하는 캘리브레이션 회로.
제 8 항에 있어서,

상기 풀업 저항 조절부는, 상기 기준전압과 상기 제1 비교전압의 레벨을 비교하는 풀업 비교기;

상기 풀업 비교기의 비교 결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하는 제1 코드 카운터; 및

상기 제1 코드신호에 응답하여 상기 풀업 저항을 제공하는 제1 풀업 유닛;

으로 구성된 것을 특징으로 하는 캘리브레이션 회로.
제 8 항에 있어서,

상기 풀다운 저항 조절부는, 상기 제1 코드신호를 입력 받아 상기 풀업 저항 을 제공하는 제2 풀업 유닛;

상기 제1 비교전압과 상기 제2 비교전압의 레벨을 비교하는 풀다운 비교기;

상기 풀다운 비교기의 비교결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드신호를 생성하는 제2 코드 카운터; 및

상기 제2 코드신호에 응답하여 상기 풀다운 저항을 제공하는 풀다운 유닛;

으로 구성되는 것을 특징으로 하는 캘리브레이션 회로.
제 12 항에 있어서,

상기 미세저항 조절부는, 상기 제2 풀업 유닛이 제공하는 상기 풀업 저항에 추가 저항을 제공하는 풀업 미세저항 조절부; 및

상기 풀다운 유닛이 제공하는 상기 풀다운 저항에 추가 저항을 제공하는 풀다운 미세저항 조절부;

로 구성되는 것을 특징으로 하는 켈리브레이션 회로.
제 8 항에 있어서,

외부전압을 분배하여 상기 기준전압을 생성하는 기준전압 생성부를 더 포함하는 것을 특징으로 하는 캘리브레이션 회로.
외부저항의 값에 대응되는 제1 코드신호 및 상기 제1 코드신호에 대응되는 제2 코드신호를 생성하고, 생성된 상기 제1 코드신호를 변화시키지 않으면서 상기 제2 코드신호를 트리밍할 수 있는 캘리브레이션부;

상기 제1 코드신호에 응답하여 저항값이 조절되고, 입력 데이터에 따라 출력노드를 풀업 구동하는 풀업 드라이버; 및

상기 제2 코드신호에 응답하여 저항값이 조절되고, 상기 입력 데이터에 따라 상기 출력노드를 풀다운 구동하는 풀다운 드라이버;

를 포함하고, 상기 출력노드에서 출력 데이터가 생성되는 것을 특징으로 하는 데이터 출력 회로.
제 15 항에 있어서,

상기 캘리브레이션부는, 상기 외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드;

기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부;

상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 기준전압을 비교하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부; 및

가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세저항 조절부;

로 구성된 것을 특징으로 하는 데이터 출력 회로.
제 16 항에 있어서,

상기 미세저항 조절부는, 복수개의 저항부를 구비하여 상기 제2 비교전압의 레벨을 조절하는 것을 특징으로 하는 데이터 출력 회로.
제 17 항에 있어서,

상기 복수개의 저항부 각각은, 소정 크기를 갖는 저항; 및

상기 소정 크기의 저항의 제공여부를 결정하는 스위칭부;

로 구성된 것을 특징으로 하는 데이터 출력 회로.
제 16 항에 있어서,

상기 풀업 저항 조절부는, 상기 기준전압과 상기 제1 비교전압의 레벨을 비교하는 풀업 비교기;

상기 풀업 비교기의 비교 결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하는 제1 코드 카운터; 및

상기 제1 코드신호에 응답하여 상기 풀업 저항을 제공하는 제1 풀업 유닛;

으로 구성된 것을 특징으로 하는 데이터 출력 회로.
제 16 항에 있어서,

상기 풀다운 저항 조절부는, 상기 제1 코드신호를 입력 받아 상기 풀업 저항을 제공하는 제2 풀업 유닛;

상기 기준전압과 상기 제2 비교전압의 레벨을 비교하는 풀다운 비교기;

상기 풀다운 비교기의 비교결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드신호를 생성하는 제2 코드 카운터; 및

상기 제2 코드신호에 응답하여 상기 풀다운 저항을 제공하는 풀다운 유닛;

으로 구성되는 것을 특징으로 하는 데이터 출력 회로.
제 20 항에 있어서,

상기 미세저항 조절부는, 상기 제2 풀업 유닛이 제공하는 상기 풀업 저항에 추가 저항을 제공하는 풀업 미세저항 조절부; 및

상기 풀다운 유닛이 제공하는 상기 풀다운 저항에 추가 저항을 제공하는 풀다운 미세저항 조절부;

로 구성되는 것을 특징으로 하는 데이터 출력 회로.
제 16 항에 있어서,

외부전압을 분배하여 상기 기준전압을 생성하는 기준전압 생성부를 더 포함하는 것을 특징으로 하는 데이터 출력 회로.
제 15 항에 있어서,

상기 캘리브레이션부는, 상기 외부저항과 풀업 저항의 비에 따라서 제1 비교전압을 출력하는 외부저항 연결패드;

기준전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하여 상기 풀업 저항을 조절하는 풀업 저항 조절부;

상기 풀업 저항과 풀다운 저항의 비에 따라 생성되는 제2 비교전압과 상기 제1 비교전압을 비교하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드 신호를 생성하여 상기 풀다운 저항을 조절하는 풀다운 저항 조절부; 및

가변적으로 저항을 제공하여 상기 제2 비교전압의 레벨을 조절하여 상기 제2 코드신호를 트리밍하는 미세 저항 조절부;

를 포함하는 데이터 출력 회로.
제 23 항에 있어서,

상기 미세저항 조절부는, 복수개의 저항부를 구비하여 상기 제2 비교전압의 레벨을 조절하는 것을 특징으로 하는 데이터 출력 회로.
제 24 항에 있어서,

상기 복수개의 저항부 각각은, 소정 크기를 갖는 저항; 및

상기 소정 크기의 저항의 제공여부를 결정하는 스위칭부;

로 구성된 것을 특징으로 하는 데이터 출력 회로.
제 23 항에 있어서,

상기 풀업 저항 조절부는, 상기 기준전압과 상기 제1 비교전압의 레벨을 비 교하는 풀업 비교기;

상기 풀업 비교기의 비교 결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제1 코드신호를 생성하는 제1 코드 카운터; 및

상기 제1 코드신호에 응답하여 상기 풀업 저항을 제공하는 제1 풀업 유닛;

으로 구성된 것을 특징으로 하는 데이터 출력 회로.
제 23 항에 있어서,

상기 풀다운 저항 조절부는, 상기 제1 코드신호를 입력 받아 상기 풀업 저항을 제공하는 제2 풀업 유닛;

상기 제1 비교전압과 상기 제2 비교전압의 레벨을 비교하는 풀다운 비교기;

상기 풀다운 비교기의 비교결과에 응답하여 업카운팅 되거나 다운카운팅 되는 상기 제2 코드신호를 생성하는 제2 코드 카운터; 및

상기 제2 코드신호에 응답하여 상기 풀다운 저항을 제공하는 풀다운 유닛;

으로 구성되는 것을 특징으로 하는 데이터 출력 회로.
제 27 항에 있어서,

상기 미세저항 조절부는, 상기 제2 풀업 유닛이 제공하는 상기 풀업 저항에 추가 저항을 제공하는 풀업 미세저항 조절부; 및

상기 풀다운 유닛이 제공하는 상기 풀다운 저항에 추가 저항을 제공하는 풀다운 미세저항 조절부;

로 구성되는 것을 특징으로 하는 데이터 출력 회로.
제 23 항에 있어서,

외부전압을 분배하여 상기 기준전압을 생성하는 기준전압 생성부를 더 포함하는 것을 특징으로 하는 데이터 출력 회로.