KR101226273B1 - 구동 코드 생성회로 - Google Patents

구동 코드 생성회로 Download PDF

Info

Publication number
KR101226273B1
KR101226273B1 KR1020110008847A KR20110008847A KR101226273B1 KR 101226273 B1 KR101226273 B1 KR 101226273B1 KR 1020110008847 A KR1020110008847 A KR 1020110008847A KR 20110008847 A KR20110008847 A KR 20110008847A KR 101226273 B1 KR101226273 B1 KR 101226273B1
Authority
KR
South Korea
Prior art keywords
pull
reference voltage
code
resistor
voltage
Prior art date
Application number
KR1020110008847A
Other languages
English (en)
Other versions
KR20120087572A (ko
Inventor
김민창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110008847A priority Critical patent/KR101226273B1/ko
Publication of KR20120087572A publication Critical patent/KR20120087572A/ko
Application granted granted Critical
Publication of KR101226273B1 publication Critical patent/KR101226273B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10Aspects relating to interfaces of memory device to external buses
    • G11C2207/105Aspects related to pads, pins or terminals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance

Abstract

본 발명은 테스트신호 및 ZQ 교정 인에이블신호에 응답하여 제1 기준전압 및 제2 기준전압을 생성하는 기준전압 발생부; 제1 기준전압 또는 상기 제2 기준전압을 출력하는 스위칭 제어부; 및 제1 기준전압 또는 제1 및 제2 기준전압을 모두 입력받아서 제1 코드 및 제2 코드를 생성하는 ZQ 캘리브레이션 회로를 포함하되, 스위칭 제어부는 제1 코드 및 제2 코드를 독립적으로 조절할 경우에는 제2 기준전압을 출력한다.

Description

구동 코드 생성회로{DRIVE CODE GENERATING CIRCUIT}
본 발명은 입력버퍼나 출력회로의 임피던스와 전송 채널의 임피던스를 매칭시키기 위한 구동 코드를 생성하는 회로에 관한 것이다.
최근 전자 시스템이 고속화되면서 그 시스템을 구성하는 반도체 장치간의 데이터 전송속도가 중요한 역할을 한다. 고속 데이터일수록 반도체 장치간의 전송 채널과 출력회로간의 인터페이스 영역에서 더 많은 신호의 반사가 일어나게 되므로 전송중 데이터 파형이 왜곡되어 고속데이터의 전송이 어려워진다. 이를 방지하고자 인터페이스 영역에 전송 채널의 임피던스와 출력회로의 임피던스를 매칭시키는데 이를 위해 통상적으로 ZQ 캘리브레이션 회로를 이용한다. ZQ 캘리브레이션이란 PVT 조건이 변함에 따라 변화하는 제1 코드(PCODE<1:N>) 및 제2 코드(NCODE<1:N>)를 생성하여 임피던스 매칭을 하는 과정을 말한다.
도 1은 종래의 구동 코드 생성회로의 구성을 도시한 회로도이다.
도 1에 도시된 바와 같이, 종래의 구동 코드 생성회로(1)는 기준전압발생부(11), ZQ 캘리브레이션 회로(12)를 포함하고, 구동회로(5)는 제1 코드(PCODE<1:N>) 및 제2 코드(NCODE<1:N>)를 입력받아서 데이터를 출력한다.
상술한 ZQ 캘리브레이션 동작은 일정비로 저항값을 조절할 수 있다는 가정에 근거한다. 그러나 PVT(Process, Voltage, Temperature) 등에 의해 각 저항부들 간에 부정합이 존재하고 기준전압이 흔들릴 수 있으므로 정확한 임피던스 매칭을 하지 못하여 신호의 반사가 일어나거나 데이터가 왜곡되는 경우가 발생한다. PVT 변수에 의해 저항들의 오차가 발생한 경우 다시 제1 코드(PCODE<1:N>) 및 제2 코드(NCODE<1:N>)를 보정해야 한다.
종래에는 기준전압발생부(1)가 하나의 기준전압(VREF_A)을 생성하여 제1 코드(PCODE<1:N>)를 보정할 수 있고, 이에 종속되어 제2 코드(NCODE<1:N>)를 보정할 수 있어서 오차 수정에 제한이 있었다. 즉, 도 1에 도시된 바와 같이, 하나의 기준전압(VREF_A)을 기준으로 제1 코드(PCODE<1:N>)를 보정하고 이에 종속되어 제2 코드(NCODE<1:N>)를 보정한다면 제2 코드(NCODE<1:N>)는 제1 코드(PCODE<1:N>)와 독립적으로 조절할 수 없다. 다시 말해, 풀업저항부의 저항값을 커지면 풀다운저항부의 저항값은 작아지도록 제2 코드(NCODE<1:N>)가 조절되고, 풀업저항부의 저항값이 작아지면 풀다운저항부의 저항값은 커지도록 제2 코드(NCODE<1:N>)가 조절되므로 풀다운저항부의 저항값은 풀업저항부의 저항값에 종속되어 조절된다.
본 발명은 캘리브레이션 동작을 통해 조절된 저항값이 여러 요인에 의해 오차가 발생할 경우, 이를 보정할 수 있는 ZQ 캘리브레이션 회로를 개시한다.
이를 위해 본 발명은 테스트신호 및 ZQ 교정 인에이블신호에 응답하여 제1 기준전압 및 제2 기준전압을 생성하는 기준전압 발생부; 제1 기준전압 또는 상기 제2 기준전압을 출력하는 스위칭 제어부; 및 제1 기준전압 또는 제1 및 제2 기준전압을 모두 입력받아서 제1 코드 및 제2 코드를 생성하는 ZQ 캘리브레이션 회로를 포함하되, 스위칭 제어부는 제1 코드 및 제2 코드를 독립적으로 조절할 경우에는 제2 기준전압을 출력한다.
도 1은 종래의 구동 코드 생성회로를 도시한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 구동 코드 생성회로와 구동 회로를 도시한 블럭도이다.
도 3은 도 2에 도시된 구동 코드 생성회로의 기준전압 발생부를 도시한 블럭도이다.
도 4는 도 3에 도시된 구동 코드 생성회로의 기준전압 발생부의 출력부를 도시한 회로도이다.
도 5는 도 2에 도시된 구동 코드 생성회로의 스위칭 제어부를 도시한 회로도이다.
도 6은 도 2에 도시된 구동 코드 생성회로의 ZQ 캘리브레이션의 회로도이다.
도 7은 도 2에 도시된 구동 회로의 일실시예인 OCD(Off Chip Driver)의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 구동 코드 생성회로와 구동 회로를 도시한 블럭도이다.
도 2에 도시된 바와 같이, 본 발명인 구동 코드 생성회로는 기준전압 발생부(22), 스위칭 제어부(23) 및 ZQ 캘리브레이션 회로(24)를 포함한다.
구동 코드 생성회로(2) 테스트신호 및 ZQ 교정 인에이블신호에 응답하여 제1 기준전압 및 제2 기준전압을 생성하는 기준전압 발생부(22)와 외부에서 입력되는 스위칭 신호(SW)에 응답하여 제1 기준전압 또는 제2 기준전압을 선택하여 출력하는 스위칭 제어부(23) 및 제1 기준전압 또는 제1 및 제2 기준전압을 입력받아서 코드를 생성하는 ZQ 캘리브레이션 회로(24)를 포함한다.
기준전압 발생부(22)는, 도 3에 도시된 바와 같이, 디코더(222)와 출력부(224)를 포함한다.
디코더(222)는 테스트신호(TM<0:2>)를 입력 받아서 전압발생신호(VON<0:7>)로 디코딩한다. 테스트신호(TM<0:2>)는 외부에서 사용자가 임의로 제어할 수 있는 신호이고, 전압발생신호(VON<0:7>)는 출력부(224)로 입력되어 제1 및 제2 기준전압을 생성한다.
출력부(224)는, 도 4에 도시된 바와 같이, NMOS 트랜지스터, 저항들 및 전달게이트로 구성되고, ZQ 교정 인에이블신호(ZQCAL_EN)가 논리 하이레벨로 인에이블되면 NMOS 트랜지스터가 턴온되어 외부전원(VDD)이 인가되어 전압발생신호(VON<0:7>)에 응답하여 전달게이트(TR)가 턴온되고, 외부전원이 전압분배되어 제1 및 제2 기준전압을 조절하여 출력한다. ZQ 교정 인에이블신호(ZQCAL_EN)는 따로 입력패드를 구비하여 인가하거나 모드 레지스트셋에 의해 인가하는 등 여러 가지 방법으로 인가하는 것이 가능하다.
도 5는 도 2에 도시된 구동 코드 생성회로의 스위칭 제어부를 도시한 회로도이다.
스위칭 제어부(23)는, 도 5에 도시된 바와 같이, 제1 전달게이트(TR1)와 제2 전달게이트(TR2)를 포함한다.
외부에서 입력되는 스위칭신호(SW)에 응답하여 제1 기준전압 또는 제2 기준전압이 선택적으로 출력되도록 제1 전달게이트(TR1)와 제2 전달게이트(TR2)를 포함한다. 스위칭신호(SW)가 스위칭 제어부에 논리 로우레벨로 입력되면 제1 기준전압이 선택기준전압(VREF_SEL)으로 전달되고, 스위칭신호(SW)가 논리 하이레벨로 입력되면 제2 기준전압이 선택기준전압(VREF_SEL)으로 전달된다. 따라서, 처음에는 스위칭신호(SW)를 논리 로우레벨로 입력하여 제1 기준전압을 ZQ 캘리브레이션 회로(24)에 입력한다. 이때에는 제1 기준전압을 기준으로 제1 코드(PCODE<1:N>) 및 제2 코드(NCODE<1:N>)를 생성한다. 만일, PVT(Process, Voltage, Temperature) 등에 의해 각 저항부들 간에 부정합이 존재하고 기준전압이 흔들려서 제1 코드와 제2 코드를 독립적으로 재조절이 필요하다면 스위칭신호(SW)를 논리 하이레벨로 입력하여 제2 기준전압을 ZQ 캘리브레이션 회로(24)에 입력한다. 이때에는 풀업저항조절부(242)는 제1 기준전압을 기준으로 제1 코드(PCODE<1:N>)를 생성하고, 풀다운저항조절부(244)는 제2 기준전압을 기준으로 제2 코드(NCODE<1:N>)를 생성한다.
도 6은 도 2에 도시된 구동 코드 생성회로의 ZQ 캘리브레이션의 회로도이다.
ZQ 캘리브레이션 회로는, 도 6에 도시된 바와 같이, 풀업저항조절부(242)와 풀다운저항조절부(244)로 구성되고, 풀업저항조절부(242)는 제1 비교기(242a), 제1 카운터(242b) 및 제1 풀업저항부(242c)으로 구성되며, 풀다운저항조절부(244)는 제2 비교기(244a), 제2 카운터(244b), 제2 풀업저항부(244c) 및 풀다운저항부(244d)를 포함한다.
풀업저항조절부(242)는 제1 노드(ZQ 노드)에 연결된 외부저항(RZQ)과 캘리브레이션 되면서 제1 풀업저항부(242c)의 저항을 조절하는 기능을 한다. 더 상세하게는 제1 비교기가 제1 노드(ZQ 노드)에 연결된 외부저항(RZQ)과 제1 풀업저항부(242c)의 저항의 비에 따라 생성되는 풀업비교전압과 기준전압을 비교하여 제1 비교기(242a)의 출력신호를 생성하고, 제1 카운터(242b)는 제1 비교기(242a)의 출력신호를 입력받아서 제1 코드(PCODE<1:N>)를 생성하는데, 제1 코드로 제1 풀업저항부의 병렬로 연결된 저항들을 온/오프하여 저항값을 조절한다. 조절된 제1 풀업저항부(242c)의 저항값이 외부저항(RZQ)과 일치할 때까지 상기 동작을 반복수행한다. 이를 풀업 캘리브레이션이라 한다.
풀다운저항조절부(244)는 제2 풀업저항부(66)의 저항과 캘리브레이션 되면서 풀다운저항부(244d)의 저항을 조절하는 기능을 한다. 더 상세하게는 제2 비교기(244a)가 제2 풀업저항부(244c)의 저항과 풀다운저항부(244d)의 비에 따라 생성되는 풀다운비교전압과 기준전압을 비교하여 제2 비교기(244a)의 출력신호를 생성하고, 제2 카운터(244b)는 제2 비교기(244a)의 출력신호를 입력받아서 제2 코드(NCODE<1:N>)를 생성하는데, 제2 코드로 풀다운저항부의 병렬로 연결된 저항들을 온/오프하여 저항값을 조절한다. 조절된 풀다운저항부의 저항값이 제2 풀업저항부(66)의 저항과 일치할 때까지 상기 동작을 반복수행한다. 이를 풀다운 캘리브레이션이라 한다.
도 7은 도 2에 도시된 구동 회로의 일실시예인 OCD(Off Chip Driver)의 회로도이다.
구동회로(5)는, 도 7에 도시된 바와 같이, 풀업프리 드라이버(51), 풀다운프리 드라이버(52), 풀업터미네이션 저항부(53) 및 풀다운터미네이션 저항부(54)를 포함한다.
풀업프리 드라이버(51)는 풀업터미네이션 저항부(53)를 제어하고, 풀다운프리 드라이버(52)는 풀다운터미네이션 저항부(54)를 제어하는데, 논리 하이레벨 데이터를 출력할 때에는 풀업터미네이션 저항부(53)가 턴온되어 데이터 핀(DQ)을 논리 하이레벨 상태로 만들고, 논리 로우레벨 데이터를 출력할 때에는 풀다운터미네이션 저항부(54)가 턴온되어 데이터 핀(DQ)을 논리 로우레벨 상태로 만든다. 한편, 턴온 되는 풀업터미네이션 저항부(53)의 저항의 개수는 제1 코드(PCODE<1:N>)에 의해 정해지고, 풀다운터미네이션 저항부(54)내의 저항의 개수는 제2 코드(NCODE<1:N>)에 의해 정해진다.
이상 살펴본 바와 같이 구성된 구동 코드 생성회로의 동작을 살펴보면 다음과 같다.
테스트신호(TM<0:2>)에 응답하여 전압발생신호(VON<0:7>)를 생성하고 외부에서 입력되는 스위칭신호(SW)를 논리 로우레벨로 입력하여 제1 기준전압(VREF_A)으로 제1 코드(PCODE<1:N>) 및 제2 코드(NCODE<1:N>)를 보정한다. 이후에, PVT(Process, Voltage, Temperature) 등에 의해 각 저항부들 간에 부정합이 존재하고 기준전압이 흔들려서 재조절이 필요하다면 스위칭신호(SW)를 논리 하이레벨로 입력하여 제2 기준전압(VREF_B)으로 제2 코드(NCODE<1:N>)를 보정한다.
이와 같이 제1 기준전압(VREF_A)을 기준으로 제1 코드(PCODE<1:N>)를 보정하고 이에 종속하여 제2 코드(NCODE<1:N>)를 보정하는 것보다, 제1 및 제2 기준전압(VREF_A, VREF_B)을 이용하여 제2 코드(NCODE<1:N>)를 제1 코드(PCODE<1:N>)와 독립적으로 조절할 수 있으므로, 더욱 정확하게 제1 및 제2 코드(PCODE<1:N>, NCODE<1:N>)를 생성할 수 있다. 즉, 하나의 기준전압을 기준으로 코드를 생성하면 풀업저항부의 저항값을 커지면 풀다운저항부의 저항값은 작아지도록 제2 코드가 조절되고, 풀업저항부의 저항값이 작아지면 풀다운저항부의 저항값은 커지도록 제2 코드가 조절되나, 두 개의 기준전압을 기준으로 코드를 생성하면 풀업저항부의 저항값이 작아져도 풀다운저항부의 저항값도 작아지도록, 풀업저항부의 저항값이 커져도 풀다운저항부의 저항값도 커지도록 할 수 있으므로, 풀다운저항부의 저항값을 독립적으로 조절할 수 있다.
2: 구동 코드 생성회로 22: 기준전압 발생부
222: 디코더 224: 출력부
24: ZQ 캘리브레이션 회로
242: 풀업저항조절부 244:풀다운저항조절부(244)
5: 구동회로
51: 풀업프리 드라이버 52: 풀다운프리 드라이버
53: 풀업터미네이션 저항부 54: 풀다운터미네이션 저항부

Claims (10)

  1. 테스트신호를 디코딩하여 전압발생신호를 생성하는 디코더;
    고전압과 저전압 사이에 직렬로 연결된 복수 개의 저항들을 포함하고, ZQ교정 인에이블신호가 인에이블된 경우 상기 전압발생신호에 응답하여 온/오프되는 복수 개의 전달게이트에 의해 제1 및 제2 기준전압을 생성하는 출력부;
    상기 제1 기준전압 또는 상기 제2 기준전압을 출력하는 스위칭 제어부; 및
    상기 제1 기준전압 또는 제1 및 제2 기준전압을 모두 입력받아서 제1 코드 및 제2 코드를 생성하는 ZQ 캘리브레이션 회로를 포함하되,
    상기 스위칭 제어부는 상기 제1 코드 및 제2 코드를 독립적으로 조절할 경우에는 제2 기준전압을 출력하는 구동 코드 생성회로.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 ZQ 교정 인에이블신호는 외부의 입력패드에서 입력되거나 모드 레지스트셋에 의해 인가되는 것을 특징으로 하는 구동 코드 생성회로.
  3. 삭제
  4. 삭제
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 스위칭 제어부는 스위칭 신호가 논리 하이레벨일 경우에 제2 기준전압을 출력하는 것을 특징으로 하는 구동 코드 생성회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서, 상기 스위칭 신호는 외부에서 입력되는 것을 특징으로 하는 구동 코드 생성회로.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서, 상기 스위칭 제어부는 복수 개의 전달게이트로 구성되고, 상기 스위칭 신호가 논리 하이레벨인 경우에 제2 기준전압을 출력하는 것을 특징으로 하는 구동 코드 생성회로.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 ZQ 캘리브레이션 회로는 상기 제1 기준전압 또는 제2 기준전압을 입력받아서 외부저항과 풀업저항의 비에 따라 생성되는 풀업비교전압과 상기 제1 기준전압을 비교하여 생성된 제1 코드를 이용하여 풀업 저항을 조절하는 풀업저항 조절부; 및
    상기 풀업저항과 풀다운저항의 비에 따라 생성되는 풀다운비교전압과 상기 제2 기준전압을 비교하여 생성된 제2 코드를 이용하여 풀다운 저항을 조절하는 풀다운저항 조절부를 포함하는 구동 코드 생성회로.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서, 상기 풀업저항 조절부는 상기 제1 기준전압과 상기 제1 노드의 전압을 비교하는 제1 비교기;
    상기 제1 비교기의 출력신호에 응답하여 제1 코드를 생성하는 제1 카운터;
    상기 제1 코드에 응답하여 상기 풀업저항을 제공하는 제1 풀업저항부를 포함하는 구동 코드 생성회로.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 풀다운저항 조절부는 상기 제1 코드에 응답하여 상기 풀업저항을 제공하는 제2 풀업저항부;
    상기 제2 기준전압과 상기 제2 노드의 전압을 비교하는 제2 비교기;
    상기 제2 비교기의 출력신호에 응답하여 제2 코드를 생성하는 제2 카운터;
    상기 제2 코드에 응답하여 상기 풀다운 저항을 제공하는 제2 풀다운저항부를 포함하는 구동 코드 생성회로.
KR1020110008847A 2011-01-28 2011-01-28 구동 코드 생성회로 KR101226273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008847A KR101226273B1 (ko) 2011-01-28 2011-01-28 구동 코드 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008847A KR101226273B1 (ko) 2011-01-28 2011-01-28 구동 코드 생성회로

Publications (2)

Publication Number Publication Date
KR20120087572A KR20120087572A (ko) 2012-08-07
KR101226273B1 true KR101226273B1 (ko) 2013-01-25

Family

ID=46873095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008847A KR101226273B1 (ko) 2011-01-28 2011-01-28 구동 코드 생성회로

Country Status (1)

Country Link
KR (1) KR101226273B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9317052B1 (en) 2014-11-24 2016-04-19 SK Hynix Inc. Semiconductor apparatus with calibration circuit and system including the same
CN116880636B (zh) * 2023-08-10 2024-02-27 合芯科技(苏州)有限公司 自适应电压调节电路、方法及稳压器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026462A (ko) * 1999-09-07 2001-04-06 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
KR100853467B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 반도체메모리소자
KR20100027777A (ko) * 2008-09-03 2010-03-11 주식회사 하이닉스반도체 반도체 장치의 zq 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
KR20100053154A (ko) * 2008-11-12 2010-05-20 주식회사 하이닉스반도체 캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026462A (ko) * 1999-09-07 2001-04-06 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
KR100853467B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 반도체메모리소자
KR20100027777A (ko) * 2008-09-03 2010-03-11 주식회사 하이닉스반도체 반도체 장치의 zq 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
KR20100053154A (ko) * 2008-11-12 2010-05-20 주식회사 하이닉스반도체 캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로

Also Published As

Publication number Publication date
KR20120087572A (ko) 2012-08-07

Similar Documents

Publication Publication Date Title
US8553471B2 (en) Data output buffer and memory device
KR100596781B1 (ko) 온 다이 터미네이션의 종단 전압 조절 장치
US7944233B1 (en) Data output circuit
US7872494B2 (en) Memory controller calibration
US7323900B2 (en) Semiconductor memory device for adjusting impedance of data output driver
KR100465759B1 (ko) 반도체 장치
CN1808902B (zh) 输出电路、半导体器件和调整输出电路的特性的方法
US7994812B2 (en) Calibration circuit, semiconductor device including the same, and data processing system
KR100660907B1 (ko) 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
JP4618600B2 (ja) キャリブレーション回路及びこれを備えた半導体装置
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
JP4205741B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR102635549B1 (ko) 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
JP2008060629A (ja) キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
KR101145333B1 (ko) 임피던스 조절 장치
KR20090121470A (ko) 임피던스 교정 회로를 포함하는 반도체 메모리 장치
US20080100334A1 (en) Impedance matching circuit and semiconductor memory device with the same
KR100940854B1 (ko) 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
KR101204674B1 (ko) 반도체집적회로
KR20150113587A (ko) 반도체 장치
JP4690050B2 (ja) インピーダンスコントロール装置及び方法
KR101226273B1 (ko) 구동 코드 생성회로
TW201537581A (zh) 半導體裝置之資料輸出電路
US9356581B2 (en) Data output circuit of a semiconductor apparatus
KR20110131368A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee