KR100940854B1 - 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치 - Google Patents

데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100940854B1
KR100940854B1 KR1020080089459A KR20080089459A KR100940854B1 KR 100940854 B1 KR100940854 B1 KR 100940854B1 KR 1020080089459 A KR1020080089459 A KR 1020080089459A KR 20080089459 A KR20080089459 A KR 20080089459A KR 100940854 B1 KR100940854 B1 KR 100940854B1
Authority
KR
South Korea
Prior art keywords
pull
driver
driving
output
impedance
Prior art date
Application number
KR1020080089459A
Other languages
English (en)
Inventor
안정윤
김기호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080089459A priority Critical patent/KR100940854B1/ko
Priority to US12/482,075 priority patent/US7911225B2/en
Application granted granted Critical
Publication of KR100940854B1 publication Critical patent/KR100940854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세히는 임피던스에 상응하여 출력 신호의 슬루 레이트를 조절하는 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치에 관하여 개시한다. 개시된 본 발명의 데이터 출력 장치는, 임피던스 제어 신호에 상응하여 구동력을 조절하고, 상기 구동력으로 데이터를 구동하여 출력하는 프리 드라이버부; 및 상기 임피던스 제어 신호에 상응하는 값을 갖는 풀업 및 풀다운 저항 조절 코드에 의해 임피던스가 조절되고, 조절된 상기 임피던스를 적용하여 상기 프리 드라이버부의 출력을 구동하는 메인 드라이버부;를 포함하여 출력 신호의 슬루 레이트 가변 폭을 개선하는 효과가 있다.

Description

데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치{A data output device and a semiconductor memory device including of the same}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세히는 임피던스에 상응하여 출력 신호의 슬루 레이트를 조절하는 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 리드 명령에 의해 선택된 데이터를 구동하여 출력하는 데이터 출력 장치를 포함한다.
데이터 출력 장치는 프리 드라이버(Pre-driver)와 메인 드라이버(Main-driver)가 직렬로 연결된 구성을 갖으며, 메인 드라이버는 반도체 메모리 장치의 고속 동작을 지원하기 위해 전송 채널의 임피던스와 매칭되도록 임피던스(Impedance)가 조절된다.
한편, 종래의 데이터 출력 장치는 메인 드라이버의 임피던스 변화와 무관하게 프리 드라이버의 출력 신호를 메인 드라이버로 인가한다. 그 결과, 메인 드라이버의 임피던스에 따라 출력되는 출력 신호의 슬루 레이트(Slew Rate)가 가변하여 지터(Jitter)가 발생되므로 신호의 무결성(Signal Integrity)이 저하되며, 데이터 아이(Data Eye)가 좁아지는 문제점이 있다.
본 발명은 메인 드라이버의 임피던스 가변에 대응하여 전치된 프리 드라이버의 구동력을 조절함으로써 출력 신호의 슬루 레이트를 조절하는 데이터 출력 장치를 제공한다.
또한, 본 발명은 상기 데이터 출력 장치를 포함하고 상기 출력 신호의 무결성 및 데이터 아이를 개선하는 반도체 메모리 장치를 제공한다.
본 발명의 데이터 출력 장치는 임피던스 제어 신호에 상응하여 구동력을 조절하고, 상기 구동력으로 데이터를 구동하여 출력하는 프리 드라이버부; 및 상기 임피던스 제어 신호에 상응하는 값을 갖는 풀업 및 풀다운 저항 조절 코드에 의해 임피던스가 조절되고, 조절된 상기 임피던스를 적용하여 상기 프리 드라이버부의 출력을 구동하는 메인 드라이버부;를 포함한다.
바람직하게는, 상기 임피던스 제어 신호는 상기 임피던스로 제 1 저항값과 상기 제 1 저항값보다 큰 제 2 저항값 중 어느 하나를 설정하기 위해 모드 레지스터로부터 제공되는 어드레스 신호이다.
상기 프리 드라이버부는, 상기 데이터를 구동하여 출력하는 프리 드라이버; 및 상기 임피던스 제어 신호에 상응하여 구동이 조절되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 보정하여 출력하는 구동력 조절부;를 포함하여 구 성될 수 있다.
상기 구동력 조절부는, 상기 임피던스 제어 신호에 응답하여 풀업 및 풀다운 구동 제어 신호를 생성하는 구동 제어 신호 생성부; 및 상기 풀업 및 풀다운 구동 제어 신호에 의해 구동이 제어되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 보정하는 구동 보정 드라이버;를 포함하여 구성될 수 있다.
상기 구동 제어 신호 생성부는, 상기 임피던스 제어 신호에 의해 설정된 상기 임피던스를 판단하여 판단 신호를 출력하는 판단부; 및 상기 판단 신호에 응답하여 상기 데이터에 상응하는 상기 풀업 및 풀다운 구동 제어 신호를 출력하는 출력부;를 포함하여 구성될 수 있다.
바람직하게는, 상기 출력부는 상기 판단 신호가 활성화될 때 상기 데이터에 상응하여 상기 구동 보정 드라이버가 풀업 또는 풀다운 구동되도록 상기 풀업 및 풀다운 구동 제어 신호를 출력한다.
상기 구동 보정 드라이버는 상기 풀업 구동 제어 신호에 의해 풀업 구동하여 상기 프리 드라이버에서 출력되는 신호의 라이징 슬루 레이트를 보정하는 풀업 구동부; 및 상기 풀다운 구동 제어 신호에 의해 풀다운 구동하여 상기 프리 드라이버에서 출력되는 신호의 폴링 슬루 레이트를 보정하는 풀다운 구동부;를 포함하여 구성될 수 있다.
바람직하게는, 상기 풀업 구동부는 전원 전압단과 상기 프리 드라이버의 출력단 사이에 연결되며 게이트로 인가되는 상기 풀업 구동 제어 신호에 의해 제어되는 PMOS 트랜지스터로 구성될 수 있다.
바람직하게는, 상기 풀다운 구동부는 상기 프리 드라이버의 출력단과 접지 전압단 사이에 연결되며 게이트로 인가되는 상기 풀다운 구동 제어 신호에 의해 제어되는 NMOS 트랜지스터로 구성될 수 있다.
상기 메인 드라이버부는, 상기 프리 드라이버부에서 출력되는 신호를 구동하는 메인 드라이버; 전원 전압단과 상기 메인 드라이버의 출력단 사이에 연결되며 상기 풀업 저항 조절 코드에 의해 상기 임피던스의 풀업 저항을 조절하는 풀업 저항부; 및 접지 전압단과 상기 메인 드라이버의 출력단 사이에 연결되며 상기 풀다운 저항 조절 코드에 의해 상기 임피던스의 풀다운 저항을 조절하는 풀다운 저항부;를 포함하여 구성될 수 있다.
본 발명의 반도체 메모리 장치는, 데이터를 구동하여 출력하는 프리 드라이버; 임피던스 제어 신호에 응답하여 상기 데이터에 상응하는 풀업 및 풀다운 구동 제어 신호를 생성하는 구동 제어 신호 생성부; 및 상기 풀업 및 풀다운 구동 제어 신호에 의해 구동되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 조절하여 메인 드라이버로 출력하는 구동 보정 드라이버;를 포함한다.
상기 임피던스 제어 신호는 제 1 저항값과 상기 제 1 저항값보다 큰 제 2 저항값 중 어느 하나를 출력 임피던스로 설정하기 위해 모드 레지스터로부터 제공되는 신호임이 바람직하다.
상기 구동 제어 신호 생성부는 상기 임피던스 제어 신호에 의해 상기 출력 임피던스가 상기 제 2 저항값으로 설정되는 경우 상기 데이터에 상응하여 상기 풀업 및 풀다운 구동 제어 신호를 출력함이 바람직하다.
상기 구동 보정 드라이버는 상기 풀업 구동 제어 신호에 의해 풀업 구동하여 상기 프리 드라이버에서 출력되는 신호의 라이징 슬루 레이트를 보정하는 풀업 구동부; 및 상기 풀다운 구동 제어 신호에 의해 풀다운 구동하여 상기 프리 드라이버에서 출력되는 신호의 폴링 슬루 레이트를 보정하는 풀다운 구동부;를 포함한다.
상기 풀업 구동부는 전원 전압단과 상기 프리 드라이버의 출력단 사이에 연결되며 게이트로 인가되는 상기 풀업 구동 제어 신호에 의해 제어되는 PMOS 트랜지스터로 구성될 수 있다.
상기 풀다운 구동부는 상기 프리 드라이버의 출력단과 접지 전압단 사이에 연결되며 게이트로 인가되는 상기 풀다운 구동 제어 신호에 의해 제어되는 NMOS 트랜지스터로 구성될 수 있다.
본 발명은 메인 드라이버의 임피던스 가변에 대응하여 전치된 프리 드라이버의 구동력을 조절하는 데이터 출력 장치를 제공함으로써 출력 신호의 슬루 레이트 가변 폭을 개선하는 효과가 있다.
또한, 본 발명은 상기 데이터 출력 장치를 포함하는 반도체 메모리 장치를 제공함으로써 가변되는 임피던스에 상응하여 출력 신호의 슬루 레이트 가변을 방지하여 신호의 무결성 및 데이터 아이를 증가시키는 효과가 있다.
본 발명은 데이터 출력 장치의 메이 드라이버의 임피던스 가변에 대응하여 전치된 프리 드라이버의 구동력을 조절하는 구성을 갖는다.
도 1을 참조하면, 본 발명의 반도체 메모리 장치는 데이터 출력 장치(10)와 캘리브레이션부(20)를 포함한다.
데이터 출력 장치(10)는 모드 레지스터에서 제공되는 제어 신호(이하, '임피던스 제어 신호'라고 함) A1, A5에 의해 구동력이 조절되는 프리 드라이버부(12)와 풀업 및 풀다운 저항 조절 코드 PCODE, NCODE에 의해 임피던스가 조절되는 메인 드라이버부(14)를 포함한다.
캘리브레이션부(20)는 임피던스 제어 신호 A1, A5에 의해 풀업 및 풀다운 저항 조절 코드 PCODE, NCODE를 생성하며, 출력 임피던스가 공정(Process), 전압(Voltage), 온도(Temperature) 중 하나 이상의 변화에 의해 가변되는 것을 보상하기 위해 풀업 및 풀다운 저항 조절 코드 PCODE, NCODE를 조절하여 출력한다.
국제반도체표준협의기구(JEDEC:Joint Electron Device Engineering Council)의 스펙(Spec)에 의하면, DDR3에 관련하여 데이터 출력 장치의 임피던스는 RZQ/6 또는 RZQ/7 중 어느 하나로 설정될 수 있다.
데이터 출력 장치의 임피던스는 모드 레지스트 셋(MRS) 명령시 뱅크 어드레스 BA0, BA1이 1, 0으로 입력되어 모드 레지스터 MR1이 선택될 때, 어드레스 신호 A1, A5에 의해 설정된다. 예컨대, 어드레스 신호 A1, A5가 0, 0이면 출력 임피던스는 RZQ/6으로 설정된다. 또한, 어드레스 신호 A1, A5가 1, 0이면 출력 임피던스는 RZQ/7로 설정된다. 여기서, RZQ는 240옴(Ω)이므로 RZQ/6은 40옴(Ω)이고 RZQ/7은 34옴(Ω)이 된다.
데이터 출력 장치의 임피던스가 RZQ/6 또는 RZQ/7로 설정됨에 따라 데이터 DATA의 출력 로드(Load)가 가변되어 출력 신호 ODATA의 슬루 레이트가 가변할 수 있다. 예컨대, 출력 임피던스가 RZQ/6으로 설정된 경우는 출력 임피던스가 RZQ/7로 설정된 경우보다 데이터 DATA의 출력 로드가 더 커지며 출력 신호 ODATA의 슬루 레이트는 더 감소한다.
이를 보완하기 위해 본 발명의 데이터 출력 장치(10)는 임피던스를 설정하기 위해 모드 레지스터에서 제공되는 임피던스 제어 신호 A1, A5에 의해 프리 드라이버부(12)의 구동력을 조절하여 출력되는 프리 드라이빙된 데이터 신호 IDATA를 메인 드라이버부(14)로 제공함으로써 출력 신호 ODATA의 슬루 레이트 가변 폭을 감소시킨다.
도 2를 참조하여 프리 드라이버부(12)를 구체적으로 살펴보면, 프리 드라이버(12)는 프리 드라이버(30)와 구동력 조절부(40)를 포함한다.
프리 드라이버(30)는 전원 전압단과 접지 전압단 사이에 직렬로 연결된 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)를 포함하고, 공통 게이트로 인가되는 데이터 DATA를 드라이빙하여 공통 드레인단을 통해 출력한다.
구동력 조절부(40)는 구동 제어 신호 생성부(42) 및 구동력 보정 드라이버(44)를 포함하고, 임피던스 제어 신호 A1, A5에 의해 프리 드라이버(30)에서 출력되는 신호의 슬루 레이트를 조절하여 프리 드라이빙 신호 IDATA를 출력한다.
구동 제어 신호 생성부(42)는 임피던스 제어 신호 A1, A5에 의해 설정된 임피던스 판단하여 판단 신호 C1을 출력하는 판단부(42_2)와, 판단 신호 C1에 의해 데이터 DATA에 상응하는 풀업 및 풀다운 구동 제어 신호 S1, S2를 출력하는 출력 부(42_4)를 포함한다.
판단부(42_2)는 노아게이트(NOR1)로 구성될 수 있으며, 임피던스 제어 신호 A1, A5에 의해 설정된 임피던스에 상응하여 판단 신호 C1을 출력한다. 즉, 전술한 바와 같이, 임피던스 제어 신호 A1, A5가 0, 0인 경우 출력 임피던스는 RZQ/6으로 설정되며 이 경우 출력 임피던스가 RZQ/7보다 증가된 것으로 판단하여 드라이버(30)에서 출력되는 신호의 슬루 레이트를 조절하기 위해 판단 신호 C1을 로직 하이로 활성화시켜 출력한다.
출력부(42_4)는 인버터들(IV1, IV2) 및 낸드게이트들(ND1, ND2)을 포함하여 구성될 수 있으며, 판단 신호 C1이 로직 하이로 활성화되면 데이터 DATA에 상응하여 풀업 및 풀다운 구동 제어 신호 S1, S2를 출력한다.
구체적으로, 인버터(IV1)는 데이터 DATA를 반전시키고, 낸드게이트(ND1)는 판단 신호 C1과 인버터(IV1)의 출력을 수신하여 풀업 구동 제어 신호 S1을 출력한다. 낸드게이트(ND2)는 판단 신호 C1과 데이터 DATA를 수신하고, 인버터(IV2)는 낸드게이트(ND2)의 출력을 반전시켜 풀다운 구동 제어 신호 S2를 출력한다.
즉, 출력부(42_4)는 판단 신호 C1이 로직 로우로 비활성화되는 경우, 풀업 구동 제어 신호 S1을 로직 하이로, 풀다운 구동 제어 신호 S2를 로직 로우로 출력하여 구동 보정 드라이버(44)를 비활성화시킨다.
반면, 출력부(42_4)는 판단 신호 C1이 로직 하이로 활성화되는 경우, 데이터 DATA가 로직 로우로 인가되면 풀업 및 풀다운 구동 제어 신호 S1, S2를 모두 로직 로우로 출력시켜 구동 보정 드라이버(44)를 풀업 구동시킨다. 또한, 출력부(42_4) 는 판단 신호 C1이 로직 하이로 활성화되는 경우, 데이터 DATA가 로직 하이로 인가되면 풀업 및 풀다운 구동 제어 신호 S1, S2를 모두 로직 하이로 출력시켜 구동 보정 드라이버(44)를 풀다운 구동시킨다.
구동 보정 드라이버(44)는 풀업 구동부(44_2) 및 풀다운 구동부(44_4)를 포함하고, 풀업 및 풀다운 구동 제어 신호 S1, S2에 의해 풀업 또는 풀다운 구동하여 프리 드라이버(30)에서 출력되는 신호의 슬루 레이트를 조절하여 프리 드라이빙 신호 IDATA를 출력한다.
풀업 구동부(44_2)는 전원 전압단과 프리 드라이버(30)의 출력단 사이에 연결되는 PMOS 트랜지스터(P2)로 구성될 수 있으며, 게이트로 인가되는 풀업 구동 제어 신호 S1에 의해 제어되어 프리 드라이버(30)에서 출력되는 신호의 라이징 슬루 레이트를 조절한다.
풀다운 구동부(44_4)는 프리 드라이버(30)의 출력단과 접지 전압단 사이에 연결되는 NMOS 트랜지스터(N2)로 구성될 수 있으며, 게이트로 인가되는 풀다운 구동 제어 신호 S2에 의해 제어되어 프리 드라이버(30)에서 출력되는 신호의 폴링 슬루 레이트를 조절한다.
즉, 프리 드라이버부(12)는 설정된 임피던스에 대응하여 슬루 레이트가 조절된 프리 드라이빙 신호 IDATA를 출력한다.
도 3을 참조하여 메인 드라이버부(14)를 구체적으로 살펴보면, 메인 드라이버부(14)는 메인 드라이버(52)와 풀업 저항부(54) 및 풀다운 저항부(56)를 포함한다.
메인 드라이버(52)는 전원 전압단과 접지 전압단 사이에 직렬로 연결되는 PMOS 트랜지스터(P3)와 NMOS 트랜지스터(N3)를 포함하고, 공통 게이트로 인가되는 프리 드라이빙 신호 IDATA를 드라이빙하여 공통 드레인단 노드 NODE3을 통해 출력 신호 ODATA로 출력한다.
풀업 저항부(54)는 전원 전압단과 노드 NODE1 사이에 병렬로 연결된 복수의 PMOS 트랜지스터들과, 노드 NODE1과 노드 NODE3 사이에 연결된 저항 R1을 포함하고, 풀업 저항 조절 코드 PCODE에 의해 PMOS 트랜지스터들의 동작을 제어하여 풀업 저항을 조절한다.
풀다운 저항부(56)는 접지 전압단과 노드 NDDE2 사이에 병렬로 연결된 복수의 NMOS 트랜지스들과, 노드 NODE2와 노드 NODE3 사이에 연결된 저항 R2을 포함하고, 풀다운 저항 조절 코드 NCODE에 의해 NMOS 트랜지스터들의 동작을 제어하여 풀다운 저항을 조절한다.
도 1 내지 도 3을 참조하여 본 발명에 따른 반도체 메모리 장치의 동작을 살펴본다.
프리 드라이버부(12)는 프리 드라이버(30)가 셀 어레이로부터 독출된 데이터 DATA를 드라이빙하고, 구동력 조절부(40)가 임피던스 제어 신호 A1, A5에 의해 메인 드라이버부(14)에 설정된 출력 임피던스에 상응하여 프리 드라이버(30)의 구동력을 조절함으로써 메인 드라이버부(14)로 인가되는 프리 드라이빙 신호 IDATA의 슬루 레이트를 보정하여 출력한다.
예컨대, 메인 드라이버부(14)의 출력 임피던스가 RZQ/6으로 설정된 경우, 출 력 임피던스가 RZQ/7로 설정된 것보다 데이터 DATA의 출력 로드가 증가하므로 메인 드라이버부(14)에서 출력되는 출력 신호 ODATA의 슬루 레이트는 작아진다. 이를 보완하기 위해 프리 드라이버부(12)는 구동력 조절부(40)를 구동시켜 프리 드라이빙 신호 IDATA의 슬루 레이트를 증가시킨다. 반대로, 메인 드라이버부(14)의 출력 임피던스가 RZQ/7로 설정된 경우, 프리 드라이버부(12)는 구동력 조절부(40)를 정지시키고 프리 드라이버(30)의 출력 신호를 프리 드라이빙 신호 IDATA로 출력한다.
메인 드라이버부(14)는 풀업 및 풀다운 저항 조절 코드 PCODE, NCODE에 의해 풀업 및 풀다운 저항을 조절하여 설정된 임피던스로 매칭시키고, 슬루 레이트가 조절되 프리 드라이빙 신호 IDATA를 드라이빙하여 출력 신호 ODATA를 출력한다.
캘리브레이션부(20)는 메인 드라이버부(14)의 임피던스를 RZQ/6 또는 RZQ/7 중 어느 하나로 조절하기 위해 모드 레지스터로부터 제공되는 임피던스 제어 신호 A1, A5에 의해 풀업 및 풀다운 저항 조절 코드 PCODE, NCODE를 생성하여 출력한다.
상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치는 메인 드라이버부(14)에 설정되는 임피던스의 가변에 상응하여 메인 드라이버부(14)로 입력되는 프리 드라이버 신호 IDATA의 슬루 레이트를 미리 보정함으로써 출력 신호 ODATA의 슬루 레이틀 가변 폭을 감소시킬 수 있다. 그 결과, 신호의 무결성이 및 데이터 아이가 개선되는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 데이터 출력 장치를 포함하는 반도체 메모리 장치의 블록도.
도 2는 도 1에 도시된 프리 드라이버부의 상세 회로도.
도 3은 도 1에 도시된 메인 드라이버부의 상세 회로도.

Claims (16)

  1. 임피던스 제어 신호에 상응하여 구동력을 조절하고, 상기 구동력으로 데이터를 구동하여 출력하는 프리 드라이버부; 및
    상기 임피던스 제어 신호에 상응하는 값을 갖는 풀업 및 풀다운 저항 조절 코드에 의해 임피던스가 조절되고, 조절된 상기 임피던스를 적용하여 상기 프리 드라이버부의 출력을 구동하는 메인 드라이버부;
    를 포함하고,
    상기 메인 드라이버부는, 상기 프리 드라이버부에서 출력되는 신호를 구동하는 메인 드라이버, 전원 전압단과 상기 메인 드라이버의 출력단 사이에 연결되며 상기 풀업 저항 조절 코드에 의해 상기 임피던스의 풀업 저항을 조절하는 풀업 저항부 및 접지 전압단과 상기 메인 드라이버의 출력단 사이에 연결되며 상기 풀다운 저항 조절 코드에 의해 상기 임피던스의 풀다운 저항을 조절하는 풀다운 저항부를 포함하는 데이터 출력 장치.
  2. 제 1 항에 있어서,
    상기 임피던스 제어 신호는 상기 임피던스로 제 1 저항값과 상기 제 1 저항값보다 큰 제 2 저항값 중 어느 하나를 설정하기 위해 모드 레지스터로부터 제공되는 어드레스 신호인 데이터 출력 장치.
  3. 제 1 항에 있어서,
    상기 프리 드라이버부는,
    상기 데이터를 구동하여 출력하는 프리 드라이버; 및
    상기 임피던스 제어 신호에 상응하여 구동이 조절되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 보정하여 출력하는 구동력 조절부;
    를 포함하는 데이터 출력 장치.
  4. 제 3 항에 있어서,
    상기 구동력 조절부는,
    상기 임피던스 제어 신호에 응답하여 풀업 및 풀다운 구동 제어 신호를 생성하는 구동 제어 신호 생성부; 및
    상기 풀업 및 풀다운 구동 제어 신호에 의해 구동이 제어되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 보정하는 구동 보정 드라이버;
    를 포함하는 데이터 출력 장치.
  5. 제 4 항에 있어서,
    상기 구동 제어 신호 생성부는,
    상기 임피던스 제어 신호에 의해 설정된 상기 임피던스를 판단하여 판단 신호를 출력하는 판단부; 및
    상기 판단 신호에 응답하여 상기 데이터에 상응하는 상기 풀업 및 풀다운 구동 제어 신호를 출력하는 출력부;
    를 포함하는 데이터 출력 장치.
  6. 제 5 항에 있어서,
    상기 출력부는 상기 판단 신호가 활성화될 때 상기 데이터에 상응하여 상기 구동 보정 드라이버가 풀업 또는 풀다운 구동되도록 상기 풀업 및 풀다운 구동 제 어 신호를 출력하는 데이터 출력 장치.
  7. 제 4 항에 있어서,
    상기 구동 보정 드라이버는
    상기 풀업 구동 제어 신호에 의해 풀업 구동하여 상기 프리 드라이버에서 출력되는 신호의 라이징 슬루 레이트를 보정하는 풀업 구동부; 및
    상기 풀다운 구동 제어 신호에 의해 풀다운 구동하여 상기 프리 드라이버에서 출력되는 신호의 폴링 슬루 레이트를 보정하는 풀다운 구동부;
    를 포함하는 데이터 출력 장치.
  8. 제 7 항에 있어서,
    상기 풀업 구동부는 상기 전원 전압단과 상기 프리 드라이버의 출력단 사이에 연결되며 게이트로 인가되는 상기 풀업 구동 제어 신호에 의해 제어되는 PMOS 트랜지스터인 데이터 출력 장치.
  9. 제 7 항에 있어서,
    상기 풀다운 구동부는 상기 프리 드라이버의 출력단과 상기 접지 전압단 사이에 연결되며 게이트로 인가되는 상기 풀다운 구동 제어 신호에 의해 제어되는 NMOS 트랜지스터인 데이터 출력 장치.
  10. 삭제
  11. 데이터를 구동하여 출력하는 프리 드라이버;
    임피던스 제어 신호에 응답하여 상기 데이터에 상응하는 풀업 및 풀다운 구동 제어 신호를 생성하는 구동 제어 신호 생성부; 및
    상기 풀업 및 풀다운 구동 제어 신호에 의해 구동되어 상기 프리 드라이버에서 출력되는 신호의 슬루 레이트를 조절하여 메인 드라이버로 출력하는 구동 보정 드라이버;
    를 포함하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 임피던스 제어 신호는 제 1 저항값과 상기 제 1 저항값보다 큰 제 2 저항값 중 어느 하나를 출력 임피던스로 설정하기 위해 모드 레지스터로부터 제공되 는 신호인 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 구동 제어 신호 생성부는 상기 임피던스 제어 신호에 의해 상기 출력 임피던스가 상기 제 2 저항값으로 설정되는 경우 상기 데이터에 상응하여 상기 풀업 및 풀다운 구동 제어 신호를 출력하는 반도체 메모리 장치.
  14. 제 12 항에 있어서,
    상기 구동 보정 드라이버는
    상기 풀업 구동 제어 신호에 의해 풀업 구동하여 상기 프리 드라이버에서 출력되는 신호의 라이징 슬루 레이트를 보정하는 풀업 구동부; 및
    상기 풀다운 구동 제어 신호에 의해 풀다운 구동하여 상기 프리 드라이버에서 출력되는 신호의 폴링 슬루 레이트를 보정하는 풀다운 구동부;
    를 포함하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 풀업 구동부는 전원 전압단과 상기 프리 드라이버의 출력단 사이에 연결되며 게이트로 인가되는 상기 풀업 구동 제어 신호에 의해 제어되는 PMOS 트랜지스터인 반도체 메모리 장치.
  16. 제 14 항에 있어서,
    상기 풀다운 구동부는 상기 프리 드라이버의 출력단과 접지 전압단 사이에 연결되며 게이트로 인가되는 상기 풀다운 구동 제어 신호에 의해 제어되는 NMOS 트랜지스터인 반도체 메모리 장치.
KR1020080089459A 2008-09-10 2008-09-10 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치 KR100940854B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080089459A KR100940854B1 (ko) 2008-09-10 2008-09-10 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
US12/482,075 US7911225B2 (en) 2008-09-10 2009-06-10 Data output device and semiconductor memory apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089459A KR100940854B1 (ko) 2008-09-10 2008-09-10 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100940854B1 true KR100940854B1 (ko) 2010-02-09

Family

ID=41798699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089459A KR100940854B1 (ko) 2008-09-10 2008-09-10 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US7911225B2 (ko)
KR (1) KR100940854B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053542B1 (ko) 2010-04-12 2011-08-03 주식회사 하이닉스반도체 데이터 스트로브 신호 출력 드라이버
KR101166643B1 (ko) 2010-09-07 2012-07-23 에스케이하이닉스 주식회사 데이터 출력 회로
KR20150107982A (ko) * 2014-03-14 2015-09-24 성균관대학교산학협력단 임피던스 보정을 할 수 있는 부하 구동 회로, 유도형 센서를 위한 코일 드라이버 장치 및 이를 이용한 유도형 위치 센서 시스템
KR20190067940A (ko) * 2016-11-10 2019-06-17 마이크론 테크놀로지, 인크. 전력 효율적인 구동 회로를 위한 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113332B1 (ko) * 2010-09-10 2012-03-13 주식회사 하이닉스반도체 출력드라이버
US10218756B2 (en) * 2012-01-06 2019-02-26 Comcast Cable Communications, Llc Streamlined delivery of video content
US9337807B2 (en) * 2014-09-30 2016-05-10 Qualcomm Incorporated Output driver circuit with auto-equalization based on drive strength calibration
JP2017216611A (ja) * 2016-06-01 2017-12-07 マイクロン テクノロジー， インク． 半導体装置
KR101870840B1 (ko) * 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
KR20190036259A (ko) 2017-09-27 2019-04-04 에스케이하이닉스 주식회사 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR20200137361A (ko) * 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 멀티비트 데이터를 송신하는 송신기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103907A (ko) * 2006-04-20 2007-10-25 삼성전자주식회사 터미네이션 저항 값에 따라 가변되는 데이터 구동 능력을 갖는 반도체 메모리 장치를 구비한 메모리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281730B1 (en) 1999-05-13 2001-08-28 National Semiconductor Corporation Controlled slew rate driver
US6285215B1 (en) * 1999-09-02 2001-09-04 Micron Technology, Inc. Output driver having a programmable edge rate
KR100505645B1 (ko) 2002-10-17 2005-08-03 삼성전자주식회사 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버
KR100500415B1 (ko) * 2003-08-25 2005-07-12 주식회사 하이닉스반도체 프리 드라이버 회로 및 이를 이용한 출력 회로
KR100670699B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070103907A (ko) * 2006-04-20 2007-10-25 삼성전자주식회사 터미네이션 저항 값에 따라 가변되는 데이터 구동 능력을 갖는 반도체 메모리 장치를 구비한 메모리 시스템

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053542B1 (ko) 2010-04-12 2011-08-03 주식회사 하이닉스반도체 데이터 스트로브 신호 출력 드라이버
US8441870B2 (en) 2010-04-12 2013-05-14 SK Hynic Inc. Data strobe signal output driver for a semiconductor memory apparatus
KR101166643B1 (ko) 2010-09-07 2012-07-23 에스케이하이닉스 주식회사 데이터 출력 회로
US9467145B2 (en) 2010-09-07 2016-10-11 Hynix Semiconductor Inc. Data output circuit
KR20150107982A (ko) * 2014-03-14 2015-09-24 성균관대학교산학협력단 임피던스 보정을 할 수 있는 부하 구동 회로, 유도형 센서를 위한 코일 드라이버 장치 및 이를 이용한 유도형 위치 센서 시스템
KR101589809B1 (ko) * 2014-03-14 2016-02-01 성균관대학교산학협력단 임피던스 보정을 할 수 있는 부하 구동 회로, 유도형 센서를 위한 코일 드라이버 장치 및 이를 이용한 유도형 위치 센서 시스템
KR20190067940A (ko) * 2016-11-10 2019-06-17 마이크론 테크놀로지, 인크. 전력 효율적인 구동 회로를 위한 장치 및 방법
US10825485B2 (en) 2016-11-10 2020-11-03 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits
KR102230115B1 (ko) * 2016-11-10 2021-03-23 마이크론 테크놀로지, 인크. 전력 효율적인 구동 회로를 위한 장치 및 방법
KR20210033060A (ko) * 2016-11-10 2021-03-25 마이크론 테크놀로지, 인크. 전력 효율적인 구동 회로를 위한 장치 및 방법
KR102360669B1 (ko) 2016-11-10 2022-02-09 마이크론 테크놀로지, 인크. 전력 효율적인 구동 회로를 위한 장치 및 방법

Also Published As

Publication number Publication date
US20100060317A1 (en) 2010-03-11
US7911225B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
KR100940854B1 (ko) 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
KR100668498B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
KR100951659B1 (ko) 데이터 출력 드라이빙 회로
US8441870B2 (en) Data strobe signal output driver for a semiconductor memory apparatus
KR100937951B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
US8299831B2 (en) Semiconductor device
US8581620B2 (en) Semiconductor device including data output circuit supporting pre-emphasis operation
JP2007213786A (ja) 半導体メモリ装置のドライバ制御回路及び方法
KR20090114630A (ko) 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법
US7863927B2 (en) Semiconductor device
KR100915814B1 (ko) 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
KR20150113587A (ko) 반도체 장치
JP2003078406A (ja) データバッファ回路およびデータ出力バッファ
US7919988B2 (en) Output circuit and driving method thereof
US7868667B2 (en) Output driving device
KR101009348B1 (ko) 반도체 장치
KR100861373B1 (ko) 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
US20070252638A1 (en) Method and apparatus for temperature compensating off chip driver (OCD) circuit
KR100904426B1 (ko) 내부 전압 생성 회로
KR20080100948A (ko) 반도체 장치의 데이터 출력회로
KR100885488B1 (ko) 반도체 소자
KR100955541B1 (ko) 데이타 출력 장치
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
KR100904466B1 (ko) 온 다이 터미네이션 장치의 터미네이션 회로
KR20080037931A (ko) 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 11