KR100500415B1 - 프리 드라이버 회로 및 이를 이용한 출력 회로 - Google Patents

프리 드라이버 회로 및 이를 이용한 출력 회로 Download PDF

Info

Publication number
KR100500415B1
KR100500415B1 KR10-2003-0058628A KR20030058628A KR100500415B1 KR 100500415 B1 KR100500415 B1 KR 100500415B1 KR 20030058628 A KR20030058628 A KR 20030058628A KR 100500415 B1 KR100500415 B1 KR 100500415B1
Authority
KR
South Korea
Prior art keywords
pull
elements
data signal
signal
control signal
Prior art date
Application number
KR10-2003-0058628A
Other languages
English (en)
Other versions
KR20050021641A (ko
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0058628A priority Critical patent/KR100500415B1/ko
Priority to US10/737,622 priority patent/US7477081B2/en
Publication of KR20050021641A publication Critical patent/KR20050021641A/ko
Application granted granted Critical
Publication of KR100500415B1 publication Critical patent/KR100500415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 데이터 신호를 입력 받아서 논리 하이를 출력하기 위한 풀업부와, 데이터 신호를 입력 받아서 논리 로우를 출력하기 위한 풀다운부와, 공정 완료 상태를 반영하여 논리 상태가 변화하는 제어 신호를 이용하여, 상기 풀업부 및/또는 풀다운부의 구동 사이즈를 조절하는 제어부를 포함하여 구성된 프리 드라이버 회로를 제공한다. 본 발명에 의하면, 출력 데이터의 파형의 슬류를 공정 조건에 관계없이 안정되게 확보할 수 있는 효과가 있다.

Description

프리 드라이버 회로 및 이를 이용한 출력 회로{pre-driver circuit and data output circiut using the same}
본 발명은 반도체 장치에 관한 것으로서, 특히 프리 드라이버 (Pre-Driver)회로 및 이를 이용한 데이터 출력 회로에 관한 것이다.
이하, 도 1을 참조하여 종래 기술에 의한 데이터 출력 회로를 설명한다. 도 1은 종래 기술에 의한 프리 드라이버 회로를 포함한 데이터 출력 회로의 개략적인 블럭도이다.
논리 하이 또는 논리 로우로 출력되는 데이터 신호는 오프칩 드라이버 회로(100)와 프리 드라이버 회로(200)를 거쳐 출력 드라이버 회로(300)를 통해서 데이터 신호(Dout)가 출력되도록 구성하고 있다.
오프칩 드라이버 회로(100)는 오프칩 드라이버들(100-1 내지 100-N)로 구성되어 있고, 오프칩 드라이버들(100-1 내지 100-N) 각각은 동일한 데이터 신호를 하나의 입력으로 하고 각기 대응되는 제 1 내지 N 제어신호를 다른 하나의 입력으로 하여 구성된다. 오프칩 드라이버들(100-1 내지 100-N) 각각은 수행된 공정 조건에 따라서 소자의 성능면에서 발생 가능한 차이를 반영하는 기능을 수행한다. N은 2이상의 자연수이다.
한편, 오프칩 드라이버 회로(100)의 각 오프칩 드라이버는 출력 드라이버 회로(300) 내부의 각 출력 드라이버들과 서로 대응되게 연결되어 해당 오프칩 드라이버가 OFF 되는 경우는 이와 연결된 출력 드라이버가 OFF 되고, 해당 오프칩 드라이버가 ON 되는 경우는 이와 연결된 출력 드라이버가 ON 된다.
프리 드라이버 회로(200)는 데이터 신호(DATA)를 입력 받아 그 신호의 논리 레벨에 따라 풀업(pull up) 또는 풀다운(pull down) 기능을 수행하고, 출력 드라이버 회로(300)내에 이와 대응되는 출력 드라이버를 구동시킨다.
그러나, 특히 고주파 상태에서 동작하는 경우, 데이터 신호가 프리 드라이버 회로를 거치면서 출력되는 각각의 데이터 신호의 파형이 적절한 슬류 레이트(slew rate)를 가지게 조절하는 것이 기술적으로 용이하지 않다. 특히 진행된 공정 상태의 차이에 따른 소자특성 차이는 각각의 조건 모두에서의 슬류 레이트의 조절을 어렵게 하고 있다. 따라서, 시스템에서 원하는 슬류 레이트를 충족시키면서 각 데이터 경로에서 안정된 동작을 이룰 수 있는 회로의 구현이 절실히 요구되고 있는 실정이다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 웨이퍼의 공정 완료 상태에 따라 프리 드라이버 구동 사이즈를 조절하는 것이다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 일측면은 데이터 신호를 입력 받아서 논리 하이를 출력하는 복수개의 풀업소자; 상기 데이터 신호를 입력 받아서 논리 로우를 출력하는 복수개의 풀다운소자; 공정상태가 양호하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자 중 적어도 1개 이상의 풀업소자로 상기 데이터 신호가 입력되는 것을 차단해서 상기 적어도 1개 이상의 풀업소자를 구동시키지 않고, 공정상태가 불량하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀업소자를 모두 구동시키는 제1 제어부; 및 상기 공정상태가 양호하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀다운소자 중 적어도 1개 이상의 풀다운소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀다운소자를 구동시키지 않고, 상기 공정상태가 불량하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀다운소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀다운소자를 모두 구동시키는 제2 제어부를 포함하여 구성된 프리 드라이버 회로를 제공한다.
바람직하게는, 상기 제어 신호는 오프칩 드라이버의 ON/OFF를 결정하는 신호이다.
삭제
상기 복수개의 풀업소자 각각은, 소오스와 드레인이 전원 전압과 출력단 사이에 연결되고, 게이트가 데이터 신호에 응답하는 PMOS 트랜지스터로 구성되고, 상기 복수개의 풀다운소자 각각은, 소오스와 드레인이 접지 전압과 출력단 사이에 연결되고, 게이트가 데이터 신호에 응답하는 NMOS 트랜지스터로 구성될 수 있다.
삭제
바람직하게는, 상기 제1 및 제2 제어부 각각은, 상기 제어 신호를 반전하는 인버터; 및 상기 제어 신호와 그것의 반전 신호에 응답하여 스위칭되는 전송 게이트를 포함하여 구성될 수 있다.
본 발명의 다른 일측면은 데이터 신호와 제 1 내지 N 제어신호를 각각 입력받아, 해당 제어신호에 따라서 출력 여부를 결정하는 제 1 내지 N 오프칩 드라이버들을 구비하는 오프칩 드라이버 회로; 상기 데이터 신호를 입력 받아서 논리 하이를 출력하는 복수개의 풀업소자와, 상기 데이터 신호를 입력 받아서 논리 로우를 출력하는 복수개의 풀다운소자와, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 양호하다는 것을 알려주면, 상기 복수개의 풀업소자 중 적어도 1개 이상의 풀업소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀업소자를 구동시키지 않고, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 불량하다는 것을 알려주면, 상기 복수개의 풀업소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀업소자를 모두 구동시키는 제1 제어부와, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 양호하다는 것을 알려주면, 상기 복수개의 풀다운소자 중 적어도 1개 이상의 풀다운소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀다운소자를 구동시키지 않고, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 불량하다는 것을 알려주면, 상기 복수개의 풀다운소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀다운소자를 모두 구동시키는 제2 제어부를 구비하는 프리 드라이버 회로; 및 상기 오프칩 드라이버 회로와 상기 프리 드라이버 회로의 출력에 연결되는 출력 드라이버 회로를 포함하여 구성되는 데이터 출력 회로를 제공한다.
한편, 상기 오프칩 드라이버들 각각은 상기 입력되는 데이터 신호의 논리 상태가 하이인 경우 해당 제어신호와 상기 데이터 신호를 NAND연산하고, 논리 상태가 로우인 경우 해당 제어신호의 반전 신호와 상기 데이터 신호를 NOR연산하여 출력할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 일실시예들을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일실시예에 따른 프리 드라이버 회로를 포함한 데이터 출력 회로의 개략적인 블럭도이다. 도 2의 데이터 출력 회로는 데이터 신호와 제 1 내지 N 제어신호를 각각 입력 받는 제 1 내지 N 오프칩 드라이버들(100-1 내지 100-N)을 구비하는 오프칩 드라이버 회로(100)와, 프리 드라이버 회로(200)와, 오프칩 드라이버 회로(100)와 프리 드라이버 회로(200)의 출력 신호에 연결되는 출력 드라이버 회로(300)를 포함하여 구성된다. N은 2이상의 자연수이다.
오프칩 드라이버 회로(100)는 제 1 내지 N 오프칩 드라이버들(100-1 내지 100-N)을 구비하며, 각 오프칩 드라이버는 데이터 신호(DATA)와 해당 제어신호를 입력 받아, 해당 제어신호에 따라서 출력 여부를 결정한다. 제어신호는 공정 진행 후 웨이퍼 상태를 점검하여 이를 바탕으로 각 오프칩 드라이버의 ON/OFF 여부를 결정하고 이에 따라 제 1 내지 N 제어신호를 구성한다.
따라서, 시스템의 메모리 칩에 대한 임피던스 매칭관점에서 캘리브래이션 (calibration)하여 오프칩 드라이버들(100-1 내지 100-N) 각각의 ON/OFF 여부를 결정함으로써 오프칩 드라이버들(100-1 내지 100-N)에 의해 구동되는 출력 드라이버 회로(300)의 구동능력(drivability)를 결정한다. 각 오프칩 드라이버의 ON/OFF 여부는 해당되는 제어신호의 레벨에 의해 제어 가능하고, 웨이퍼 상태를 점검하여 이를 바탕으로 각 오프칩 드라이버의 ON/OFF 여부를 결정하고 이에 따라 제 1 내지 N 제어신호를 구성한다. 제 1 내지 N 제어신호는 칩셋(미도시)으로부터 입력될 수 있다.
한편, 프리 드라이버 회로(200)는 데이터 신호를 입력 받아서 논리 하이를 출력하기 위한 풀업부와, 데이터 신호를 입력 받아서 논리 로우를 출력하기 위한 풀다운부와, 공정 완료 상태에 따라서 논리 상태가 변화하는 제어 신호를 이용하여 상기 풀업부 및/또는 풀다운부의 구동 사이즈를 조절하는 제어부를 포함하여 구성된다. 바람직하게는, 공정 완료 상태에 따라서 논리 상태가 변화하는 제어 신호로 오프칩 드라이버의 ON/OFF 여부를 결정하는 제 1 내지 N 제어신호 중 적어도 1개를 이용한다. 프리 드라이버 회로(200)의 상세 구성은 후술한다.
도 2에는 프리 드라이버 회로(200)가 제 2 오프칩 드랑버의 ON/OFF 여부를 결정하는 제 2 제어신호를 이용하여 구동 사이즈를 조절하는 경우를 예를 들어 도시하고 있다.
도 3은 제 1 내지 M 프리 드라이버들(200-1 내지 200-M)을 구비하는 프리 드라이버 회로(200)가 오프칩 드라이버의 ON/OFF 여부를 결정하는 제 1 내지 N 제어신호를 이용하여 구동 사이즈를 결정하는 일예를 도시한 도면이다. 이 경우는 제 1 프리 드라이버(200-1)에 제 1 내지 N 제어신호 중 q번째의 제어신호가 입력되어 제 1 프리 드라이버(200-1)의 구동 여부를 결정가능하도록 구성되어 있다. 그러나, 본 발명의 구성은 이에 한정되지 않고 다양한 방식이 가능하며, 예를 들어, 하나의 제 q 제어신호를 이용하여 2개 이상의 프리 드라이버들의 구동 여부를 결정하는 것이 가능함은 물론이고, 여러개의 제어신호들을 프리 드라이버들에 이용함으로써 그 프리 드라이버들의 구동여부를 결정하는 것도 가능하다.
예를 들어, 하나의 오프칩 드라이버는 기준치(100%)의 구동능력을 기준으로 공정 완료 상태에 따라서 ON/OFF 되는 오프칩 드라이버의 개수를 조절할 수 있다. 예를 들어 공정 완료 상태가 다소 기준치에 미달되어 전체적인 오프칩 드라이버 회로의 구동능력을 110%로 가져가야 할 필요성이 있는 경우, 100% 기준치를 만족하기 위해 ON되는 오프칩 드라이버들 이외의 110% 구동능력을 만족시키기 위하여 해당 오프칩 드라이버를 ON시켜야 한다. 이 때, 이 제어신호를 이용하여 프리 드라이버 회로의 구동사이즈를 증가시키도록 구성하는 것이 가능하다.
반대로, 예를 들어 공정 완료 상태가 기준치(100%) 보다 높아 전체적인 오프칩 드라이버 회로의 구동능력을 90%로 할 필요성이 있는 경우, 90% 구동능력을 만족시키기 위하여 해당 오프칩 드라이버를 OFF시켜야 한다. 이 때, 이 제어신호를 이용하여 프리 드라이버 회로의 구동사이즈를 감소시키도록 구성하는 것도 가능하다.
도4는 본 발명의 일실시예에 따른 오프칩 드라이버를 OFF 시키는 제어신호를 이용하여 프리 드라이버 회로의 구동사이즈를 감소시키는 구성예를 나타낸 구성도이다. 도시의 편의를 위해, 도 4는 프리 드라이버 회로(200)가 1개의 프리 드라이버(1개의 풀업부와 1개의 풀다운부를 가짐)로 된 경우를 도시하고 있지만, 2개 이상의 프리 드라이버들을 갖도록 프리 드라이버 회로(200)를 구성 가능함은 당연하다. 이 경우는 각 프리 드라이버의 사이즈(size)를 달리하여 구성하는 것도 가능하다.
오프칩 드라이버 회로(100)의 임의의 제 q, q+1 오프칩 드라이버들은 데이터 신호를 입력 받아 2번 반전된 신호를 출력하는 2개의 인버터들(Iq1 및 Iq2, Iq+11 및 Iq+12) 및 상기 2번 반전된 신호와 데이터 신호(DATA)를 입력받아 NAND연산을 수행하는 NAND소자들(NANDq1 내지 NANDq+11)을 포함하여 구성된다. 예를 들어, 해당 오프칩 드라이버를 ON시키기 위해서는 해당 제어 신호를 논리 하이로 하고, OFF시키기 위해서는 해당 제어신호를 논리 로우로 입력시킬 수 있다.
오프칩 드라이버 회로의 동작을 살펴보면, 데이터 신호(DATA)가 논리 하이로 입력될 때, 오프칩 드라이버의 한 단자에는 모두 동일한 논리 하이가 입력되고, 다른 단자에 입력되는 제어신호가 논리 하이로 입력되면 NAND소자를 통해 출력되는 신호는 논리 로우가 되고, 다른 단자에 입력되는 제어신호가 논리 로우로 입력되면 NAND소자를 통해 출력되는 신호는 논리 하이가 된다. 이 출력 신호들은 출력 드라이버 회로(300)에 입력되어 이를 구동시킨다. 오프칩 드라이버와 접속된 출력 드라이버 회로(300)의 부분은, 출력 신호가 논리 로우인 경우는 이에 접속된 출력 드라이버 회로의 PMOS 소자를 구동시킨다.
프리 드라이버 회로(200)는 풀업부(P1 내지 P7), 풀다운부(N1 내지 N7) 및 제어부(I1,I2,P7,P8,N7,N8)로 구성되며, 풀업부(P1 내지 P7), 풀다운부(N1 내지 N7)는 데이터 신호(DATA)를 입력 받아 그 신호의 논리 레벨에 따라 풀업(pull up) 또는 풀다운(pull down) 기능을 수행한다. 풀업부(P1 내지 P7)는 각각의 소오스와 드레인이 전원 전압과 출력단 사이에 병렬 연결되고 각각의 게이트는 데이터 신호에 연결된 다수의 PMOS들을 포함하여 구성되고, 풀다운부(N1 내지 N7)는 각각의 소오스와 드레인이 접지 전압과 출력단 사이에 병렬 연결되고 각각의 게이트는 데이터 신호에 연결된 다수의 NMOS들로 구성된다. 도 4에서는 7개의 PMOS 및 NMOS로 도시되었지만 다른 개수가 가능함은 당연하다. 프리 드라이버 회로(200)의 하나의 프리 드라이버인 제 1 프리 드라이버(200-1)는 출력 드라이버 회로(300) 중에서 대응되는 출력 드라이버에 연결되어, 이 출력 드라이버를 구동시킨다.
도 4를 참조하면, 제 q 제어신호가 프리 드라이버(200-1)에 입력되며, 이 신호는 제어부(I1,P8,N8,I2,P9,N9)를 통해서 PMOS트랜지스터들(P6,P7)과 NMOS트랜지스터들(N6,N7)의 ON/OFF를 조절한다. 보다 상세히 설명하면, 데이터 신호는 논리 하이로 입력되고, 제 q 오프칩 드라이버를 OFF시키는 제어신호가 논리 로우로 입력되면, 논리 하이인 데이터 신호에 의해 풀다운부를 구성하는 NMOS들(N1 내지 N5)는 출력 신호를 풀다운 시킨다. 또한, 제 q 제어신호가 논리 로우로 입력되면 제어부를 통해서 구동사이즈 변화부(201a)의 NMOS들(N6,N7)과 PMOS들(P6,P7)를 모두 OFF 시켜 구동사이즈가 감소될 수 있도록 구성한다.
따라서, 프리 드라이버의 전체 사이즈가 작아지면 출력 드라이버와의 팬아웃이 커지게 되어 예컨대 공정이 양호하게 완료된 상태(FAST CONDITION)에서 슬류 레이트가 감소하게 된다.
한편, 도 4에는 NMOS트랜지스터들(N6,N7)과 PMOS트랜지스터들(P6,P7)를 모두 OFF시키도록 하였지만, NMOS트랜지스터들(N6,N7) 또는 PMOS트랜지스터들 (P6,P7)만 OFF시키는 것도 가능하고, NMOS트랜지스터들(N6,N7) 또는 PMOS 트랜지스터들(P6,P7)를 ON시키는 것도 가능하다.
도 5는 본 발명의 일실시예에 따른 오프칩 드라이버를 ON 시키는 제어신호를 이용하여 프리 드라이버 회로의 구동사이즈를 증가시키는 구성예를 나타낸 구성도이다.
다음으로, 도 5를 참조하면, 오프칩 드라이버 회로(200)의 각 오프칩 드라이버들(100-1 내지 100-N)은 제어신호들(제 1 내지 N 제어신호)을 입력 받아 반전된 신호를 출력하는 인버터들(INV21 내지 INV2N) 및 반전된 신호와 데이터 신호(DATA)를 입력받아 NOR 연산을 수행하는 NOR소자들(NOR21 내지 NOR2N)을 포함하여 구성된다. 해당 오프칩 드라이버를 ON시키기 위해서는 해당 제어 신호를 논리 하이로 할 수 있고, OFF시키기 위해서는 해당 제어신호를 논리 로우로 입력시킬 수 있다.
오프칩 드라이버 회로의 동작을 살펴보면, 데이터 신호(DATA)가 논리 로우로 입력되는 경우 각 오프칩 드라이버들의 한 단자는 모두 데이터 신호(DATA)인 논리 로우로 입력되고, 다른 단자에 입력되는 제어신호가 논리 하이로 입력되는 경우 해당 NOR소자를 통해 출력되는 신호는 논리 하이가 되고, 다른 단자에 입력되는 제어신호가 논리 로우로 입력되는 경우 NAND소자를 통해 출력되는 신호는 논리 하이가 된다. 이 출력 신호들은 출력 드라이버 회로(300)에 입력되어 이를 구동시킨다.
도 5를 참조하면, 제 q 제어신호가 프리 드라이버(200-1)에 입력되며, 이 신호는 제어부(I1,P7,N7,I2,P8,N8)를 통해서 PMOS트랜지스터들(P5,P6)과 NMOS트랜지스터들(N5,N6)의 ON/OFF를 조절한다. 보다 상세히 설명하면, 데이터 신호는 논리 로우로 입력되고, 제 q 오프칩 드라이버를 ON시키는 제어신호가 논리 하이로 입력되면, 논리 로우인 데이터 신호에 의해 풀업부를 구성하는 PMOS 트랜지스터들(P1 내지 N4)은 출력 신호를 풀업시킨다. 또한, 제 q 제어신호가 논리 하이로 입력되면 제어부를 통해서 구동사이즈 변화부(201b)의 PMOS트랜지스터들(P5,P6)를 ON시켜 구동사이즈가 증가될 수 있도록 구성한다.
따라서, 프리 드라이버의 전체 사이즈가 커지면 출력 드라이버와의 팬아웃이 작아게 되어 예컨대 공정이 다소 불량으로 완료된 상태(LOW CONDITION)에서 슬류 레이트가 증가하게 된다.
비록 도 5에는 PMOS트랜지스터들(P5,P6)를 ON시켰지만, NMOS트랜지스터들(N5,N6)만 ON시키는 것도 가능하고, NMOS트랜지스터들(N5,N6) 및/또는 PMOS 트랜지스터들(P5,P6)를 OFF시키는 것도 가능하다.
전술한 바와 같이, 공정상태가 양호한 경우(FAST CONDITION) 프리 드라이버의 구동 사이즈를 작아지게 구성하고, 공정상태가 불량한 경우(LOW CONDITION) 프리 드라이버의 구동 사이즈를 크게 구성할 수 있다. 또한, 프리 드라이버의 구동 사이즈를 작게 하기 위해서 오프칩 드라이버들 중에서 기준 크기(100% 구동농력시) 이하로 구동크기를 조절하기 위해 사용되는 오프칩 드라이버의 OFF 제어신호들을 이용할 수 있고, 프리 드라이버의 구동 사이즈를 크게 하기 위해서 오프칩 드라이버들 중에서 기준 크기(100% 구동농력시) 이상으로 구동크기를 조절하기 위해 사용되는 오프칩 드라이버의 ON 제어신호들을 이용할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 의하면, 출력 데이터의 파형의 슬류를 공정 조건에 관계없이 안정되게 확보할 수 있어 신호 인티그레티(integrity)가 향상되어 전체적인 시스템이 안정될 수 있고, 간단한 로직으로 이를 확보할 수 있으며, 추가적인 장치 및 개념의 도입이 불필요하게 되는 효과가 있다.
도 1은 종래 기술에 의한 프리 드라이버 회로를 포함한 출력 회로의 개략적인 블럭도이다.
도 2는 본 발명의 일실시예에 따른 프리 드라이버 회로를 포함한 데이터 출력 회로의 개략적인 블럭도이다.
도 3은 도 2의 프리 드라이버 회로가 오프칩 드라이버의 제어신호를 이용하여 구동 사이즈를 결정하는 일예를 도시한 도면이다.
도 4는 본 발명의 일실시예에 따라서, 오프칩 드라이버를 OFF 시키는 제어신호를 이용하여 프리 드라이버 회로의 구동 사이즈를 감소시키는 구성예를 나타낸 구성도이다.
도 5는 본 발명의 일실시예에 따라서, 오프칩 드라이버를 ON 시키는 제어신호를 이용하여 프리 드라이버 회로의 구동 사이즈를 증가시키는 구성예를 나타낸 구성도이다.
<도면의 주요부분에 대한 설명>
100 : 오프칩 드라이버 회로 200 : 프리 드라이버 회로
300 : 출력 드라이버 회로

Claims (11)

  1. 데이터 신호를 입력 받아서 논리 하이를 출력하는 복수개의 풀업소자;
    상기 데이터 신호를 입력 받아서 논리 로우를 출력하는 복수개의 풀다운소자;
    공정상태가 양호하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자 중 적어도 1개 이상의 풀업소자로 상기 데이터 신호가 입력되는 것을 차단해서 상기 적어도 1개 이상의 풀업소자를 구동시키지 않고, 공정상태가 불량하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀업소자를 모두 구동시키는 제1 제어부; 및
    상기 공정상태가 양호하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자 중 적어도 1개 이상의 풀다운소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀다운소자를 구동시키지 않고, 상기 공정상태가 불량하다는 것을 알려주는 제어신호에 응답하여 상기 복수개의 풀업소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀다운소자를 모두 구동시키는 제2 제어부를 포함하여 구성된 것을 특징으로 하는 프리 드라이버 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제어 신호는 오프칩 드라이버들의 ON/OFF를 결정하는 신호인 것을 특징으로 하는 프리 드라이버 회로.
  4. 제 3 항에 있어서,
    상기 복수개의 풀다운소자들 또는 상기 복수개의 풀업소자들의 구동 사이즈를 기준 크기(100% 구동농력시) 이하로 작게 하기 위해서 상기 오프칩 드라이버들의 OFF 제어신호들을 이용하고, 상기 복수개의 풀다운소자들 또는 상기 복수개의 풀업소자들의 구동 사이즈를 기준 크기(100% 구동농력시) 이상으로 크게 하기 위해서 상기 오프칩 드라이버들의 ON 제어신호들을 이용하는 것을 특징으로 하는 프리 드라이버 회로.
  5. 제 1 항에 있어서,
    상기 복수개의 풀업소자 각각은, 소오스와 드레인이 전원 전압과 출력단 사이에 연결되고, 게이트가 상기 데이터 신호에 응답하는 PMOS 트랜지스터로 구성되고,
    상기 복수개의 풀다운소자 각각은, 소오스와 드레인이 접지 전압과 출력단 사이에 연결되고, 게이트가 상기 데이터 신호에 응답하는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 프리 드라이버 회로.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제1 및 제2 제어부 각각은, 상기 제어 신호를 반전하는 인버터; 및
    상기 제어 신호와 그것의 반전 신호에 응답하여 스위칭되는 전송 게이트를 포함하여 구성된 것을 특징으로 하는 프리 드라이버 회로.
  8. 데이터 신호와 제 1 내지 N 제어신호를 각각 입력받아, 해당 제어신호에 따라서 출력 여부를 결정하는 제 1 내지 N 오프칩 드라이버들을 구비하는 오프칩 드라이버 회로;
    상기 데이터 신호를 입력 받아서 논리 하이를 출력하는 복수개의 풀업소자와, 상기 데이터 신호를 입력 받아서 논리 로우를 출력하는 복수개의 풀다운소자와, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 양호하다는 것을 알려주면, 상기 복수개의 풀업소자 중 적어도 1개 이상의 풀업소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀업소자를 구동시키지 않고, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 불량하다는 것을 알려주면, 상기 복수개의 풀업소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀업소자를 모두 구동시키는 제1 제어부와, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 양호하다는 것을 알려주면, 상기 복수개의 풀다운소자 중 적어도 1개 이상의 풀다운소자로 상기 데이터 신호가 입력되는 것을 차단하여 상기 적어도 1개 이상의 풀다운소자를 구동시키지 않고, 상기 제 1 내지 N 제어신호들 중 적어도 1개의 제어신호가 공정상태가 불량하다는 것을 알려주면, 상기 복수개의 풀다운소자들 모두로 상기 데이터 신호를 입력시켜서 상기 복수개의 풀다운소자를 모두 구동시키는 제2 제어부를 구비하는 프리 드라이버 회로; 및
    상기 오프칩 드라이버 회로와 상기 프리 드라이버 회로의 출력에 연결되는 출력 드라이버 회로를 포함하여 구성되는 것을 특징으로 하는 데이터 출력 회로.
  9. 제 8 항에 있어서,
    상기 오프칩 드라이버들 각각은 상기 입력되는 데이터 신호의 논리 상태가 하이인 경우 해당 제어신호와 상기 데이터 신호를 NAND연산하고, 논리 상태가 로우인 경우 해당 제어신호의 반전 신호와 상기 데이터 신호를 NOR연산하여 출력하는 것을 특징으로 하는 데이터 출력 회로.
  10. 삭제
  11. 제 8 항에 있어서,
    상기 복수개의 풀다운소자들 또는 상기 복수개의 풀업소자들의 구동 사이즈를 기준 크기(100% 구동농력시) 이하로 작게 하기 위해서 상기 오프칩 드라이버들의 OFF 제어신호들을 이용하고, 상기 복수개의 풀다운소자들 또는 상기 복수개의 풀업소자들의 구동 사이즈를 기준 크기(100% 구동농력시) 이상으로 크게 하기 위해서 상기 오프칩 드라이버들의 ON 제어신호들을 이용하는 것을 특징으로 하는 프리 드라이버 회로.
KR10-2003-0058628A 2003-08-25 2003-08-25 프리 드라이버 회로 및 이를 이용한 출력 회로 KR100500415B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0058628A KR100500415B1 (ko) 2003-08-25 2003-08-25 프리 드라이버 회로 및 이를 이용한 출력 회로
US10/737,622 US7477081B2 (en) 2003-08-25 2003-12-16 Pre-driver circuit and data output circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0058628A KR100500415B1 (ko) 2003-08-25 2003-08-25 프리 드라이버 회로 및 이를 이용한 출력 회로

Publications (2)

Publication Number Publication Date
KR20050021641A KR20050021641A (ko) 2005-03-07
KR100500415B1 true KR100500415B1 (ko) 2005-07-12

Family

ID=34214668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058628A KR100500415B1 (ko) 2003-08-25 2003-08-25 프리 드라이버 회로 및 이를 이용한 출력 회로

Country Status (2)

Country Link
US (1) US7477081B2 (ko)
KR (1) KR100500415B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718048B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 프리드라이버 및프리드라이빙 방법
KR100940854B1 (ko) * 2008-09-10 2010-02-09 주식회사 하이닉스반도체 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
KR101046728B1 (ko) * 2008-12-29 2011-07-05 주식회사 하이닉스반도체 반도체 메모리에서 출력 드라이버의 제어 장치
US10896706B2 (en) * 2019-04-30 2021-01-19 Micron Technology, Inc. FX driver circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109166A (en) * 1990-04-30 1992-04-28 International Business Machines Corporation Sinusoidal signal generator
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
US5448529A (en) * 1994-11-17 1995-09-05 Alliance Semiconductor Corporation High speed and hierarchical address transition detection circuit
US6359483B1 (en) * 1996-02-26 2002-03-19 Lsi Logic Corporation Integrated circuit clock distribution system
US5777523A (en) * 1996-10-10 1998-07-07 Holtek Micro Electronics, Inc. Power-saving IC-type oscillation circuit
US6389566B1 (en) * 1998-06-02 2002-05-14 S3 Incorporated Edge-triggered scan flip-flop and one-pass scan synthesis methodology
US6122492A (en) * 1999-02-08 2000-09-19 Motorola, Inc. Adjustable radio frequency power amplifier and transmitter
JP3528957B2 (ja) * 2000-06-20 2004-05-24 Ｎｅｃマイクロシステム株式会社 出力バッファ回路
US6639432B1 (en) * 2000-07-20 2003-10-28 Cypress Semiconductor Corp. Self calibrating, zero power precision input threshold circuit
KR100753404B1 (ko) 2001-06-28 2007-08-30 주식회사 하이닉스반도체 데이타 출력 버퍼
KR100387530B1 (ko) * 2001-07-04 2003-06-18 삼성전자주식회사 에코 클럭 경로를 가지는 반도체 메모리 장치
US6573753B1 (en) * 2001-07-20 2003-06-03 Cypress Semiconductor Corporation Microcontroller input/output nodes with both programmable pull-up and pull-down resistive loads and programmable drive strength
KR100816131B1 (ko) 2001-09-03 2008-03-21 주식회사 하이닉스반도체 출력 드라이버 회로
US7123046B2 (en) * 2002-02-13 2006-10-17 Micron Technology, Inc Apparatus for adaptively adjusting a data receiver
US20030179842A1 (en) * 2002-03-22 2003-09-25 Kane Michael G. Digital pattern sequence generator
JP4021710B2 (ja) * 2002-06-11 2007-12-12 沖電気工業株式会社 クロック変調回路
JP2004320231A (ja) * 2003-04-14 2004-11-11 Renesas Technology Corp 半導体装置の出力回路

Also Published As

Publication number Publication date
US7477081B2 (en) 2009-01-13
US20050046450A1 (en) 2005-03-03
KR20050021641A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
KR101200452B1 (ko) 낮은 듀티 사이클 왜곡을 갖는 레벨 시프터
US7489159B2 (en) Circuit for controlling driver of semiconductor memory apparatus and method of controlling the same
US8299831B2 (en) Semiconductor device
US20070143052A1 (en) Calibration circuit and semiconductor device incorporating the same
US6696860B2 (en) Variable voltage data buffers
KR20140146330A (ko) 구동 장치
KR100983512B1 (ko) 반도체 회로의 출력 회로
EP0905896B1 (en) Output buffer circuit with 50% Duty Cycle
KR100500415B1 (ko) 프리 드라이버 회로 및 이를 이용한 출력 회로
US20040080336A1 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
KR100816131B1 (ko) 출력 드라이버 회로
US20070252638A1 (en) Method and apparatus for temperature compensating off chip driver (OCD) circuit
US20090027084A1 (en) Rapid response push-up pull-down buffer circuit
KR20080100948A (ko) 반도체 장치의 데이터 출력회로
US20040174193A1 (en) Off-chip driver circuit and data output circuit using the same
US20070279083A1 (en) Buffer circuit with output signal slope control means
US6549471B1 (en) Adiabatic differential driver
US7199616B2 (en) Method and apparatus to generate break before make signals for high speed TTL driver
KR101046728B1 (ko) 반도체 메모리에서 출력 드라이버의 제어 장치
KR100559035B1 (ko) 오프칩 드라이버 회로 및 이를 이용한 데이터 출력 회로
KR100411023B1 (ko) 출력 회로
KR100190378B1 (ko) 고속 스위칭 드라이버
JPH08315573A (ja) 出力インピーダンスを減少させた出力ドライバ用電圧調整器
KR20120069944A (ko) 반도체 집적 회로의 데이터 출력 장치
JPH07106932A (ja) バス出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 10

FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee