KR20140146330A - 구동 장치 - Google Patents

구동 장치 Download PDF

Info

Publication number
KR20140146330A
KR20140146330A KR1020130068827A KR20130068827A KR20140146330A KR 20140146330 A KR20140146330 A KR 20140146330A KR 1020130068827 A KR1020130068827 A KR 1020130068827A KR 20130068827 A KR20130068827 A KR 20130068827A KR 20140146330 A KR20140146330 A KR 20140146330A
Authority
KR
South Korea
Prior art keywords
pull
voltage
control signal
driving
driver
Prior art date
Application number
KR1020130068827A
Other languages
English (en)
Inventor
홍윤석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130068827A priority Critical patent/KR20140146330A/ko
Priority to US14/077,852 priority patent/US8896354B1/en
Publication of KR20140146330A publication Critical patent/KR20140146330A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Abstract

본 발명은 구동 장치에 관한 것으로, 드라이버 회로에서 불필요한 누설 전류의 소모를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 입력신호에 따라 전원을 구동하여 구동 제어신호를 출력하되, 제어신호에 대응하여 구동 제어신호의 전압 레벨을 변경하여 선택적으로 공급하는 프리 드라이버, 구동 제어신호에 대응하여 전원을 구동하여 출력단에 출력하는 출력 구동부, 제어신호에 따라 프리 드라이버와 출력 구동부의 벌크전압 레벨을 선택적으로 제어하는 벌크전압 제어부, 및 파워 다운 모드에 따라 제어신호의 레벨을 변경하는 제어신호 생성부를 포함한다.

Description

구동 장치{Driving device}
본 발명은 구동 장치에 관한 것으로, 드라이버 회로에서 불필요한 누설 전류의 소모를 줄일 수 있도록 하는 기술이다.
일반적으로 집적 회로들은 외부로부터 데이터를 전송받거나 외부로 데이터를 전송하기 위한 입/출력(Input/Output)핀과, 내부 데이터를 외부로 제공하는 데이터 출력 회로를 구비한다. 여기서, 입/출력핀은 집적 회로 장치들의 기판상에 탑재된 프린티드 와이어링(printed wiring) 등과 같은 전송 라인에 연결된다. 그리고, 집적 회로의 내부 데이터는 인터페이스로서의 전송 라인을 통해 다른 집적 회로에 제공된다.
도 1 은 종래기술에 따른 데이터 출력 장치의 구성도이다.
종래 기술에 의한 데이터 출력 장치는 프리 드라이버(10)와 출력 구동부(20)를 포함한다.
여기서, 프리 드라이버(10)는 전원 VDDQ, VSSQ을 인가받고, 글로벌 입출력 라인(GIO)의 데이터를 클럭(DCLK)에 동기 시켜 풀업 신호 PU와 풀다운 신호 PD를 출력한다. 그리고, 출력 구동부(20)는 풀업 신호 PU와 풀다운 신호 PD에 응답하여 풀-업 또는 풀-다운 구동하여 데이터를 출력한다. 메인 드라이버인 출력 구동부(20)는 집적 회로의 고속 동작을 지원하기 위해 전송 채널의 임피던스와 매칭되도록 임피던스(Impedance)를 조절한다.
여기서, 상기 풀-업 구동과 풀-다운 구동의 전압 스윙(SWING) 동작은 전원 VDDQ와 전원 VSSQ 사이의 범위가 된다. 그리고, 모바일 장치에서 저 전원전압(VDD)인 경우 스윙 동작의 높낮이 레벨은 낮게(예를 들어, 1.2V) 설정된다.
모바일 장치에서 저 전원전압을 사용하게 되면서 트랜지스터의 특성이 급격히 나빠지게 되었다. 이를 개선하기 위해 트랜지스터의 채널 길이를 아주 작게 하거나 문턱전압이 낮은 트랜지스터를 사용하게 되었다. 즉, 저 전원전압을 이용하는 집적 회로의 출력 드라이버에 구비되는 트랜지스터들의 게이트 폭은 매우 작다.
그런데, 트랜지스터의 채널 길이가 길거나 문턱전압이 낮은 경우 대기 상태에서 트랜지스터의 오프 누설 전류가 증가하게 된다. 즉, 출력 드라이버의 대기 상태에서 모스 트랜지스터의 소스와 드레인 간에 약간의 전압 차만 발생해도 누설 전류가 발생하게 된다.
이에 따라, 모바일 장치의 동작 특성이 IDD2, IDD6, DPD(딥 파워 다운), DQ 핀의 누설 전류 등의 스펙(Spec) 범위에서 벗어나게 된다. 하지만, 모스 트랜지스터에서 발생하는 누설 전류는 그 양이 매우 적기 때문에 출력 드라이버의 수가 적을 때는 집적 회로의 전력 소모에 큰 영향을 미치지 않는다.
그러나, 집적 회로의 집적도가 점차 증가함에 따라 출력 드라이버의 수도 비례하여 증가하고 있다. 출력 드라이버의 수가 증가하게 되면 누설 전류의 양도 증가하게 되므로 집적 회로의 전체적인 전력 소모가 증가하게 된다.
이러한 누설 전류를 줄이기 위해 종래에는 트랜지스터의 소스 전원을 차단하는 방식을 사용하였다. 하지만, 트랜지스터의 소스 전원의 공급을 원활히 하기 위해 더욱더 큰 드라이버가 필요하다. 또한, 고주파수로 갈수록 구동해야 하는 트랜지스터가 증가하게 되므로 원활한 전원 공급이 어려워질 수 있다. 또한, 드라이버의 누설 전류가 증가하게 되는 경우 DC 패일이 발생하여 수율이 감소 된다.
최근에는 집적 회로를 이용하는 시스템들이 점차 소형화 및 저전력화되고 있는 추세이다. 따라서, 전력 소모가 많은 집적 회로는 소형 시스템이나 휴대용 시스템에는 사용할 수가 없으므로 그 상업성은 매우 저하된다. 특히, 휴대 단말기 등과 같이 소비전력이 제품 경쟁력의 중요한 요소로 작용하는 제품에 있어서는 누설전류는 제품의 경쟁력과 직결된다.
본 발명은 대기 모드시 프리 드라이버의 전원 소스를 제어하여 드라이버의 최종단에서 발생할 수 있는 트랜지스터의 채널 오프 누설 전류를 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 구동 장치는, 입력신호에 따라 전원을 구동하여 구동 제어신호를 출력하되, 제어신호에 대응하여 구동 제어신호의 전압 레벨을 변경하여 선택적으로 공급하는 프리 드라이버; 구동 제어신호에 대응하여 전원을 구동하여 출력단에 출력하는 출력 구동부; 및 제어신호에 따라 프리 드라이버와 출력 구동부의 벌크전압 레벨을 선택적으로 제어하는 벌크전압 제어부를 포함하는 것을 특징으로 한다.
본 발명은 노말 동작시 성능을 저하시키지 않고 대기 모드시 프리 드라이버의 전원 소스를 제어하여 드라이버의 최종단에서 발생할 수 있는 트랜지스터의 채널 오프 누설 전류를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 데이터 출력 장치의 구성도.
도 2는 본 발명의 실시예에 따른 구동 장치의 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 구동 장치의 구성도이다.
본 발명의 실시예는 프리 드라이버(100)와, 출력 구동부(200)와, 벌크전압 제어부(300) 및 제어신호 생성부(400)를 포함한다.
먼저, 프리 드라이버(100)는 입력신호 IN1, IN2에 따라 전원을 구동하여 구동 제어신호를 출력 구동부(200)에 출력한다. 그리고, 출력 구동부(200)는 구동 제어신호에 따라 데이터를 구동하여 출력단 DQ에 출력한다. 벌크전압 제어부(300)는 제어신호 PDD_DD, PDB_DD에 따라 프리 드라이버(100)와 출력 구동부(200)의 벌크전압 레벨을 제어한다. 또한, 제어신호 생성부(400)는 제어신호 PD_DD를 반전 구동 및 지연하여 제어신호 PDB_DD, PDD_DD를 출력한다.
이러한 프리 드라이버(100)는 풀업 프리 드라이버(110), 풀다운 프리 드라이버(120), 풀업 전원 제어부(130), 풀다운 전원 제어부(140) 및 풀다운 제어부(150)를 포함한다.
여기서, 풀업 프리 드라이버(110)는 PMOS 트랜지스터 P1와 NMOS 트랜지스터 N1를 포함한다. PMOS 트랜지스터 P1와 NMOS 트랜지스터 N1는 전원노드 VDDQUP와 접지전압 VSSQ 인가단 사이에 직렬 연결되어 공통 게이트 단자를 통해 입력신호 IN1가 인가된다. PMOS 트랜지스터 P1는 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가되고, NMOS 트랜지스터 N1는 벌크단자를 통해 풀다운 벌크전압 VBULK_N이 인가된다. 그리고, PMOS 트랜지스터 P1와 NMOS 트랜지스터 N1는 공통 드레인 단자를 통해 풀업 구동 제어신호 PU를 출력한다.
그리고, 풀다운 프리 드라이버(120)는 PMOS 트랜지스터 P5와 NMOS 트랜지스터 N2를 포함한다. PMOS 트랜지스터 P5와 NMOS 트랜지스터 N2는 전원노드 VDDQDN와 접지노드 VSSQDN 사이에 직렬 연결되어 공통 게이트 단자를 통해 입력신호 IN2가 인가된다. 여기서, PMOS 트랜지스터 P5는 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가되고, NMOS 트랜지스터 N2는 벌크단자를 통해 풀다운 벌크전압 VBULK_N이 인가된다.
풀업 전원 제어부(130)는 풀업 구동소자인 복수의 PMOS 트랜지스터 P2~P4를 포함한다. PMOS 트랜지스터 P2는 전원전압 VDDQ 인가단과 전원노드 VDDQUP 사이에 연결되어 게이트 단자를 통해 제어신호 PDD_DD가 인가된다. 그리고, 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가된다. PMOS 트랜지스터 P3, P4는 전원전압 VDD1 인가단과 전원노드 VDDQUP 사이에 직렬 연결된다. PMOS 트랜지스터 P3는 게이트 단자와 드레인 단자가 공통 연결되며, PMOS 트랜지스터 P4는 게이트 단자에 제어신호 PDB_DD가 인가된다. 또한, PMOS 트랜지스터 P3, P4는 벌크단자를 통해 전원전압 VDD1이 인가된다.
풀다운 전원 제어부(140)는 풀업 구동소자인 복수의 PMOS 트랜지스터 P6~P8를 포함한다. PMOS 트랜지스터 P6는 전원전압 VDDQ 인가단과 전원노드 VDDQDN 사이에 연결되어 게이트 단자를 통해 제어신호 PDD_DD가 인가된다. 그리고, 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가된다. PMOS 트랜지스터 P7, P8는 전원전압 VDDQ 인가단과 전원노드 VDDQDN 사이에 직렬 연결된다. PMOS 트랜지스터 P7는 게이트 단자와 드레인 단자가 공통 연결되며, PMOS 트랜지스터 P8는 게이트 단자에 제어신호 PDB_DD가 인가된다. 또한, PMOS 트랜지스터 P7, P8는 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가된다.
풀다운 제어부(150)는 풀다운 구동소자인 NMOS 트랜지스터 N3, N4를 포함한다. 여기서, NMOS 트랜지스터 N3는 접지노드 VSSQDN와 접지전압 VSSQ 인가단 사이에 연결되어 게이트 단자를 통해 PDB_DD가 인가된다. 그리고, NMOS 트랜지스터 N4는 NMOS 트랜지스터 N4는 접지노드 VSSQDN와 백바이어스전압 VBBN 인가단 사이에 연결되어 게이트 단자를 통해 PDD_DD가 인가된다. NMOS 트랜지스터 N3, N4는 벌크단자를 통해 풀다운 벌크전압 VBULK_N이 인가된다.
본 발명의 실시예에서 대기 모드시 채널 오프 누설 전류는 PMOS 트랜지스터 P9, NMOS 트랜지스터 N5에서 발생할 수 있다. PMOS 트랜지스터 P9, NMOS 트랜지스터 N5의 채널 오프 누설전류를 차단시키기 위해서 출력 구동부(200)의 전단인 프리 드라이버(100)에서 노말 동작시 또는 대기 모드시 레벨이 서로 다른 전압을 공급받는다.
또한, 출력 구동부(200)는 풀업 구동부(210), 풀다운 구동부(220)를 포함한다.
여기서, 풀업 구동부(210)는 풀업 구동소자로서 PMOS 트랜지스터 P9를 포함한다. PMOS 트랜지스터 P9는 전원전압 VDDQ 인가단과 출력단 DQ 사이에 연결되어 게이트 단자를 통해 풀업 구동 제어신호 PU가 인가된다. PMOS 트랜지스터 P9는 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가된다.
그리고, 풀다운 구동부(220)는 풀다운 구동소자로서 NMOS 트랜지스터 N5를 포함한다. NMOS 트랜지스터 N5는 출력단 DQ과 접지전압 VSSQ 인가단 사이에 연결되어 게이트 단자를 통해 풀다운 구동 제어신호 PD가 인가된다. NMOS 트랜지스터 N5는 벌크단자를 통해 풀다운 벌크전압 VBULK_N이 인가된다.
또한, 벌크전압 제어부(300)는 풀업 벌크 제어부(310), 풀다운 벌크 제어부(320)를 포함한다.
풀업 벌크 제어부(310)는 풀업 구동소자인 PMOS 트랜지스터 P10, P11를 포함한다. 여기서, PMOS 트랜지스터 P10는 전원전압 VDDQ 인가단과 풀업 벌크전압 VBULK_P 출력단 사이에 연결되어 게이트 단자를 통해 제어신호 PDD_DD가 인가된다. 또한, PMOS 트랜지스터 P10는 벌크단자를 통해 풀업 벌크전압 VBULK_P이 인가된다. 그리고, PMOS 트랜지스터 P11는 전원전압 VDD1 인가단과 풀업 벌크전압 VBULK_P 출력단 사이에 연결되어 게이트 단자를 통해 제어신호 PDB_DD가 인가된다. 또한, PMOS 트랜지스터 P11는 벌크단자를 통해 전원전압 VDD1이 인가된다.
또한, 풀다운 벌크 제어부(320)는 풀다운 구동소자인 NMOS 트랜지스터 N6, N7를 포함한다. 여기서, NMOS 트랜지스터 N6는 풀다운 벌크전압 VBULK_N 출력단과 접지전압 VSSQ 인가단 사이에 연결되어 게이트 단자를 통해 제어신호 PDB_DD가 인가된다. 그리고, NMOS 트랜지스터 N6은 벌크단자를 통해 풀다운 벌크전압 VBULK_N이 인가된다. 또한, NMOS 트랜지스터 N7는 풀다운 벌크전압 VBULK_N 출력단과 백바이어스 전압 VBBN 인가단 사이에 연결되어 게이트 단자를 통해 제어신호 PDD_DD가 인가된다. 그리고, NMOS 트랜지스터 N7는 벌크단자를 통해 백바이어스 전압 VBBN이 인가된다.
백바이어스 전압 펌핑부(330)는 백바이어스 전압 VBBN을 펌핑하여 백바이어스 전압 VBBN을 NMOS 트랜지스터 N7의 소스단자 및 벌크단자에 출력한다.
제어신호 생성부(400)는 복수의 인버터 IV1, IV2를 포함한다. 여기서, 인버터 IV1는 전원전압 VDD1, 백바이어스 전압 VBBN에 따라 구동되며, 제어신호 PD_DD를 반전 구동하여 제어신호 PDB_DD를 출력한다. 그리고, 인버터 IV2는 전원전압 VDD1, 백바이어스 전압 VBBN에 따라 구동되며, 제어신호 PDB_DD를 반전 구동하여 제어신호 PDD_DD를 출력한다.
이러한 구성을 갖는 본 발명의 실시예에 따른 구동 장치의 동작 과정을 설명하면 다음과 같다.
본 발명의 실시예에서는 대기 모드시 프리 드라이버(100)의 전원 소스를 변경한다. 즉, 프리 드라이버(100)의 슬루(Slew) 손실 없이 출력 구동부(200)에는 네가티브 바이어스를 인가하고 프리 드라이버(100)와 출력 구동부(200)의 벌크 전압을 상승시켜 오프 누설 전류를 줄이도록 한다.
먼저, 노말 동작 모드시 입력신호 IN1, IN2가 모두 하이 레벨인 경우 풀업 프리 드라이버(110)의 NMOS 트랜지스터 N1와 풀다운 프리 드라이버(120)의 NMOS 트랜지스터 N2가 턴 온 된다. 이에 따라, 풀업 구동 제어신호 PU, 풀다운 구동 제어신호 PD가 모두 로우 레벨이 된다.
그러면, 풀업 구동부(210)의 PMOS 트랜지스터 P9가 턴 온 되고, 풀다운 구동부(220)의 NMOS 트랜지스터 N5가 턴 오프 된다. 풀업 구동부(210)가 동작하게 되면 전원전압 VDDQ이 출력단 DQ으로 인가되어 하이 데이터가 출력된다.
반면에, 입력신호 IN1, IN2가 모두 로우 레벨인 경우 풀업 프리 드라이버(110)의 PMOS 트랜지스터 P1와 풀다운 프리 드라이버(120)의 PMOS 트랜지스터 P5가 턴 온 된다. 이에 따라, 풀업 구동 제어신호 PU, 풀다운 구동 제어신호 PD가 모두 하이 레벨이 된다.
그러면, 풀업 구동부(210)의 PMOS 트랜지스터 P9가 턴 오프 되고, 풀다운 구동부(220)의 NMOS 트랜지스터 N5가 턴 온 된다. 풀다운 구동부(220)가 동작하게 되면 접지전압 VSSQ이 출력단 DQ으로 인가되어 로우 데이터가 출력된다.
이러한 집적 회로의 드라이버는 노말 동작시 풀업 프리 드라이버(110)와 풀다운 프리 드라이버(120)의 트랜지스터가 턴 온 또는 턴 오프되는 상태에 따라 데이터의 풀업 및 풀다운 슬루(Slew)율을 조절한다. 그리고, 대기 상태에서는 풀업 구동부(210)의 PMOS 트랜지스터 P9와 풀다운 구동부(220)의 NMOS 트랜지스터 N5가 모두 턴 오프 상태가 되어 출력단 DQ에 전류가 흐르지 않는다.
하지만, 모바일 장치에서 저 전원전압을 사용하게 되면서 트랜지스터의 특성이 급격히 나빠지게 되어 풀업 구동부(210)와 풀다운 구동부(220)에서 트랜지스터의 오프 누설 전류가 발생할 수 있다. 또한, 최종 출력단인 출력 구동부(200)에 구비되는 PMOS 트랜지스터 P9, NMOS 트랜지스터 N5가 채널 폭이 큰 트랜지스터인 경우 대기 모드시 오프 누설 전류가 발생할 수 있다.
이러한 오프 누설 전류를 줄이기 위해 본 발명의 실시예는 풀업 전원 제어부(130)를 통해 풀업 프리 드라이버(110)의 소스 전원을 제어하고, 풀다운 전원 제어부(140)를 통해 풀다운 프리 드라이버(120)의 소스 전원을 제어한다.
즉, 노말 동작시에는 제어신호 PD_DD가 로우 레벨 상태가 된다. 여기서, 제어신호 PD_DD는 파워 다운 모드시 하이 레벨로 천이하고, 노말 동작시에 로우 레벨이 되는 신호이다.
그리고, 노말 동작시에는 제어신호 PD_DD가 로우 레벨이 된다. 그리고, 제어신호 PDB_DD는 제어신호 PDD_DD의 반전 신호이다. 이에 따라, 노말 동작시에는 제어신호 PDB_DD가 하이 레벨이 되어 전원전압 VDD1 레벨을 가지며, 제어신호 PDD_DD가 로우 레벨이 되어 백바이어스 전압 VBBN 레벨을 갖는다.
그러면, 노말 동작시에는 풀업 전원 제어부(130)의 PMOS 트랜지스터 P2가 턴 온 되고, PMOS 트랜지스터 P4가 턴 오프 상태가 된다. 따라서, 노말 동작시에는 전원노드 VDDQUP가 전원전압 VDDQ 레벨이 된다.
반면에, 대기 모드시에는 제어신호 PD_DD가 하이 레벨로 천이한다. 그리고, 대기 모드시에는 제어신호 PDB_DD가 로우 레벨이 되어 백바이어스 전압 VBBN 레벨을 가지며, 제어신호 PDD_DD가 하이 레벨이 되어 전원전압 VDD1 레벨을 갖는다.
그러면, 대기 모드시에는 풀업 전원 제어부(130)의 PMOS 트랜지스터 P2가 턴 오프 되고, PMOS 트랜지스터 P4가 턴 온 상태가 된다. 따라서, 대기 모드시에는 전원노드 VDDQUP가 전원전압 VDD1T 레벨이 된다. 여기서, 전원전압 VDD1T은 전원전압 VDD1에서 PMOS 트랜지스터 P3의 문턱전압을 뺀 만큼의 전압 레벨을 갖는다. 그리고, 전원전압 VDD1T는 전원전압 VDDQ 보다 높은 전압 레벨을 갖는다.
전원전압 VDD1의 레벨이 너무 높은 경우 풀업 프리 드라이버(110)에 오동작이 발생할 수 있으므로 전원전압 VDD1의 레벨을 낮추기 위해 PMOS 트랜지스터 P3를 구비하게 된다. 만약, 전원전압 VDD1의 레벨을 안정적으로 제어할 수 있다면, 본 발명의 실시예에서는 PMOS 트랜지스터 P3를 포함하지 않도록 설계할 수도 있다.
이와 같이, 본 발명의 실시예는 노말 동작시에는 풀업 프리 드라이버(110)의 소스 전원으로 전원전압 VDDQ을 공급하고, 대기 모드시에는 풀업 프리 드라이버(110)의 소스 전원으로 전원전압 VDDQ 보다 높은 전원전압 VDD1T을 공급한다. 풀업 구동 제어신호 PU의 전압 레벨이 높아지게 되는 경우 PMOS 트랜지스터 P9의 게이트 단자에 네가티브 바이어스(Negative Bias)가 걸려 PMOS 트랜지스터 P9의 오프 누설전류를 줄일 수 있다.
마찬가지로, 노말 동작시에는 풀다운 전원 제어부(140)의 PMOS 트랜지스터 P6가 턴 온 되고, PMOS 트랜지스터 P8가 턴 오프 상태가 된다. 따라서, 노말 동작시에는 전원노드 VDDQDN가 전원전압 VDDQ 레벨이 된다.
이때, 노말 동작시에는 풀다운 제어부(150)의 NMOS 트랜지스터 N3가 턴 온 된다. 이에 따라, 접지노드 VSSQDN는 접지전압 VSSQ 레벨이 된다.
반면에, 대기 모드시에는 풀다운 전원 제어부(140)의 PMOS 트랜지스터 P6가 턴 오프 되고, PMOS 트랜지스터 P8가 턴 온 상태가 된다. 따라서, 대기 모드시에는 전원노드 VDDQDN가 전원전압 VDD1TQ 레벨이 된다. 여기서, 전원전압 VDD1TQ은 전원전압 VDDQ에서 PMOS 트랜지스터 P7의 문턱전압을 뺀 만큼의 전압 레벨을 갖는다. 따라서, 전원전압 VDD1TQ는 전원전압 VDDQ 보다 낮은 전압 레벨을 갖는다.
전원전압 VDDQ의 레벨이 너무 높은 경우 풀다운 프리 드라이버(120)에 오동작이 발생할 수 있으므로 전원전압 VDDQ의 레벨을 낮추기 위해 PMOS 트랜지스터 P7를 구비하게 된다. 만약, 전원전압 VDDQ의 레벨을 안정적으로 제어할 수 있다면, 본 발명의 실시예에서는 PMOS 트랜지스터 P7를 포함하지 않도록 설계할 수도 있다.
이때, 대기 모드시에는 풀다운 제어부(150)의 NMOS 트랜지스터 N4가 턴 온 된다. 이에 따라, 접지노드 VSSQDN는 백바이어스 전압 VBBN 레벨이 된다. 여기서, 백바이어스 전압 VBBN은 접지전압 VSSQ 보다 낮은 전압 레벨을 갖는다.
이와 같이, 본 발명의 실시예는 노말 동작시에는 풀다운 프리 드라이버(120)의 소스 전원으로 전원전압 VDDQ을 공급하고, 대기 모드시에는 풀다운 프리 드라이버(120)의 소스 전원으로 전원전압 VDDQ 보다 낮은 전원전압 VDD1TQ을 공급한다. 그리고, 대기 모드시에는 풀다운 프리 드라이버(120)의 드레인 전원으로 접지전압 VSSQ 보다 낮은 백바이어스 전압 VBBN을 공급한다.
따라서, 풀다운 구동 제어신호 PD의 전압 레벨이 낮아지게 되는 경우 NMOS 트랜지스터 N5의 게이트 단자에 네가티브 바이어스(Negative Bias)가 걸려 NMOS 트랜지스터 N5의 오프 누설전류를 줄일 수 있다.
한편, 노말 동작시에는 제어신호 PDD_DD가 로우 레벨이 되어 풀업 벌크 제어부(310)의 PMOS 트랜지스터 P10가 턴 온 되고 PMOS 트랜지스터 P11가 턴 오프 된다. 그러면, 풀업 벌크전압 VBULK_P이 전원전압 VDDQ 레벨이 된다. 즉, 노말 동작시에는 풀업 드라이버(210)에 공급되는 전원전압 VDDQ과 벌크단자에 공급되는 전원전압 VDDQ 레벨이 같아지도록 한다.
또한, 노말 동작시에는 제어신호 PDB_DD가 하이 레벨이 되어 풀다운 벌크 제어부(320)의 NMOS 트랜지스터 N6가 턴 온 되고 NMOS 트랜지스터 N7가 턴 오프 된다. 그러면, 풀다운 벌크전압 VBULK_N이 접지전압 VSSQ 레벨이 된다. 즉, 노말 동작시에는 풀다운 드라이버(220)에 공급되는 접지전압 VSSQ과 벌크단자에 공급되는 접지전압 VSSQ 레벨이 같아지도록 한다.
반면에, 대기 모드시에는 제어신호 PDB_DD가 로우 레벨이 되어 풀업 벌크 제어부(310)의 PMOS 트랜지스터 P10가 턴 오프 되고 PMOS 트랜지스터 P11가 턴 온 된다. 그러면, 풀업 벌크전압 VBULK_P이 전원전압 VDD1 레벨이 된다. 즉, 대기 모드시에는 풀업 드라이버(210)에 공급되는 전원전압 VDDQ 보다 높은 전원전압 VDD1을 벌크단자에 공급한다.
또한, 대기 모드시에는 제어신호 PDD_DD가 하이 레벨이 되어 풀다운 벌크 제어부(320)의 NMOS 트랜지스터 N6가 턴 오프 되고 NMOS 트랜지스터 N7가 턴 온 된다. 그러면, 풀다운 벌크전압 VBULK_N이 백바이어스 전압 VBBN 레벨이 된다. 즉, 대기 모드시에는 풀다운 드라이버(220)에 공급되는 접지전압 VSSQ과 낮은 백바이어스 전압 VBBN을 벌크단자에 공급한다.
이때, 풀업 프리 드라이버(110), 풀다운 프리 드라이버(120), 풀다운 전원 제어부(140) 및 풀다운 제어부(150)는 벌크 단자에 풀업 벌크전압 VBULK_P, 풀다운 벌크전압 VBULK_N이 인가된다. 따라서, 대기 모드시 풀업 프리 드라이버(110), 풀다운 프리 드라이버(120), 풀다운 전원 제어부(140) 및 풀다운 제어부(150)의 트랜지스터가 불필요하게 턴 온 되지 않도록 한다. 하지만, 풀업 전원 제어부(130)는 PMOS 트랜지스터 P2의 벌크단자에 풀업 벌크전압 VBULK_P이 인가되고, PMOS 트랜지스터 P3, P4에는 전원전압 VDD1이 인가된다.
이러한 본 발명의 실시예는 전류 IDD2P, IDD3P, IDD6, 출력단의 전류 또는 딥 파워 다운(DPD, Deep Power down) 전류를 줄일 수 있도록 한다. 특히, 모바일 디램 또는 DDR4와 같이 전원전압 VDD1, 전원전압 VDD2 등의 이종 전원을 사용하는 장치나 X32, X64와 같이 출력 핀의 개수가 많은 장치에 유용하게 적용될 수 있다.

Claims (21)

  1. 입력신호에 따라 전원을 구동하여 구동 제어신호를 출력하되, 제어신호에 대응하여 상기 구동 제어신호의 전압 레벨을 변경하여 선택적으로 공급하는 프리 드라이버;
    상기 구동 제어신호에 대응하여 상기 전원을 구동하여 출력단에 출력하는 출력 구동부; 및
    상기 제어신호에 따라 상기 프리 드라이버와 상기 출력 구동부의 벌크전압 레벨을 선택적으로 제어하는 벌크전압 제어부를 포함하는 것을 특징으로 하는 구동 장치.
  2. 제 1항에 있어서, 파워 다운 모드에 따라 상기 제어신호의 레벨을 변경하는 제어신호 생성부를 더 포함하는 것을 특징으로 하는 구동 장치.
  3. 제 1항에 있어서, 상기 프리 드라이버는
    상기 입력신호에 따라 상기 전원을 구동하여 풀업 구동 제어신호를 출력하는 풀업 프리 드라이버;
    상기 입력신호에 따라 상기 전원을 구동하여 풀다운 구동 제어신호를 출력하는 풀다운 프리 드라이버;
    상기 제어신호에 대응하여 상기 풀업 프리 드라이버의 전원 레벨을 변경하는 풀업 전원 제어부; 및
    상기 제어신호에 대응하여 상기 풀다운 프리 드라이버의 전원 레벨을 변경하는 풀다운 전원 제어부를 포함하는 것을 특징으로 하는 구동 장치.
  4. 제 3항에 있어서, 상기 풀업 전원 제어부는
    노말 모드시 상기 제어신호에 따라 상기 풀업 프리 드라이버의 전원노드에 제 1전원전압을 공급하는 제 1풀업 구동소자; 및
    대기 모드시 상기 제어신호에 따라 상기 전원노드에 상기 제 1전원전압보다 높은 제 2전원전압을 공급하는 제 2풀업 구동소자를 포함하는 것을 특징으로 하는 구동 장치.
  5. 제 4항에 있어서, 상기 풀업 전원 제어부는
    상기 제 2풀업 구동소자의 전원노드에 상기 제 2전원전압보다 높은 제 3전원전압을 공급하는 제 3풀업 구동소자를 더 포함하는 것을 특징으로 하는 구동 장치.
  6. 제 5항에 있어서, 상기 제 2풀업 구동소자와 상기 제 3풀업 구동소자의 벌크단자에는 제 3전원전압이 인가되는 것을 특징으로 하는 구동 장치.
  7. 제 3항에 있어서, 상기 풀다운 전원 제어부는
    노말 모드시 상기 제어신호에 따라 상기 풀다운 프리 드라이버의 전원노드에 제 1전원전압을 공급하는 제 4풀업 구동소자; 및
    대기 모드시 상기 제어신호에 따라 상기 전원노드에 상기 제 1전원전압보다 낮은 제 4전원전압을 공급하는 제 5풀업 구동소자를 포함하는 것을 특징으로 하는 구동 장치.
  8. 제 7항에 있어서, 상기 풀다운 전원 제어부는
    상기 제 5풀업 구동소자의 전원노드에 상기 제 1전원전압을 공급하는 제 6풀업 구동소자를 더 포함하는 것을 특징으로 하는 구동 장치.
  9. 제 3항에 있어서, 상기 프리 드라이버는
    상기 제어신호에 따라 상기 풀다운 프리 드라이버의 접지노드에 서로 다른 전압을 선택적으로 공급하는 풀다운 제어부를 더 포함하는 것을 특징으로 하는 구동 장치.
  10. 제 9항에 있어서, 상기 풀다운 제어부는
    노말 모드시 상기 제어신호에 따라 상기 풀다운 프리 드라이버의 접지노드에 접지전압을 공급하는 제 1풀다운 구동소자; 및
    대기 모드시 상기 제어신호에 따라 상기 접지노드에 상기 접지전압보다 낮은 백바이어스 전압을 공급하는 제 2풀다운 구동소자를 포함하는 것을 특징으로 하는 구동 장치.
  11. 제 1항에 있어서, 상기 벌크전압 제어부는
    상기 제어신호에 따라 노말 모드시 풀업 벌크전압을 제 1전원전압 레벨로 출력하고 대기 모드시 상기 풀업 벌크전압을 제 1전원전압보다 높은 제 3전원전압 레벨로 출력하는 풀업 벌크 제어부; 및
    상기 제어신호에 따라 노말 모드시 풀다운 벌크전압을 접지전압 레벨로 출력하고 대기 모드시 상기 풀다운 벌크전압을 상기 접지전압보다 낮은 백바이어스 전압 레벨로 출력하는 풀다운 벌크 제어부를 포함하는 것을 특징으로 하는 구동 장치.
  12. 제 11항에 있어서, 상기 풀업 벌크 제어부는
    상기 노말 모드시 상기 풀업 벌크전압을 상기 제 1전원전압 레벨로 출력하는 제 7풀업 구동소자; 및
    상기 대기 모드시 상기 풀업 벌크전압을 상기 제 3전원전압 레벨로 출력하는 제 8풀업 구동소자를 포함하는 것을 특징으로 하는 구동 장치.
  13. 제 12항에 있어서, 상기 제 7풀업 구동소자는 벌크단자로 상기 풀업 벌크전압이 인가되는 것을 특징으로 하는 구동 장치.
  14. 제 12항에 있어서, 상기 제 8풀업 구동소자는 벌크단자로 상기 제 3전원전압이 인가되는 것을 특징으로 하는 구동 장치.
  15. 제 11항에 있어서, 상기 풀다운 벌크 제어부는
    상기 노말 모드시 상기 풀다운 벌크전압을 상기 접지전압 레벨로 출력하는 제 3풀다운 구동소자; 및
    상기 대기 모드시 상기 풀다운 벌크전압을 상기 백바이어스 전압 레벨로 출력하는 제 4풀다운 구동소자를 포함하는 것을 특징으로 하는 구동 장치.
  16. 제 15항에 있어서, 상기 제 3풀다운 구동소자는 벌크단자로 상기 풀다운 벌크전압이 인가되는 것을 특징으로 하는 구동 장치.
  17. 제 15항에 있어서, 상기 제 4풀다운 구동소자는 벌크단자로 상기 백바이어스 전압이 인가되는 것을 특징으로 하는 구동 장치.
  18. 제 11항에 있어서, 상기 벌크전압 제어부는 상기 백바이어스 전압을 펌핑하여 출력하는 백바이어스 전압 펌핑부를 더 포함하는 것을 특징으로 하는 구동 장치.
  19. 제 1항에 있어서, 상기 출력 구동부는
    풀업 구동 제어신호에 따라 제 1전원전압을 구동하여 출력단에 출력하는 풀업 구동부; 및
    풀다운 구동 제어신호에 따라 접지전압을 구동하여 상기 출력단에 출력하는 풀다운 구동부를 포함하는 것을 특징으로 하는 구동 장치.
  20. 제 19항에 있어서, 상기 풀업 구동부는 노말 모드시 상기 풀업 구동 제어신호가 제 1전원전압 레벨로 인가되고 대기 모드시 상기 풀업 구동 제어신호가 상기 제 1전원전압 보다 높은 제 3전원전압 레벨로 인가되는 것을 특징으로 하는 구동 장치.
  21. 제 19항에 있어서, 상기 풀다운 구동부는 노말 모드시 상기 풀다운 구동 제어신호가 제 1전원전압 레벨로 인가되고 대기 모드시 상기 풀다운 구동 제어신호가 상기 제 1전원전압 낮은 높은 제 4전원전압 레벨로 인가되는 것을 특징으로 하는 구동 장치.
KR1020130068827A 2013-06-17 2013-06-17 구동 장치 KR20140146330A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130068827A KR20140146330A (ko) 2013-06-17 2013-06-17 구동 장치
US14/077,852 US8896354B1 (en) 2013-06-17 2013-11-12 Driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130068827A KR20140146330A (ko) 2013-06-17 2013-06-17 구동 장치

Publications (1)

Publication Number Publication Date
KR20140146330A true KR20140146330A (ko) 2014-12-26

Family

ID=51901781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068827A KR20140146330A (ko) 2013-06-17 2013-06-17 구동 장치

Country Status (2)

Country Link
US (1) US8896354B1 (ko)
KR (1) KR20140146330A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568934B2 (en) 2015-05-14 2017-02-14 SK Hynix Inc. Semiconductor device and semiconductor system including the same
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813064B2 (en) * 2013-12-17 2017-11-07 Intel Corporation Apparatus for high voltage tolerant driver
KR102268564B1 (ko) * 2017-05-24 2021-06-24 에스케이하이닉스 주식회사 송수신 회로 및 수신 회로
KR102252820B1 (ko) * 2017-06-09 2021-05-14 에스케이하이닉스 주식회사 등화 동작을 수행하는 송신기
KR20180135628A (ko) * 2017-06-13 2018-12-21 에스케이하이닉스 주식회사 전원 게이팅 회로를 포함하는 반도체 장치
KR102441423B1 (ko) * 2017-12-21 2022-09-07 에스케이하이닉스 주식회사 스트로브 신호 생성 회로 및 이를 포함하는 반도체 장치
US10811081B2 (en) * 2018-12-12 2020-10-20 Micron Technology, Inc. Apparatuses for decreasing write pull-up time and methods of use

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646550A (en) * 1996-02-22 1997-07-08 Motorola, Inc. High reliability output buffer for multiple voltage system
US6714462B2 (en) 2002-08-29 2004-03-30 Micron Technology, Inc. Method and circuit for generating constant slew rate output signal
KR100878310B1 (ko) 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 출력 드라이버 회로
KR100950471B1 (ko) 2007-12-28 2010-03-31 주식회사 하이닉스반도체 데이터 출력 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568934B2 (en) 2015-05-14 2017-02-14 SK Hynix Inc. Semiconductor device and semiconductor system including the same
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치
US9722579B1 (en) 2016-01-07 2017-08-01 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
US8896354B1 (en) 2014-11-25
US20140368237A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
KR20140146330A (ko) 구동 장치
US8018245B2 (en) Semiconductor device
US7755393B1 (en) Output driver for use in semiconductor device
US8581620B2 (en) Semiconductor device including data output circuit supporting pre-emphasis operation
TWI468892B (zh) 用以調整電壓之設備及方法以及電子裝置
JP2000068813A (ja) 出力回路と入力回路
US7868667B2 (en) Output driving device
US8004314B2 (en) Semiconductor device
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US8395420B2 (en) Input buffer circuit
KR102475620B1 (ko) 반도체 장치
US7759999B2 (en) Externally asynchronous internally clocked system
KR20150116099A (ko) 신호 전달회로 및 그의 동작방법
JP4731532B2 (ja) 半導体集積回路
KR100656471B1 (ko) 입력 버퍼
KR20140002915A (ko) 전원 회로
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR20160148345A (ko) 데이터 출력 장치
KR20080100948A (ko) 반도체 장치의 데이터 출력회로
KR20140086675A (ko) 데이터 출력 회로
US20120105139A1 (en) Integrated circuit
US11062760B1 (en) Memory device including data input/output circuit
KR20120054824A (ko) 집적 회로
KR20090049374A (ko) 데이터 출력 버퍼 회로
US20110090000A1 (en) Signal transmission circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid