KR102268564B1 - 송수신 회로 및 수신 회로 - Google Patents

송수신 회로 및 수신 회로 Download PDF

Info

Publication number
KR102268564B1
KR102268564B1 KR1020170064153A KR20170064153A KR102268564B1 KR 102268564 B1 KR102268564 B1 KR 102268564B1 KR 1020170064153 A KR1020170064153 A KR 1020170064153A KR 20170064153 A KR20170064153 A KR 20170064153A KR 102268564 B1 KR102268564 B1 KR 102268564B1
Authority
KR
South Korea
Prior art keywords
nmos transistor
transmission
reception
transmission line
data
Prior art date
Application number
KR1020170064153A
Other languages
English (en)
Other versions
KR20180128707A (ko
Inventor
고한곤
정덕균
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170064153A priority Critical patent/KR102268564B1/ko
Priority to US15/864,092 priority patent/US10498385B2/en
Publication of KR20180128707A publication Critical patent/KR20180128707A/ko
Priority to US16/669,166 priority patent/US11005518B2/en
Priority to KR1020210071658A priority patent/KR102354685B1/ko
Application granted granted Critical
Publication of KR102268564B1 publication Critical patent/KR102268564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

송수신 회로는, 송신 모드에서 송신 신호에 응답해 전송 라인을 풀업 구동하고, 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1NMOS 트랜지스터; 및 상기 송신 모드에서 상기 송신 신호에 응답해 상기 전송 라인을 풀다운 구동하고, 상기 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1PMOS 트랜지스터를 포함할 수 있다.

Description

송수신 회로 및 수신 회로 {TRANCEIVER CIRCUIT AND RECEIVER CIRCUIT}
본 특허 문헌은 각종 집적 회로에서 신호(데이터)를 송수신하기 위해 사용되는 송수신 회로에 관한 것이다.
각종 집적회로 칩들은 혼자 동작하지 않으며, 주변의 칩들과 신호(데이터)를 주고 받으며 동작한다. 예를 들어, DRAM, Flash 등의 메모리 칩들은 메모리 콘트롤러(memory controller)와 데이터를 주고 받으며, CPU 또한 마더보드 상의 각종 칩들과 데이터를 주고 받는다. 또한 칩과 칩(chip to chip) 간에만 신호 전송이 이루어지는 것은 아니며, 하나의 집적회로 칩 내부의 A 회로와 B 회로 간에도(A, B는 임의의 회로들을 의미함) 신호의 전송이 이루어진다.
본 발명의 실시예들은, 신호를 송신하는 기능과 수신하는 기능을 가지는 송수신 회로를 제공할 수 있다.
본 발명의 일실시예에 따른 송수신 회로는 송신 모드에서 송신 신호에 응답해 전송 라인을 풀업 구동하고, 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1NMOS 트랜지스터; 및 상기 송신 모드에서 상기 송신 신호에 응답해 상기 전송 라인을 풀다운 구동하고, 상기 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1PMOS 트랜지스터를 포함할 수 있다.
상기 송신 모드에서 상기 제1NMOS 트랜지스터의 게이트와 상기 제1PMOS 트랜지스터의 게이트에는 상기 송신 신호가 전달되고, 상기 수신 모드에서 상기 제1NMOS 트랜지스터의 게이트에는 제1바이어스 전압이 인가되고, 상기 제1PMOS 트랜지스터의 게이트에는 제2바이어스 전압이 인가될 수 있다.
상기 송수신 회로는 상기 제1NMOS 트랜지스터의 드레인단의 전압에 응답해 예비 수신 신호를 풀업 구동하는 제2PMOS 트랜지스터; 및 상기 제1PMOS 트랜지스터의 드레인단의 전압에 응답해 상기 예비 수신 신호를 풀다운 구동하는 제2NMOS 트랜지스터를 더 포함할 수 있다.
상기 송수신 회로는 상기 예비 수신 신호를 반전해 수신 신호로 출력하기 위한 인버터를 더 포함할 수 있다.
상기 수신 모드에서 상기 전송 라인의 전압 레벨이 높아지면 상기 제1PMOS 트랜지스터가 턴온되고, 상기 전송 라인의 전압 레벨이 낮아지면 상기 제1NMOS 트랜지스터가 턴온될 수 있다.
본 발명의 일실시예에 따른 수신 회로는, 풀업 전압단과 제1노드 사이에 연결되는 제1저항; 게이트에 제1바이어스 전압이 인가되고, 상기 제1노드에 드레인이 전송 라인에 소스가 연결되는 제1NMOS 트랜지스터; 게이트에 제2바이어스 전압이 인가되고, 제2노드에 드레인이 전송 라인에 소스가 연결되는 제1PMOS 트랜지스터; 및 풀다운 전압단과 상기 제2노드 사이에 연결되는 제2저항을 포함할 수 있다.
상기 수신 회로는, 상기 제1노드의 전압에 응답해 예비 수신 신호를 풀업 구동하는 제2PMOS 트랜지스터; 및 상기 제2노드의 전압에 응답해 상기 예비 수신 신호를 풀다운 구동하는 제2NMOS 트랜지스터를 더 포함할 수 있다.
상기 수신 회로는, 상기 예비 수신 신호를 반전해 수신 신호로 출력하기 위한 인버터를 더 포함할 수 있다.
상기 전송 라인으로 하이 신호가 수신되는 경우에, 상기 제1PMOS 트랜지스터는 턴온되고 상기 제1NMOS 트랜지스터는 오프되고, 상기 전송 라인으로 로우 신호가 수신되는 경우에, 상기 제1NMOS 트랜지스터는 턴온되고 상기 제1PMOS 트랜지스터는 오프될 수 있다.
본 발명의 다른 실시예에 따른 송수신 회로는, 풀업 전압단과 제1노드 사이에 연결되고, 송신 모드에서는 바이패스되는 저항; 상기 송신 모드에서는 송신 신호를 게이트에 인가받고, 수신 모드에서는 제1바이어스 전압을 게이트에 인가받으며, 드레인이 상기 제1노드에 소스가 전송 라인에 연결된 제1NMOS 트랜지스터; 상기 송신 모드에서는 턴온 상태를 유지하고, 상기 수신 모드에서는 상기 전송 라인의 전압을 게이트에 인가받으며, 드레인이 상기 전송 라인에 소스가 제2노드에 연결된 제2NMOS 트랜지스터; 및 상기 송신 모드에서는 상기 송신 신호를 반전한 신호를 게이트에 인가받고, 수신 모드에서는 제2바이어스 전압을 게이트에 인가받으며, 드레인이 상기 제2노드에 소스가 풀다운 전압단에 연결된 제3NMOS 트랜지스터를 포함할 수 있다.
상기 수신 모드에서 상기 전송 라인으로 하이 신호가 수신되는 경우에, 상기 제1NMOS 트랜지스터는 오프되고, 상기 제2NMOS 트랜지스터는 턴온되고. 상기 수신 모드에서 상기 전송 라인으로 로우 신호가 수신되는 경우에, 상기 제1NMOS 트랜지스터는 턴온되고, 상기 제2NMOS 트랜지스터는 오프될 수 있다.
상기 송수신 회로는, 상기 예비 수신 노드로 전류를 공급하는 전류원; 상기 제1노드의 전압에 응답해 상기 예비 수신 노드로부터 전류를 싱킹하는 제4NMOS 트랜지스터; 및 상기 예비 수신 노드의 신호를 반전해 수신 신호로 출력하기 위한 인버터를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 수신 회로는, 풀업 전압단과 제1노드 사이에 연결되는 저항; 제1바이어스 전압을 게이트에 인가받으며, 드레인이 상기 제1노드에 소스가 전송 라인에 연결된 제1NMOS 트랜지스터; 및 상기 전송 라인의 전압을 게이트에 인가받고, 상기 전송 라인의 전압에 응답해 상기 전송 라인을 풀다운 구동하는 제2NMOS 트랜지스터를 포함할 수 있다.
상기 수신 회로는, 제2바이어스 전압의 제어에 따라 상기 제2NMOS 트랜지스터가 싱킹하는 전류량을 제어하기 위한 제3NMOS 트랜지스터를 더 포함할 수 있다.
상기 수신 회로는, 상기 예비 수신 노드로 전류를 공급하는 전류원; 상기 제1노드의 전압에 응답해 상기 예비 수신 노드로부터 전류를 싱킹하는 제4NMOS 트랜지스터; 및 상기 예비 수신 노드의 신호를 반전해 수신 신호로 출력하기 위한 인버터를 더 포함할 수 있다.
상기 전송 라인으로 하이 신호가 수신되는 경우에, 상기 제1NMOS 트랜지스터는 오프되고 상기 제2NMOS 트랜지스터는 턴온되고. 상기 전송 라인으로 로우 신호가 수신되는 경우에, 상기 제1NMOS 트랜지스터는 턴온되고, 상기 제2NMOS 트랜지스터는 오프될 수 있다.
본 발명의 실시예들은, 동일한 소자들을 이용해 회로를 송신하고 수신하는 송수신 회로를 제공할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 송수신 회로(100)의 구성도이다.
제1NMOS 트랜지스터(N11)와 제1PMOS 트랜지스터(P11)는 전송 라인(101)으로 데이터(신호)를 송신하고, 전송 라인(101)으로부터 데이터(신호)를 수신하기 위해 사용될 수 있다. 전송 라인(101)으로 '하이' 데이터를 송신할 때는 제1NMOS 트랜지스터(N11)에 의해 전송 라인이 '하이' 레벨로 풀업 구동되고, 전송 라인(101)으로 '로우' 데이터를 송신할 때는 제1PMOS 트랜지스터(P11)에 의해 전송 라인이 '로우' 레벨로 풀다운 구동될 수 있다. 또한, 전송 라인(101)으로 '하이'데이터가 수신될 때에는 제1PMOS 트랜지스터(P11)가 턴온되어 '하이' 데이터가 수신되었음을 알리고, 전송 라인(101)으로 '로우' 데이터가 수신될 때에는 제1NMOS 트랜지스터(N11)가 턴온되어 '로우' 데이터가 수신되었음을 알릴 수 있다. 즉, 데이터의 송신과 수신의 주요 동작이 제1NMOS 트랜지스터(N11)와 제1PMOS 트랜지스터(P11)에 의해 수행될 수 있다.
제1패스게이트(PG11)와 제2패스게이트(PG12)는 송신 신호(TX_EN, TX_ENB)가 (하이, 로우)로 활성화된 송신 모드에서 제1NMOS 트랜지스터(N11)의 게이트와 제2PMOS 트랜지스터(P11)의 게이트에 송신 데이터(DATA_T)를 전달할 수 있다. 제4PMOS 트랜지스터(P14)와 제4NMOS 트랜지스터(N14)는 수신 신호(RX_EX, RX_ENB)가 (하이, 로우)로 활성화된 수신 모드에서 제1NMOS 트랜지스터(N11)의 게이트와 제1PMOS 트랜지스터(P11)의 게이트에 제1바이어스 전압(VN)과 제2바이어스 전압(VP)을 인가할 수 있다.
제1저항(R11)은 제1NMOS 트랜지스터(N11)의 드레인단과 풀업 전압단(VDD) 사이에 연결되고, 제2저항(R12)은 제1PMOS 트랜지스터(P11)의 드레인단과 풀다운 전압단(접지 전압단) 사이에 연결될 수 있다. 제1저항(R11)과 제2저항(R12)은 수신 동작시에 사용되는데, 수신 동작시에 제1NMOS 트랜지스터(N11)가 턴온되면 제1저항(R11)에 의해 전압 강하(voltage drop)가 일어나고, 수신 동작시에 제1PMOS 트랜지스터(P11)가 턴온되면 제2저항(R12)에 의해 전압 강하가 일어날 수 있다. 제3PMOS 트랜지스터(P13)와 제3NMOS 트랜지스터(N13)는 송신 신호(TX_EN, TX_ENB)가 (하이, 로우)로 활성화된 송신 모드에서 제1저항(R11)과 제2저항(R12)을 바이패스(bypass)시킬 수 있다.
제2PMOS 트랜지스터(P12)는 수신 모드에서 제1NMOS 트랜지스터(N11)의 드레인단의 전압에 응답해 예비 수신 데이터(PRE_DATA_R)를 풀업 구동하고, 제2NMOS 트랜지스터(N12)는 수신 모드에서 제1PMOS 트랜지스터(P11)의 드레인단의 전압에 응답해 예비 수신 데이터(PRE_DATA_R)를 풀다운 구동할 수 있다. 그리고 인버터(I11)는 예비 수신 데이터(PRE_DATA_R)를 반전해 수신 데이터(DATA_R)로 출력할 수 있다. 제5NMOS 트랜지스터(N15)는 수신 모드가 아닌 경우에 예비 수신 데이터(PRE_DATA_R)를 풀다운 구동해 예비 수신 데이터(PRE_DATA_R)가 플로팅되는 것을 방지할 수 있다.
도 1의 송수신 회로(100)에서는 제1NMOS 트랜지스터(N11)와 제1PMOS 트랜지스터(P11)에 의해 송신과 수신의 주요 동작이 수행될 수 있다. 제1NMOS 트랜지스터(N11)와 제1PMOS 트랜지스터(P11)는 전송 라인(101)으로 직접적으로 데이터를 송신하거나 전송 라인(101)으로부터 직접적으로 데이터를 수신하는 소자들이므로 가장 큰 사이즈로 설계되어야 하는데, 송수신 회로(100)에서 큰 사이즈로 설계되어야 하는 소자들(P11, N11)을 송신과 수신 동작에 공용으로 사용되도록 설계하는 것에 의해 송수신 회로(100)의 면적을 크게 줄일 수 있다.
도 2는 도 1의 송수신 회로(100)가 송신 모드와 수신 모드에서 동작하는 것을 도시한 도면이다. 도 2의 좌측(100_1)에는 송수신 회로(100)가 송신 모드인 경우의 연결 상태를 도시했고, 도 2의 우측(100_2)에는 송수신 회로(100)가 수신 모드인 경우의 연결 상태를 도시했다. 구별을 위해 좌측의 회로에는 _1라는 참조번호를 병기하고 우측의 회로에는 _2라는 참조번호를 병기하기로 한다.
먼저, 좌측 회로(100_1)로부터 우측 회로(100_2)로 '하이' 데이터가 전송되는 경우의 동작에 대해 알아보기로 한다. 송신 데이터(DATA_T)가 '하이'인 경우에, 송신 데이터(DATA_T)에 응답해 좌측 회로(100_1)의 제1NMOS 트랜지스터(N11_1)가 턴온되고 제1PMOS 트랜지스터(P11_1)가 오프될 수 있다. 전송 라인(101)은 제1NMOS 트랜지스터(N11_1)에 의해 풀업 구동되므로, 전송 라인(101)은 '하이' 레벨이될 수 있다. 여기서 전송 라인(101)의 '하이' 레벨은 VDD-Vth.n일 수 있다. 여기서 Vth.n은 제1NMOS 트랜지스터(N11_1)의 문턱 전압을 나타낸다.
전송 라인(101)이 '하이' 레벨인 경우에 우측 회로(100_2)의 제1PMOS 트랜지스터(P11_2)의 소스단 전압이 높아지므로 제1PMOS 트랜지스터(P11_2)가 턴온될 수 있다. 한편, 제1NMOS 트랜지스터(N11_2)의 소스단 전압이 높아지므로 제1NMOS 트랜지스터(N11_2)는 오프될 수 있다. 제1PMOS 트랜지스터(P11_2)가 턴온되므로, 제2저항(R12_2)에 전류가 흘러 제1PMOS 트랜지스터(P11_2)의 드레인단의 전압이 높아질 수 있다. 그리고 제1PMOS 트랜지스터(P11_2)의 드레인단 전압에 응답해, 제2NMOS 트랜지스터(N12_2)가 턴온되어 예비 수신 데이터(PRE_DATA_R)가 '로우' 레벨이 되고, 인버터(I11_2)에서 출력되는 수신 데이터(DATA_R)가 '하이'로 출력될 수 있다.
이제, 좌측 회로(100_1)로부터 우측 회로(100_2)로 '로우' 데이터가 전송되는 경우의 동작에 대해 알아보기로 한다. 송신 데이터(DATA_T)가 '로우'인 경우에, 송신 데이터(DATA_T)에 응답해 좌측 회로(100_1)의 제1PMOS 트랜지스터(P11_1)가 턴온되고 제1NMOS 트랜지스터(N11_1)가 오프될 수 있다. 전송 라인(101)은 제1PMOS 트랜지스터(P11_1)에 의해 풀다운 구동되므로, 전송 라인(101)의 레벨은 '로우' 레벨이 될 수 있다. 여기서 전송 라인(101)의 '로우' 레벨은 Vth.p일 수 있다. 여기서 Vth.p는 제1PMOS 트랜지스터(P11_1)의 문턱 전압을 나타낸다.
전송 라인(101)이 '로우' 레벨인 경우에 우측 회로(100_2)의 제1NMOS 트랜지스터(N11_2)의 소스단 전압이 낮아지므로, 제1NMOS 트랜지스터(N11_2)가 턴온될 수 있다. 한편, 제1PMOS 트랜지스터(P11_2)의 소스단 전압이 낮아지므로 제1PMOS 트랜지스터(P11_2)는 오프될 수 있다. 제1NMOS 트랜지스터(N11_2)가 턴온되므로, 제1저항(R11_2)에 전류가 흘러 전압 강하에 의해 제1NMOS 트랜지스터(N11_2)의 드레인단의 전압이 낮아질 수 있다. 그리고 제1NMOS 트랜지스터(N11_2)의 드레인단 전압에 응답해, 제2PMOS 트랜지스터(P12_2)가 턴온되어 예비 수신 데이터(PRE_DATA_R)가 '하이' 레벨이 되고, 인버터(I11_2)에서 출력되는 수신 데이터(DATA_R)가 '로우'로 출력될 수 있다.
제2바이어스 전압(VP)은 전송 라인(101)의 전압이 '하이' 레벨인 경우에 제1PMOS 트랜지스터(P11_2)가 턴온될 수 있도록 설정될 수 있다. 즉, VDD-Vth.n > VP+Vth.p의 조건이 만족되도록 설정될 수 있다. 여기서 Vth.p는 제1PMOS 트랜지스터(P11_2)의 문턱 전압이다. 또한, 제2바이어스 전압(VP)은 전송 라인(101)의 전압이 '로우'레벨인 경우에 제1PMOS 트랜지스터(P11_2)가 오프될 수 있도록 설정될 수 있다. 즉, Vth.n < VP+Vth.p의 조건이 만족되도록 설정될 수 있다. 제1바이어스 전압(VN)은 전송 라인(101)의 전압이 '하이'레벨인 경우에 제1NMOS 트랜지스터(N11_2)가 오프될 수 있도록 설정될 수 있다. 즉, VN < VDD의 조건이 만족되도록 설정될 수 있다. 또한, 제1바이어스 전압(VN)은 전송 라인(101)의 전압이 '로우'레벨인 경우에 제1NMOS 트랜지스터(N11_2)가 턴온될 수 있도록 설정될 수 있다. 즉, VN > Vth.n+Vth.p의 조건이 만족되도록 설정될 수 있다.
송신 데이터(DATA_T)와 수신 데이터(DATA_R)는 0~VDD로 풀스윙하지만, 전송 라인(101) 상으로 전송되는 데이터는 Vth.n~VDD-Vth.p로 스윙하므로, 송수신 회로(100)가 데이터를 송신 및 수신하는데 소모되는 전류량을 줄일 수 있다.
도 2에서는 송수신 회로(100)가 송신 모드로 설정된 경우의 회로(100_1)와 송수신 회로가 수신 모드로 설정된 경우의 회로(100_2)를 도시했는데, 모드의 구별 없이 송신 기능만 수행하는 송신 회로가 회로(100_1)와 같이 구성될 수도 있으며, 모드의 구별 없이 수신 기능만 수행하는 수신 회로가 회로(100_2)와 같이 구성될 수도 있음은 당연하다.
도 3은 본 발명의 다른 실시예에 따른 송수신 회로(300)의 구성도이다.
제1NMOS 트랜지스터(N31), 제2NMOS 트랜지스터(N32) 및 제3NMOS 트랜지스터(N33)는 전송 라인(301)으로 데이터(신호)를 송신하고, 전송 라인(301)으로부터 데이터(신호)를 수신하기 위해 사용될 수 있다. 전송 라인(301)으로 '하이' 데이터를 송신할 때는 제1NMOS 트랜지스터(N31)에 의해 전송 라인(301)이 '하이' 레벨로 풀업 구동되고, 전송 라인(301)으로 '로우' 데이터를 송신할 때는 제2NMOS 트랜지스터(N32)와 제3NMOS 트랜지스터(N33)에 의해 전송 라인(301)이 '로우' 레벨로 풀다운 구동될 수 있다. 또한, 전송 라인(301)으로 '하이' 데이터가 수신될 때에는 제2트랜지스터(N32)와 제3트랜지스터(N33)가 턴온되어 '하이' 데이터가 수신되었음을 알릴 수 있으며, 전송 라인(301)으로 '로우' 데이터가 수신될 때에는 제1트랜지스터(N31)가 턴온되어 '로우' 데이터가 수신되었음을 알릴 수 있다. 즉, 데이터의 송신과 수신의 주요 동작이 제1NMOS 트랜지스터(N31), 제2NMOS 트랜지스터(N32) 및 제3트랜지스터(N33)에 의해 수행될 수 있다.
제1멀티플렉서(M31)는 송신 신호(TX_EN)가 '하이'로 활성화된 송신 모드에서 제1NMOS 트랜지스터(N31)의 게이트에 송신 데이터(DATA_T)를 전달하고, 수신 신호(RX_EN)가 '하이'로 활성화된 수신 모드에서 제1NMOS 트랜지스터(N31)의 게이트에 제1바이어스 전압(V1)을 인가할 수 있다. 제2멀티플렉서(M32)는 송신 모드에서 제2NMOS 트랜지스터(N32)의 게이트에 풀업 전압(VDD)을 인가하고, 수신 모드에서 제2NMOS 트랜지스터(N32)의 게이트를 전송 라인(301)과 전기적으로 연결시킬 수 있다. 제3멀티플렉서(M33)는 송신 모드에서 제3트랜지스터(N33)의 게이트에 제1인버터(I31)가 송신 데이터(DATA_T)를 반전해 생성한 반전된 송신 데이터(DATA_TB)를 전달하고, 수신 모드에서 제2바이어스 전압(V2)을 인가할 수 있다.
저항(R31)은 풀업 전압단(VDD)과 제1노드(A) 사이에 연결될 수 있다. 저항(R31)은 수신 동작시에 사용되는데, 수신 동작시에 제1NMOS 트랜지스터(N31)가 턴온되면 저항(R31)에 의해 전압 강하(voltage drop)가 일어날 수 있다. 송신 모드에서는 제1PMOS 트랜지스터(P31)가 턴온되어 저항(R31)을 바이패스(bypass)시킬 수 있다.
전류원(302), 제4NMOS 트랜지스터(N34) 및 제2인버터(I32)는 제1노드(A)의 전압 레벨을 이용해 수신 데이터(DATA_R)를 생성할 수 있다. 전류원(302)은 수신 모드에 활성화되어 예비 수신 데이터가 실리는 예비 수신 노드(PRE_DATA_R)에 전류를 공급할 수 있으며, 제4NMOS 트랜지스터는 제1노드(A)의 전압에 응답해 예비 수신 노드(PRE_DATA_R)로부터 전류를 싱킹할 수 있다. 그리고 인버터(I32)는 예비 수신 노드(PRE_DATA_R)의 신호를 반전해 수신 데이터(DATA_R)로 출력할 수 있다.
도 3의 송수신 회로(300)에서는 제1NMOS 트랜지스터(N31), 제2NMOS 트랜지스터(N32) 및 제3트랜지스터(N33)에 의해 송신과 수신의 주요 동작이 수행될 수 있다. 제1NMOS 트랜지스터(N31), 제2NMOS 트랜지스터(N32) 및 제3트랜지스터(N33)는 전송 라인(301)을 직접적으로 데이터를 송신하거나 전송라인(301)으로부터 직접적으로 데이터를 수신하는 소자들이므로 송수신 회로(300)에서 큰 사이즈로 설계되어야 하는데, 큰 사이즈로 설계되어야 하는 소자들(N31, N32, N33)을 송신과 수신 동작에 공용으로 사용되도록 설계하는 것에 의해 송수신 회로(300)의 면적을 크게 줄일 수 있다.
도 4는 도 3의 송수신 회로(300)가 송신 모드와 수신 모드에서 동작하는 것을 도시한 도면이다. 도 4의 좌측(300_1)에는 송수신 회로(300)가 송신 모드인 경우의 연결 상태를 도시했고, 도 4의 우측(300_2)에는 송수신 회로(300)가 수신 모드인 경우의 연결 상태를 도시했다. 구별을 위해 좌측의 회로에는 _1라는 참조 번호를 병기하고 우측의 회로에는 _2라는 참조 번호를 병기하기로 한다.
먼저, 좌측 회로(300_1)로부터 우측 회로(300_2)로 '하이' 데이터가 전송되는 경우의 동작에 대해 알아보기로 한다. 송신 데이터(DATA_T)가 '하이'인 경우에, 송신 데이터(DATA_T)에 응답해 좌측 회로(300_1)의 제1NMOS 트랜지스터(N31_1)가 턴온되고 제3트랜지스터(N33_1)가 오프될 수 있다. 전송 라인(301)은 제1NMOS 트랜지스터(N31_1)에 의해 풀업 구동되므로 '하이' 레벨이 될 수 있다. 여기서 전송 라인(301)의 '하이' 레벨은 VDD-Vth.n일 수 있다. 여기서 Vth.n은 제1NMOS 트랜지스터(N31_1) 문턱 전압을 나타낸다.
전송 라인(301)이 '하이' 레벨인 경우에 우측 회로(300_2)의 제2NMOS 트랜지스터(N32_2)가 턴온되고, 제1NMOS 트랜지스터(N31_2)가 오프될 수 있다. 이때 제3NMOS 트랜지스터(N33_2)는 제2바이어스 전압(V2)을 인가받으므로 턴온 상태를 유지할 수 있다. 즉 좌측 회로(300_1)의 제1NMOS 트랜지스터(N31_1)에 의해 전송 라인(301)으로 공급된 전류는 우측 회로(300_2)의 제2NMOS 트랜지스터(N32_2) 및 제3NMOS 트랜지스터(N33_2)를 통해 접지단으로 흐를 수 있다. 한편, 우측 회로의 제1NMOS 트랜지스터(N31_2)가 오프되므로 저항(R_2)에는 전류가 흐르지 못해 전압강하가 없으므로, 제1노드(A_2)의 레벨이 풀업 전압(VDD)의 레벨이 되고, 제1노드(A_2)에 응답해 제4트랜지스터(N34_2)가 턴온되므로 예비 수신 노드(PRE_DATA_R)의 레벨이 낮아지고, 결국 제2인버터(I32_2)로 '하이' 레벨을 가지는 수신 데이터(DATA_R)가 출력될 수 있다.
이제 좌측 회로(300_1)로부터 우측 회로(300_2)로 '로우' 데이터가 전송되는 경우의 동작에 대해 알아보기로 한다. 송신 데이터(DATA_T)가 '로우' 인 경우에, 송신 데이터(DATA_T)에 응답해 좌측 회로(300_1)의 제3NMOS 트랜지스터(N33_1)가 턴온되고 제1NMOS 트랜지스터(N31_1)가 오프될 수 있다. 이때 제2NMOS 트랜지스터(N32_1)도 턴온 상태를 유지하므로, 전송 라인(301)은 제2NMOS 트랜지스터(N32_1)와 제3NMOS 트랜지스터(N33_1)에 의해 풀다운 구동되어 '로우' 레벨이 될 수 있다. 이때 전송 라인(301)은 2개의 NMOS 트랜지스터들(N32_1, N33_1)에 의해 풀다운 구동되므로, 거의 접지전압의 레벨이 될 수 있다.
전송 라인(301)이 '로우' 레벨인 경우에, 우측 회로(300_2)의 제1NMOS 트랜지스터(N31_2)가 턴온되고 제2NMOS 트랜지스터(N32_2)가 오프될 수 있다. 제1NMOS 트랜지스터(N31_2)가 턴온되므로 저항(R_2)에는 전류가 흘러 저항(R_2)의 양단에 전압 강하가 발생하고, 제1노드(A_2)의 레벨이 '로우' 레벨이 되고, 제1노드(A_2)에 응답해 제4트랜지스터(N34_2)가 오프되므로 예비 수신 노드(PRE_DATA_R)는 높은 레벨을 유지하고, 결국 제2인버터(I32_2)로 '로우' 레벨을 가지는 수신 데이터(DATA_R)가 출력될 수 있다.
제1바이어스 전압(V1)의 레벨은 전송 라인(301)이 '하이'레벨인 경우에 제1NMOS 트랜지스터(N31_2)가 오프되고, 전송 라인(301)이 '로우'레벨인 경우에 제1NMOS 트랜지스터(N31_2)가 턴온될 수 있도록 적절한 레벨로 조절될 수 있다. 한편, 제2바이어스 전압(V2)은 수신 모드에서 제3NMOS 트랜지스터(N33_2)로 흐르는 전류량을 적절한 레벨로 조절하기 위해 적절한 레벨로 조절될 수 있다.
도 3의 송수신 회로(300)는 전송 라인(301) 상의 신호의 스윙 폭이 도 1의 송수신 회로(100)보다는 크므로, 도 1의 송수신 회로(100)보다 전원전압(VDD)이 더 낮은 상태에서도 동작 가능할 수 있다.
도 4에서는 송수신 회로(300)가 송신 모드로 설정된 경우의 회로(300_1)와 송수신 회로가 수신 모드로 설정된 경우의 회로(300_2)를 도시했는데, 모드의 구별 없이 송신 기능만 수행하는 송신 회로가 회로(300_1)와 같이 구성될 수도 있으며, 모드의 구별 없이 수신 기능만 수행하는 수신 회로가 회로(300_2)와 같이 구성될 수도 있음은 당연하다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 송수신 회로 300: 송수신 회로

Claims (17)

  1. 송신 모드에서 송신 신호에 응답해 전송 라인을 풀업 구동하고, 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1NMOS 트랜지스터;
    상기 송신 모드에서 상기 송신 신호에 응답해 상기 전송 라인을 풀다운 구동하고, 상기 수신 모드에서 상기 전송 라인의 전압 레벨에 따라 온/오프되는 제1PMOS 트랜지스터;
    상기 제1NMOS 트랜지스터의 드레인단과 풀업 전압단 사이에 연결되는 제1저항; 및
    상기 제1PMOS 트랜지스터의 드레인단과 풀다운 전압단 사이에 연결되는 제2저항을 포함하고,
    상기 송신 모드에서 상기 제1NMOS 트랜지스터의 게이트와 상기 제1PMOS 트랜지스터의 게이트에는 상기 송신 신호가 전달되고,
    상기 수신 모드에서 상기 제1NMOS 트랜지스터의 게이트에는 제1바이어스 전압이 인가되고, 상기 제1PMOS 트랜지스터의 게이트에는 제2바이어스 전압이 인가되고,
    상기 제1저항과 상기 제2저항은 상기 송신 모드에서 바이패스되는
    송수신 회로.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제1NMOS 트랜지스터의 드레인단의 전압에 응답해 예비 수신 신호를 풀업 구동하는 제2PMOS 트랜지스터; 및
    상기 제1PMOS 트랜지스터의 드레인단의 전압에 응답해 상기 예비 수신 신호를 풀다운 구동하는 제2NMOS 트랜지스터를
    더 포함하는 송수신 회로.
  5. 제 4항에 있어서,
    상기 예비 수신 신호를 반전해 수신 신호로 출력하기 위한 인버터를
    더 포함하는 송수신 회로.
  6. 제 4항에 있어서,
    상기 수신 모드에서 상기 전송 라인의 전압 레벨이 높아지면 상기 제1PMOS 트랜지스터가 턴온되고, 상기 전송 라인의 전압 레벨이 낮아지면 상기 제1NMOS 트랜지스터가 턴온되는
    송수신 회로.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020170064153A 2017-05-24 2017-05-24 송수신 회로 및 수신 회로 KR102268564B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170064153A KR102268564B1 (ko) 2017-05-24 2017-05-24 송수신 회로 및 수신 회로
US15/864,092 US10498385B2 (en) 2017-05-24 2018-01-08 Tranceiver circuit and receiver circuit
US16/669,166 US11005518B2 (en) 2017-05-24 2019-10-30 Tranceiver circuit and receiver circuit
KR1020210071658A KR102354685B1 (ko) 2017-05-24 2021-06-02 송수신 회로 및 수신 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170064153A KR102268564B1 (ko) 2017-05-24 2017-05-24 송수신 회로 및 수신 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210071658A Division KR102354685B1 (ko) 2017-05-24 2021-06-02 송수신 회로 및 수신 회로

Publications (2)

Publication Number Publication Date
KR20180128707A KR20180128707A (ko) 2018-12-04
KR102268564B1 true KR102268564B1 (ko) 2021-06-24

Family

ID=64401826

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170064153A KR102268564B1 (ko) 2017-05-24 2017-05-24 송수신 회로 및 수신 회로
KR1020210071658A KR102354685B1 (ko) 2017-05-24 2021-06-02 송수신 회로 및 수신 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210071658A KR102354685B1 (ko) 2017-05-24 2021-06-02 송수신 회로 및 수신 회로

Country Status (2)

Country Link
US (2) US10498385B2 (ko)
KR (2) KR102268564B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046442A1 (en) * 2003-09-02 2005-03-03 Song Ho-Young Input termination circuits and methods for terminating inputs

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024600A (ko) * 1995-10-26 1997-05-30 김광호 레벨시프트회로
US6690191B2 (en) 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer
KR100543907B1 (ko) 2003-06-25 2006-01-20 주식회사 하이닉스반도체 반도체 메모리 소자의 양방향 버스 리피터
US7411415B2 (en) * 2004-02-25 2008-08-12 Ashfaq Shaikh Bus termination scheme having concurrently powered-on transistors
KR101009348B1 (ko) * 2009-07-01 2011-01-19 주식회사 하이닉스반도체 반도체 장치
KR20120005829A (ko) 2010-07-09 2012-01-17 주식회사 하이닉스반도체 데이터 입출력 회로
US8547140B1 (en) * 2010-11-03 2013-10-01 Pmc-Sierra, Inc. Apparatus and method for generating a bias voltage
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR20140146330A (ko) * 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 구동 장치
KR20160131160A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 송/수신 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046442A1 (en) * 2003-09-02 2005-03-03 Song Ho-Young Input termination circuits and methods for terminating inputs

Also Published As

Publication number Publication date
US20200067562A1 (en) 2020-02-27
KR20210071891A (ko) 2021-06-16
US20180343028A1 (en) 2018-11-29
US11005518B2 (en) 2021-05-11
KR102354685B1 (ko) 2022-01-24
US10498385B2 (en) 2019-12-03
KR20180128707A (ko) 2018-12-04

Similar Documents

Publication Publication Date Title
KR100652391B1 (ko) 저전압 차동 신호 드라이버
US6980022B1 (en) Programmable termination with DC voltage level control
US7109744B1 (en) Programmable termination with DC voltage level control
US7893719B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US20030197525A1 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
US5864584A (en) Circuitry for allowing two drivers to communicate with two receivers using one transmission line
US20110187411A1 (en) Semiconductor integrated circuit for controlling output driving force
US7005897B2 (en) Output circuit
KR102354685B1 (ko) 송수신 회로 및 수신 회로
KR20170064842A (ko) 송신 회로 및 반도체 장치
US5978279A (en) High speed two-port SRAM with write-through function
KR100596421B1 (ko) 반도체 메모리 소자
CN104980145A (zh) 信号传送电路及其操作方法
KR100920839B1 (ko) 데이터 전송 회로
US9621165B2 (en) Transmitting/receiving system
TW201701587A (zh) 接收電路
JP2004120750A (ja) 半導体装置の入出力回路
KR102455495B1 (ko) 송신기
KR102270439B1 (ko) 송신 회로, 수신 회로 및 이들을 포함하는 송/수신 시스템
US8890576B2 (en) Input/output sense amplifier
KR100909631B1 (ko) 글로벌 입출력 라인의 리피터
KR100751660B1 (ko) 페이지 버퍼 회로의 안정적인 동작을 보장하는 플래시메모리 장치의 프리차지 제어 신호 발생기
US9515654B2 (en) Semiconductor apparatus
KR100915833B1 (ko) 반도체 메모리 장치의 리시버
KR100524894B1 (ko) 양방향 패드를 갖는 입출력단 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right