TWI468892B - 用以調整電壓之設備及方法以及電子裝置 - Google Patents

Description

用以調整電壓之設備及方法以及電子裝置

大致地，本發明之實施例有關穩壓器之設計；更特定地，本發明之實施例提供一種具有漣波補償之低壓穩壓器。

現代的高速電路正漸增地需要可使用低供應電壓以產生穩定輸出電壓的穩壓器；例如，通用串列匯流排(USB)電路、週期組件介面快捷(PCIe)電路、及其他之該等高速電路需要1.2V(伏特)之輸出電壓，而該輸出電壓係由1.8V或更低的供應電壓所產生。不幸地，當用於該等電路所需之輸出電壓正約略地保持恆定時，可用於穩壓器之供應電壓卻極積極地向下遞減；因為需由穩壓器所輸出的輸出電壓與所提供至穩壓器的供應電壓之間的差值正減少著，所以電路設計者已努力設計簡單及可靠且無需過多的面積及功率之穩壓器。此問題通常被稱為淨空問題。

被提出之一種穩壓器使用NMOS電晶體做為部分的穩壓元件；例如，第1A圖顯示描繪上NMOS穩壓器的電路圖。注意的是，NMOS穩壓器提供在高頻時的低輸出阻抗，且僅需比其他穩壓器設計更小的面積；然而，NMOS穩壓器需要高的供應電壓於節點VDD之上，以確保該穩壓器能維持該NMOS電晶體於“導通(on)”狀態之中，特定地，節點VGATE需變成至少在節點VREG之上面的臨限電壓，以維持NMOS電晶體於“導通”狀態之中(其中在該處由於本體效應，所以臨限電壓約為1V)。因此，當供應電壓縮減時，NMOS無法能再適當地調整輸出節點VREG上的輸出電壓。

被提供之另一種穩壓器使用PMOS電晶體做為部分的穩壓元件；例如，第1B圖顯示描繪此一PMOS穩壓器的電路圖。PMOS穩壓器並不需要如NMOS穩壓器一樣高的供應電壓於節點VDD之上，此係因為在PMOS穩壓器中之節點VGATE僅需變成至少在節點VDD之下面的臨限電壓，以維持PMOS電晶體於“導通”狀態之中；然而，PMOS穩壓器具有超過運算放大器之帶寬的高輸出阻抗，而可在當使用該穩壓器於高速暫態開關電路之中時，造成“漣波”於輸出節點上的輸出電壓之中。

例如，第1C圖顯示圖形，該圖形描繪在使用VREG節點做為電源供應器的積體電路中之一串列的高速邏輯躍遷之期間，在PMOS穩壓器的輸出節點VREG上之輸出電壓中的漣波。為了要降低輸出電壓中之該等漣波，PMOS穩壓器典型地包含耦接至輸出節點VREG的電容器。第1D圖顯示包含此一電容器(CBIG)於輸出節點VREG上之PMOS穩壓器的電路圖。不幸地，添加電容至輸出節點具有諸如需要額外的區域及產生穩定性的問題之缺點。

本發明之實施例提供一種穩壓器，該穩壓器包含驅動機構300(請參閱第3圖)，該驅動機構300係耦接至輸出節點(VREG)，其中驅動機構300係組構以提供電流至輸出節點，以於該輸出節點上維持預定的電壓；此外，該穩壓器包含升壓電路308，係耦接至該輸出節點，其中升壓電路308係組構以驅動額外的電流至輸出節點之上，以當耦接至該輸出節點之負載需要暫態開關電流於該輸出節點之上時，降低該輸出節點之電壓中的變動。注意的是，低功率之高速度輸出驅動器通常需要比驅動機構300的迴圈回應時間(亦即，用於驅動機構之回應於來自輸出節點的回授之時間)更快之大的暫態開關電流。

在一些實施例中，升壓電路308包含耦接至輸出節點的補償機構304和耦接至補償機構304的偵測機構302。在該等實施例中，偵測機構302監測輸出節點上之負載，以決定輸出節點上之負載何時將需要暫態開關電流，且該暫態開關電流係比驅動機構300的迴圈回應時間更快；當決定的是，該輸出節點上之負載將需要暫態開關電流時，則偵測機構302對補償機構304發信號以驅動額外的電流至該輸出節點之上。

在一些實施例中，補償電路304包含電流源和開關，該開關係耦接於該電流源與輸出節點之間。在該等實施例中，用於開關之控制係耦接至偵測機構302，該開關係組構以保持打開，直至偵測機構302起動該控制且閉合該開關為止；當對補償機構304發信號時，偵測機構302係組構以起動該控制且閉合該開關，藉以使來自電流源之電流被驅動至輸出節點。

在一些實施例中，該開關包含第一MOS電晶體，以及該電流源包含第二MOS電晶體。在該實施例中，偵測機構302係組構以當開關係打開時，保持第一MOS電晶體於截止操作區之中，且當該開關係閉合時，保持第一MOS電晶體於線性操作區之中；此外，該等實施例包含偏動電路，其係耦接至第二MOS電晶體之閘極，其偏動該第二MOS電晶體，使得當第一MOS電晶體係在線性操作區之中時，第二MOS電晶體提電流至輸出節點。

在一些實施例中，可將電路耦接至穩壓器的輸出節點，該電路係組構以使用該輸出節點做為該預定電壓的電源供應器。

在一些實施例中，該穩壓器包含一或更多個監測信號。各個監測信號係耦接偵測機構302與一或更多個分離的內部節點、時脈信號、同步信號、或該電路中的其他位置之間。在該實施例中，偵測機構302係組構以使用該等監測信號來決定輸出節點上之負載何時將需要比驅動機構300之迴圈回應時間更快的暫態開關電流。

在一些實施例中，耦接至輸出節點之電路包含用於以下的其中之一或更多者的輸出驅動器：(1)高清晰度媒體介面(HDMI)；(2)10G位元乙太網路(XAUI)協議；(3)串列進階技術附接(SATA)協議；(4)週邊組件介面快捷(PCIe)；或(5)通用串列匯流排(USB)電路。

在一些實施例中，驅動機構300包含耦接至PMOS電晶體的運算放大器(op-amp)。在該等實施例中，op-amp的第一輸入係耦接至參考電壓輸入且該op-amp的第二輸入係耦接至輸出節點，以及該op-amp的輸出係耦接至PMOS電晶體的閘極；且同時，該PMOS電晶體的源極係耦接至VDD信號，以及該PMOS電晶體的汲極係耦接至輸出節點。根據參考電壓輸入上的電壓與輸出節點上的電壓之間的差異，該op-amp係組構以設定PMOS電晶體的閘極電壓來提供電流至輸出節點，以於該輸出節點上維持預定的電壓。

在一些實施例中，升壓電路係組構使得被驅動至輸出節點之電流的週期時間係與發生在該電路中的輸出驅動器中之暫態開關事件的週期時間成比例。

在一些實施例中，升壓電路係組構使得被驅動至輸出節點之電流的振幅係與VREG節點電壓成比例，且標度於過程轉角之上。

本發明之實施例提供用以調整電壓之電路，該電路係藉由自驅動機構300提供電流至輸出節點(VREG)，以於該輸出節點上維持預定的電壓而起始；然後，該電路自升壓電路308驅動額外的電流至該輸出節點，以當輸出節點上之負載需要比驅動機構300之迴圈回應時間更快的暫態開關電流時，降低該輸出節點之電壓中的變動。

本發明之實施例提供電子裝置，該電子裝置包含耦接至輸出節點之至少一電路，其中該輸出節點係組構以提供該電路預定電壓之電源供應。該電子電路亦包含驅動機構300，其係耦接至該輸出節點，其中驅動機構300係組構以提供電流至輸出節點，以於該輸出節點上維持預定的電壓；此外，該電子裝置包含升壓電路308，其係耦接至該輸出節點，其中升壓電路308係組構以驅動額外的電流至該輸出節點之上，以當負載需要比驅動機構300之迴圈回應時間更快的暫態開關電流時，降低該輸出節點之電壓中的變動。

以下說明係呈現以使熟習於本項技藝之任何人士能作成及使用本發明，且就特殊應用及其要件之情況而言以提供。對於所揭示之實施例的各式各樣之修正例將立即呈明顯於熟習本項技藝之該等人士，且此處所界定之通用原理可予以應用至其他的實施例及應用，而不會背離本發明之精神及範疇。因此，本發明並未受限於所顯示之該等實施例，而是應依據與此處所揭示的原理及特徵一致之最寬廣的範疇。

電子裝置

第2圖顯示依據本發明實施例之電子裝置200。通常，電子裝置200可為包含電性電路之任何裝置；例如，電子裝置200可包含，但未受於電腦、行動電話、控制器、混合裝置(亦即，“精靈電話”)、個人數位助理(PDA)、網路裝置、玩具、電動牙刷、保全系統、電子遊戲系統、恆溫器、測量裝置、或器具。

電子裝置200包含穩壓器202及電路204。穩壓器202供應預定電壓位準的電性信號至電路204，穩壓器202在VREF節點上取得參考電壓信號以做為輸入且在VERG節點(可互換地稱為輸出節點)輸出預定位準的電壓；例如，穩壓器202可在VREG節點上輸出1.2V(伏特)。在本發明的實施例中，穩壓器202包含為了要降低輸出電壓中之漣波(亦即，輸出電壓之位準中的變動)的電路，下文將更詳細地敘述該電路。

電路204可包含使用電壓調整之輸入信號的電路及/或分立的組件；例如，電路204可包含，但未受限於諸如處理器之積體電路晶片、應用特定之積體電路(ASIC)、及其他電路。在本發明的一些實施例中，電路204係用於諸如高清晰度媒體介面(HDMI)、10G位元乙太網(XAUI)、串列進階技術附接(SATA)、週邊組件介面快捷(PCIe)；通用串列匯流排(USB)、或其他協議之協議的高速通訊電路之低壓輸出驅動器。在本發明之一些實施例中，電路204係使用來自穩壓器202之信號的積體電路，而該穩壓器202則當作預定電壓的電源供應器。

在本發明的一些實施例中，穩壓器202係使用本項技藝中所熟知之技術以製造於積體電路晶片上。在一些實施例中，穩壓器202包含一或更多個分立的電路元件。

雖然第2圖顯示其中在該處將穩壓器202自電路204分離之本發明的實施例，但在選擇性的實施例中，一或更多個分離的穩壓器202係包含於電路204之中；此外，可將電路204及穩壓器202結合成為單一的積體晶片(例如，在微處理器、ASIC之上，或在“系統在晶片上”之上)。

穩壓器

第3圖顯示依據本發明之一些實施例的穩壓器202之方塊圖。如第3圖中所描繪地，穩壓器202包含驅動機構300及升壓電路308，其中升壓電路308包含偵測機構302及補償機構304。

在本發明的實施例中，驅動機構300維持預定的電壓於穩壓器的輸出節點VREG之上；例如，驅動機構300可維持1.2V、1.0V、或另一電壓於VREG節點之上。在該等實施例中，驅動機構300提供電流至VREG節點(亦即，自VREG提取電流之電路元件)，以確保預定電壓位準維持於該VREG節點之上。

在本發明之一些實施例中，驅動機構300取該VREF節點做為輸入；根據VREG節點與VREF節點上之電壓間的差異，驅動機構300可輸出更多的電流以於VREG節點上維持電壓位準。在該等實施例中，VREG節點上之電壓可為1.0V、1.2V、或另一電壓。

在本發明之一些實施例中，補償機構304驅動額外的電流至VREG節點之上，以便防止VREG節點上之電壓落在預定電壓的下面；更特定地，如上文所敘述地，VREG節點可用作電路204的電源供應節點。在諸如當信號邏輯地躍遷於電路204中之加載的週期期間，比起可由驅動機構300所立即發源地，電路204會需要更多的暫態開關電流來自VREG節點；因此，VREG節點會由於驅動機構300之緩慢的迴圈回應時間而無任何援助地落在預定電壓的下面。為了要降低VREG節點上的電壓中之此一降落(且藉以降低穩壓器202的輸出中之漣波)，補償機構304提供額外的“升壓”電流至VREG節點之內，以供應此需求。

在本發明的一些實施例中，偵測機構302監測電路204，以決定VREG節點之電壓中的變動何時將發生；當偵測出VREG節點之電壓中之即將到來的變動時，偵測機構302對補償機構304發信號，以驅動更多的電流至VREG節點之上。

在本發明的一些實施例中，偵測機構302取監測信號為輸入，且輸出調整信號至補償機構304。在該等實施例中，可將監測信號耦接至電路204之內的節點；例如，該節點可為電路204中之高驅動強度的輸出驅動器之內的中間節點，其可提供當輸出驅動器中的剩餘裝置將躍遷時之指示(且顯示VREG節點上之大的暫態負載)。當電壓改變發生於節點之上時，偵測機構302可對補償機構304發信號，以驅動額外的電流至VREG節點之上，而協助在該VREG節點上維持預定的電壓。選擇性地，可將監測信號耦接至時脈、同步信號、或可使用來決定負載何時將在VREG節點上發生的另一信號。

在本發明的一些實施例中，監測信號包含二或更多條信號線，該等信號線係耦接至電路204中之分離的內部節點。在該等實施例中，偵測機構302監測電路204中之二或更多個內部節點的邏輯狀態、電壓、電流、關聯的電壓/電流、或其他的狀態指示器，且可根據內部節點的狀態來對補償機構304發信號，以驅動額外的電流至VREG節點之上。

升壓電路

第4圖顯示電路圖，其描繪依據本發明實施例的穩壓器202。例如可在第4圖中觀察到的是，穩壓器202係PMOS穩壓器(亦即，驅動機構300包含PMOS電晶體，該PMOS電晶體係使用以維持VREG節點上的電壓)。

記得的是，PMOS穩壓器具有高輸出阻抗於高頻處，而可引起“漣波”於輸出電壓中(請參閱第1B及1C圖)；因此，現有的PMOS穩壓器需要大的電容以使VREG節點穩定，但會引入其他的問題(請參閱第1D圖)。相對地，在本發明的實施例中，升壓電路308提供額外的暫態電流至VREG節點，以防止VREG節點由於大的暫態開關電流(例如，來自電路204)而落在預定電壓的下面；因此，與現有的PMOS穩壓器相較地，可有效地降低VREG節點上之任何額外的電容器之尺寸。例如，在本發明之一些實施例中，額外的電容可比現有之PMOS穩壓器中所使用的電容更小10或更多倍；因而，穩壓器202消耗更小的面積和功率，且更加穩定。(注意的是，在本發明實施例中之PMOS穩壓器202能在當VDD節點上的電壓係1.8V及1.8V以下時產生穩定的供應電壓，以供電壓模式之發射器用。若無穩定的供應電壓時，選擇性的發射器實施例係電流模式/高功率發射器，其將消耗四倍之電壓模式發射器的電流)

第4圖中所示的監測信號可包含一或更多個分離的信號，該等信號係由升壓電路308所使用，以決定額外的電流應在何時被驅動至VREG節點之上。例如，如上述地，升壓電路308可監測電路204中之內部節點上的邏輯狀態躍遷、電壓、或電流；選擇性地，升壓電路308可監測VREG節點本身或另一信號(例如，電路204之內的時脈或同步信號)。

第5圖顯示圖形，其描繪在使用VREG節點做為電源供應器的積體電路204中，當獲得一串列之高速邏輯躍遷時之穩壓器202的輸出電壓中之降低的漣波。如第5圖中所示，升壓電路308隨著電路204之輸出中的各個躍遷(亦即，在TXM及TXP信號中之躍遷)而提供暫時的電流至VREG節點；此電流使穩壓器202能在該等躍遷之期間，提供充分的電流至TXM及TXP信號之大的驅動器，以避免該VREG節點上之電壓中的漣波。注意的是，該等暫時的電流之期間(亦即，脈波寬度)和振幅係“自行跟踪”；例如，該振幅可由諸如自行跟踪機構704(請參閱第7圖)之偏動電路所控制，而該期間則由偵測機構302所控制。

注意的是，可將驅動機構300的“迴圈回應時間”界定為VREG節點上之負載上的增加與當驅動機構300提供充分的電流至VREG節點以保持VREG節點上之電壓降落在預定電壓值的下面之間的時間。

在第5圖中亦顯示不具有升壓電路308的VREG電壓(使用點線)，以供比較之用。當不具有升壓電路308時，因為驅動機構300之迴圈回應時間太慢，所以驅動機構300無法跟踪瞬時的壓降；因此，驅動機構300(不具有升壓電路308)之緩慢的迴圈回應時間會產生更大的漣波於VREG節點上的電壓之中，及更高的資料相依之抖動於連接至該VREG節點的電路之上。

第6圖顯示依據本發明的一些實施例之升壓電路308的擴展電路圖。在該等實施例中，補償機構304係電流源，而偵測機構302係邏輯閘，INP及OUTP信號可自升壓電路308觸發額外的電流至VREG節點，以降低穩壓器202的輸出中之漣波。

更特定地，假定INP及OUTP信號初始地開始於邏輯“0”之狀態中，且在耦接至該INP及OUT信號的節點之間具有偶數個反相，當“0”─“1”躍遷發生於INP時，則XOR閘的輸出會躍遷至邏輯“1”，而閉合開關且提供電流源至VREG節點之路徑；一些反相器在後地延遲，OUTP節點自“0”躍遷至“1”，而打開該開關且終止額外的電流；相似的順序會發生於當INP及OUTP自“1”躍遷回到“0”時(亦即，在TXM/TXP中之上升及下降躍遷二者會使電流被驅動至VREG節點之上)。注意的是，將電流驅動至VREG節點上之期間係與發生在輸出驅動器中的暫態開關事件之期間成比例；更特定地，將升壓電流驅動至VREG節點之期間係與透過輸出驅動器電路204之延遲成比例。此自行跟踪機構提供了將電流驅動至VREG節點上之準確的期間。

第7圖顯示電路圖，其描繪依據本發明一些實施例的升壓電路308之電晶體層次的視圖；更特定地，第7圖顯示在依據本發明實施例的升壓電路308中之耦接至PMOS開關的代表性電流源之詳細視圖。代表性的電流源包含耦接至偏動電路(其提供偏壓VBIAS)的PMOS電晶體700，此一電流源的功能係熟知於本項技藝中，且因此，不再予以詳述。注意的是，在VBIAS節點上之電壓係界定使得被驅動至VREG節點上的升壓電流將標度於製程變異及VREG節點電壓之上，此“自行跟踪”機構704確保的是，將被驅動至VREG節點之上的偏壓電流係在準確的位準(振幅)。PMOS電晶體702作用成為當提供升壓電流於輸出節點VREG之上時之耦接PMOS電晶體700至輸出節點VREG的開關。

如第7圖中所示，升壓電路308包含耦接至INP及OUTP之XOR閘(與第6圖中所示的XOR閘相似)。注意的是，OUTP係在被輸入至第7圖中的XOR閘內之前被反相。在此實例中，由於INP及OUTP間之邏輯關係(例如，奇數的反相)，所以將此信號顯示成為反相；然而，在本發明之選擇性的實施例中，並不一定要將OUTP信號反相。

調整電壓

第8圖顯示流程圖，其描繪依據本發明實施例之用以調整電壓的方法。該方法係以穩壓器202中之驅動機構300維持預定的電壓於輸出節點上而開始(步驟800)；更特定地，穩壓器202在耦接至電路204的電源供應器之VREG輸出節點上維持預定的電壓。在本發明之一些實施例中，該預定電壓可在0與供應電壓之間。

當維持預定電壓於VREG節點之上時，在穩壓器202中之偵測機構302會監測電路204及/或穩壓器202中之一或更多個值，以決定電源供應器上的負載是否將造成VREG節點上的電壓落在預定電壓的下面(步驟802)。例如，該偵測機構302可監測電路204中之一或更多個內部節點上的邏輯狀態、狀態躍遷、或電壓或電流，以決定該電路204中之一或更多個節點的躍遷何時將造成暫態負載且因而導致VREG節點上之電壓中的變動；選擇性地，偵測機構302可監測時脈，致能信號，或可使用以決定VREG節點上之電壓中的變動將發生之另一信號。若VREG節點上的電壓將不落在預定電壓的下面時，則穩壓器202返回至步驟800，以於輸出節點上維持預定的電壓。

若偵測機構302決定的是，變動將發生於VREG節點之上時，偵測機構302對補償機構304發信號，以驅動額外的電流至VREG節點(步驟804)。在本發明的一些實施例中，補償機構304驅動額外的電流至VREG節點之內，直至偵測機構302對補償機構304發出停止驅動該電流之信號為止。例如，如第6圖中所描繪地，偵測機構302可為將開關閉合之邏輯閘，以使電流自電流源被驅動至VREG節點。在選擇性的實施例中，補償機構304可為自動時序電路，其可在接收到來自偵測機構302的致能信號之後，將電流驅動至VREG節點之內一預定的時間；然後，穩壓器202返回至步驟800以於輸出節點上維持預定的電壓。

藉由將額外的電流驅動至VREG節點之內，本發明之實施例可降低穩壓器202之輸出上的漣波；因此，該等實施例可使用PMOS電晶體來調整VREG節點上的電壓，而無需在現有系統中所需的額外電容。

本發明實施例之上述說明僅針對描繪性及敘述性之目的而呈現，它們並未意圖使本發明毫無遺漏於或受限於所揭示之形式。因此，許多修正例及變化例將呈明顯於熟習本項技藝之從業者；此外，上文之揭示並不打算限制本發明，本發明之範疇應由附錄的申請專利範圍來加以界定。

200．．．電子裝置

202．．．穩壓器

204．．．電路

300．．．驅動機構

302．．．偵測機構

304．．．補償機構

308．．．升壓電路

704．．．自動跟踪機構

700、702．．．PMOS電晶體

800、802、804．．．步驟

第1A圖顯示NMOS穩壓器的電路圖；

第1B圖顯示PMOS穩壓器的電路圖；

第1C圖顯示圖形，該圖形描繪在使用VREG節點做為電源供應器的積體電路中之一串列的高速邏輯躍遷之期間，在PMOS穩壓器的輸出電壓中之漣波；

第1D圖顯示包含電容器於輸出節點上之PMOS穩壓器的電路圖；

第2圖顯示依據本發明實施例之電子裝置；

第3圖顯示依據本發明一些實施例之穩壓器的方塊圖；

第4圖顯示電路圖，其描繪依據本發明之穩壓器；

第5圖顯示圖形，該圖形描繪在使用VREG節點做為電源供應器的積體電路中之一串列的高速邏輯躍遷之期間，在穩壓器的輸出電壓中之降低的漣波；

第6圖顯示依據本發明一些實施例之升壓電路的擴展電路圖；

第7圖顯示電路圖，其描繪依據本發明一些實施例之升壓電路的電晶體層次之視圖；以及

第8圖顯示流程圖，其描繪依據本發明實施例之用以調整電壓的方法。

202．．．穩壓器

204．．．電路

300．．．驅動機構

308．．．升壓電路

Claims (25)

1. 一種用以調整電壓之設備，包含：一驅動機構，係耦接至一輸出節點，其中該驅動機構係組構以提供電流至該輸出節點，以於該輸出節點上維持預定電壓；以及一升壓電路，係耦接至該輸出節點，其中該升壓電路係組構以驅動額外的電流至該輸出節點之上，以當耦接至該輸出節點之一負載需要暫態開關電流於該輸出節點上，而該暫態開關電流必須比該驅動機構的迴圈回應時間更快地被提供時，降低該輸出節點之電壓中的變動，其中該升壓電路係耦接至於該負載內的一內部節點，以決定何時該內部節點上的暫態開關電流會造成該輸出節點上的該電壓落在該預定電壓的下面，並且其中該內部節點不同於該輸出節點。
2. 如申請專利範圍第1項之設備，其中該升壓電路包含：一補償機構，係耦接至該輸出節點；以及一偵測機構，係耦接至該補償機構；其中該偵測機構監測該輸出節點上之該負載以決定該輸出節點上之該負載何時將需要該暫態開關電流，且對該補償機構發信號以驅動該額外的電流至該輸出節點之上。
3. 如申請專利範圍第2項之設備，其中該補償機構包含：一電流源；以及 一開關，係耦接於該電流源與該輸出節點之間；其中該開關係耦接至該偵測機構，且其中該開關係組構以保持打開，直至該偵測機構閉合該開關為止；以及其中當對該補償機構發信號時，該偵測機構係組構以閉合該開關，而使電流自該電流源被驅動至該輸出節點。
4. 如申請專利範圍第3項之設備，其中該開關包含一第一MOS電晶體，以及該電流源包含一第二MOS電晶體；其中該偵測機構係組構以當該開關係打開時保持該第一MOS電晶體於一截止操作區之中，且當該開關係閉合時保持該第一MOS電晶體於一線性操作區之中；以及其中該第二MOS電晶體係耦接至一偏動電路，其偏動該第二MOS電晶體，使得當該第一MOS電晶體係在該線性操作區之中時，該第二MOS電晶體提供電流至該輸出節點。
5. 如申請專利範圍第2項之設備，進一步包含：耦接至該輸出節點之一電路，其中該電路係組構以使用該輸出節點做為該預定電壓之一電源供應器，藉以設置一負載於該輸出節點之上。
6. 如申請專利範圍第5項之設備，進一步包含：一或更多個監測信號，其中各個監測信號係耦接於該偵測機構與一或更多個分離的內部節點、時脈信號、同步信號、或該電路中的其他位置之間；以及 其中該偵測機構係組構以使用該等監測信號來決定該輸出節點上之該負載何時將需要該暫態開關電流。
7. 如申請專利範圍第5項之設備，其中耦合至該輸出節點之該電路包含以下的其中之一或更多者：高清晰度媒體介面(HDMI)；10G位元乙太網路(XAUI)協議；串列進階技術附接(SATA)協議；週邊組件介面快捷(PCIe)；或通用串列匯流排(USB)電路。
8. 如申請專利範圍第5項之設備，其中該升壓電路係組構使得被驅動至該輸出節點之電流的期間係與發生在該電路中的一輸出驅動器中之暫態開關事件的期間成比例。
9. 如申請專利範圍第1項之設備，其中該升壓電路係組構使得被驅動至該輸出節點之電流的振幅係與VREG節點電壓和在製程變異上之標度成比例。
10. 一種用以調整電壓之方法，包含：由一驅動機構來提供電流至一輸出節點，以於該輸出節點上維持預定電壓；以及由一升壓電路來驅動額外的電流至該輸出節點，以當耦接至該輸出節點之一負載需要暫態開關電流於該輸出節點上，而該暫態開關電流必須比該驅動機構的迴圈時間更快地被提供時，降低該輸出節點之電壓中的變動，其中該升壓電路係耦接至於該負載內的一內部節點，以決定何時 該內部節點上的暫態開關電流會造成該輸出節點上的該電壓落在該預定電壓的下面，並且其中該內部節點不同於該輸出節點。
11. 如申請專利範圍第10項之方法，其中由該升壓電路來驅動該額外的電流包含：使用該升壓電路中之一偵測機構來監測該輸出節點上之該負載，以決定該輸出節點上之該負載何時將需要該暫態開關電流；以及當該負載需要該暫態開關電流於該輸出節點之上時，對該升壓電路中之一補償機構發信號，以驅動該額外的電流至該輸出節點之上。
12. 如申請專利範圍第11項之方法，其中該補償機構包含一電流源及一開關，該開關係耦接於該電流源與該輸出節點之間，其中用於該開關之控制係耦接至該偵測機構，其中該方法進一包含：保持該開關打開，直至來自該偵測機構之信號激活該控制以閉合該開關為止；以及當對該補償機構發信號時，使用該偵測機構來激活該控制以閉合該開關，而使電流自該電流源被驅動至該輸出節點。
13. 如申請專利範圍第12項之方法，其中該開關包含一第一MOS電晶體，以及該電流源包含一第二MOS電晶體，其中該第二MOS電晶體之一閘極連接係耦接至一偏動電路，且其中該方法進一步包含： 當該開關係打開時保持該第一MOS電晶體於一截止操作區之中，且當該開關係閉合時保持該第一MOS電晶體於一線性操作區之中；以及使用該偏動電路以偏動該第二MOS電晶體，使得當該第一MOS電晶體係在該線性操作區之中時，該第二MOS電晶體提供電流至該輸出節點。
14. 如申請專利範圍第10項之方法，其中一電路耦接至該輸出節點，其中該電路係組構以使用該輸出節點做為該預定電壓之一電源供應器，且一或更多個監測信號係耦接於該偵測機構與一或更多個分離的內部節點、時序信號、同步信號、或該電路中的其他位置之間，以及其中該方法進一步包含：使用該等監測信號以決定該負載何時需要該暫態開關電流於該輸出節點之上。
15. 如申請專利範圍第14項之方法，其中耦接至該輸出節點之該電路包含以下的其中之一或更多者：高清晰度媒體介面(HDMI)；10G位元乙太網路(XAUI)協議；串列進階技術附接(SATA)協議；週邊組件介面快捷(PCIe)；或通用串列匯流排(USB)電路。
16. 如申請專利範圍第14項之方法，其中被驅動至該輸出節點之額外的電流之期間係與發生在耦接至該輸出節點之該電路中的一輸出驅動器中之暫態開關事件的期間 成比例。
17. 如申請專利範圍第10項之方法，其中被驅動至該輸出節點之額外的電流之振幅係與VREG節點電壓和在製程變異上之標度成比例。
18. 一種電子裝置，包含：一或更多個電路，係耦接至一輸出節點，其中該輸出節點係組構以提供預定電壓之功率以供該等電路之用；一驅動機構，係耦接至該輸出節點，其中該驅動機構係組構以提供電流至該輸出節點，以於該輸出節點上維持該預定電壓；以及一升壓電路，係耦接至該輸出節點，其中該升壓電路係組構以驅動額外的電流至該輸出節點之上，以當該等電路需要暫態開關電流於該輸出節點上，而該暫態開關電流必須比該驅動機構的迴圈回應時間更快地被提供時，降低該輸出節點之電壓中的變動，其中該升壓電路係耦接至於該負載內的一內部節點，以決定何時該內部節點上的暫態開關電流會造成該輸出節點上的該電壓落在該預定電壓的下面，並且其中該內部節點不同於該輸出節點。
19. 如申請專利範圍第18項之電子裝置，其中該升壓電路包含：一補償機構，係耦接至該輸出節點；以及一偵測機構，係耦接至該補償機構；其中該偵測機構監測該輸出節點上之負載以決定該輸出節點上之該負載何時將需要該暫態開關電流，且對該補 償機構發信號以驅動該額外的電流至該輸出節點之上。
20. 如申請專利範圍第19項之電子裝置，其中該補償機構包含：一電流源；以及一開關，係耦接於該電流源與該輸出節點之間；其中該開關係耦接至該偵測機構，且其中該開關係組構以保持打開，直至該偵測機構閉合該開關為止；以及其中當對該補償機構發信號時，該偵測機構係組構以閉合該開關，而使電流自該電流源被驅動至該輸出節點。
21. 如申請專利範圍第20項之電子裝置，其中該開關包含一第一MOS電晶體，以及該電流源包含一第二MOS電晶體；其中該偵測機構係組構以當該開關係打開時保持該第一MOS電晶體於一截止操作區之中，且當該開關係閉合時保持該第一MOS電晶體於一線性操作區之中；以及其中該第二MOS電晶體係耦接至一偏動電路，其偏動該第二MOS電晶體，使得當該第一MOS電晶體係在該線性操作區之中時，該第二MOS電晶體提供電流至該輸出節點。
22. 如申請專利範圍第18項之電子裝置，進一步包含：一或更多個監測信號，其中各個監測信號係耦接於該偵測機構與一或更多個分離的內部節點、時脈信號、同步信號、或該電路中的其 他位置之間；以及其中該偵測機構係組構以使用該等監測信號來決定該輸出節點上之該負載何時將需要該暫態開關電流。
23. 如申請專利範圍第18項之電子裝置，其中耦合至該輸出節點之該電路包含以下的其中之一或更多者：高清晰度媒體介面(HDMI)；10G位元乙太網路(XAUI)協議；串列進階技術附接(SATA)協議；週邊組件介面快捷(PCIe)；或通用串列匯流排(USB)電路。
24. 如申請專利範圍第18項之電子裝置，其中該升壓電路係組構使得被驅動至該輸出節點之電流的期間係與發生在該電路中的一輸出驅動器中之暫態開關事件的期間成比例。
25. 如申請專利範圍第18項之電子裝置，其中該升壓電路係組構使得被驅動至該輸出節點之電流的振幅係與VREG節點電壓和在製程變異上之標度成比例。