TWI486739B - 訊號產生電路 - Google Patents

Description

訊號產生電路

本發明係關於一種低壓降穩壓器，尤指一種可以有效地提高低壓降穩壓器的啟動速度的電路。

低壓降穩壓器(Low Drop-out Regulator)是一種習知簡易的直流轉直流(DC to DC)的電壓穩壓器。如果沒有讓低壓降穩壓器於啟動時先進入一緩啟動(soft start)狀態就直接進入一正常狀態，則低壓降穩壓器於電源啟動時便會產生一高額的衝擊電流(Inrush current)。此衝擊電流可能會造成提供給該低壓降穩壓器的電源來不及反應而產生一電源端的壓降，如此便可能影響到耦接於該電源的其他電路。因此，當啟動該低壓降穩壓器時一般需要先進入所謂的緩啟動(soft start)狀態，以降低或是消除不必要的過衝電流。此外，由於緩啟動機制的加入，因此該低壓降穩壓器的啟動時間就會受到影響。進一步來說，該低壓降穩壓器的緩啟動操作主要是由一緩啟動電路來控制。該緩啟動電路會於緩啟動的階段控制該低壓降穩壓器的主要電流，進而控制該低壓降穩壓器的過衝電流。一般而言，若要減小該低壓降穩壓器在啟動時的過衝電流的話，該低壓降穩壓器的啟動電流就要減少，但是這樣做就會延長該低壓降穩壓器的啟動時間，反之亦然。換句話說，在傳統的做法中，一低壓降穩壓器的靜態電流限制會決定該低壓降穩壓器的啟動電流大小，因此該低壓降穩壓器的靜態功率消耗與啟動時間常常會係互相鉗制的問題。因此，要如 何在不增加一低壓降穩壓器的靜態功率消耗的前提下有效地提高該低壓降穩壓器的啟動速度已成為此領域具有通常知識者所亟需解決的問題。

因此，本發明之一目的在於提供一種可以有效地提高一低壓降穩壓器的啟動速度的電路。

依據本發明之一第一實施例，其係提供一種訊號產生電路。該訊號產生電路包含有一第一訊號放大電路、一緩啟動電路、一電流控制電路以及一傳輸電晶體。該第一訊號放大電路用來依據一第一供應電流、一參考訊號與該訊號產生電路的一輸出訊號來產生一第一放大訊號。該緩啟動電路用來依據一緩啟動訊號來產生一控制訊號。該電流控制電路用來依據該緩啟動訊號來產生該第一供應電流。該傳輸電晶體用來依據一誤差放大訊號與該控制訊號來產生該輸出訊號，其中該誤差放大訊號得自於該第一放大訊號。

依據本發明之一第二實施例，其係提供一種訊號產生電路。該訊號產生電路包含有一第一訊號放大電路、一第二訊號放大電路、一緩啟動電路、一電流控制電路、一傳輸電晶體以及一補償電路。該第一訊號放大電路用來依據一第一供應電流、一參考訊號與該訊號產生電路的一輸出訊號來產生一第一放大訊號。該第二訊號放大電路用來依據一第二供應電流與該第一放大訊號來產生一第二放大訊號。該緩啟動電路用來依據一緩啟動訊號來產生一控制訊號。該電流控制電路用來依據一致能訊號產生該第一供應電流與該第二供應 電流。該傳輸電晶體用來依據該第二放大訊號與該控制訊號來產生該輸出訊號。該補償電路耦接於該第二訊號放大電路的一輸入端與該第二訊號放大電路的一輸出端之間，其中當該致能訊號致能(Enable)該電流控制電路時，該控制訊號於一預定時段中具有一第一邏輯準位，當該預定時段結束時，該控制訊號具有不同於該第一邏輯準位之一第二邏輯準位，而該補償電路係用來於該預定時段內提供一第一阻抗值，並於該預定時段結束時提供一第二阻抗值，該第一阻抗值係不同於該第二阻抗值。

本發明的訊號產生電路係在啟動後的緩啟動時間內增加訊號產生電路的頻寬以加速訊號產生電路進入鎖相的狀態，同時在緩啟動時間內控制傳輸電晶體的控制電壓壓抑其過衝電流。如此一來，本發明的訊號產生電路在啟動後會較快進入穩定鎖相的狀態，同時又可以兼顧到過衝電流的控制。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第 一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1圖。第1圖所示係依據本發明一種訊號產生電路100之第一實施例示意圖。訊號產生電路100包含有訊號放大電路102、緩啟動電路103、電流控制電路104以及傳輸電晶體105。訊號放大電路102係用來依據供應電流Ia、參考訊號Vref與訊號產生電路100的輸出訊號Vout來產生放大訊號Va。緩啟動電路103係用來依據緩啟動訊號Ss來產生控制訊號Vc。電流控制電路104係用來依據緩啟動訊號Ss來產生供應電流Ia。傳輸電晶體105係用來依據誤差放大訊號與控制訊號Vc來產生輸出訊號Vout，其中誤差放大訊號得自於放大訊號Va。此外，在此實施例中，電流控制電路104另受控於致能訊號EN。當致能訊號EN致能(Enable)電流控制電路104時，緩啟動訊號Ss控制電流控制電路104來於預定時段Ta中產生第一預定供應電流I1給訊號放大電路102，當預定時段Ta結束時，緩啟動訊號Ss另控制電流控制電路104來產生第二預定供應電流I2給第一訊號放大電路102，其中第一預定供應電流I1係不同於第二預定供應電流I2。另一方面，如第1圖所示，致能訊號EN另用來控制訊號放大電路102以及傳輸電晶體105的致能與否。當致能訊號EN致能電流控制電路104時，其亦會同時致能訊號放大電路102以及傳輸電晶體105以啟動訊號產生電路100，反之亦然。此外，本實施例訊號產生電路100會另包含有分壓電路106，其中輸出訊號Vout係經由分壓電路106來產生迴授訊號Vf至訊號放大電路102。

進一步而言，本實施例的訊號產生電路100可以用來實作低壓降穩壓器(Low Drop-out Regulator)，其輸出電壓可為輸出訊號Vout。電流控制電路104會接收參考電流Iref，並依據致能訊號EN與緩啟動訊號Ss來輸出供應電流Ia、Ib，其中供應電流Ia係提供給訊號放大電路102，而供應電流Ib係提供給緩啟動電路103。訊號放大電路102可以是誤差放大器，其具有負輸入端(-)用來接收參考訊號Vref、正輸入端(+)用來接收迴授訊號Vf以及輸出端用來輸出放大訊號Va。訊號放大電路102的輸出端另耦接於緩啟動電路103產生控制訊號Vc的輸出端。傳輸電晶體105可為P型場效功率電晶體，其控制端耦接於訊號放大電路102的輸出端以及第一連接端耦接於電源電壓Vdd。分壓電路106包含有第一電阻R1與第二電阻R2，第一電阻R1與第二電阻R2係串接於P型場效電晶體的第二連接端(即輸出端No)與接地電壓Vgnd之間，而迴授訊號Vf係從第一電阻R1與第二電阻R2之間的連接端迴授至訊號放大電路102的負輸入端。此外，當訊號產生電路100在操作時，其耦接至下一級的電路，而下一級的電路的負載可以用外部電容Coff來表示，其係耦接於輸出端No與接地電壓Vgnd之間，如第1圖所示。

請參考第2圖。第2圖所示係依據本發明一種電流控制電路104之一實施例示意圖。電流控制電路104包含有邏輯電路1042以及開關電路1043。邏輯電路1042係用來接收緩啟動訊號Ss與致能訊號EN以產生第一開關控制訊號S1與第二開關控制訊號S2。開關電路1043耦接於電流源1044與訊號放大電路102之間，用來依據第一開關控制訊號S1與第二開關控制訊號S2來將電流源1044所產生 的第一電流I11與第二電流I12傳導至訊號放大電路102，並於預定時段Ta結束時，停止將第二電流I12傳導至訊號放大電路102。

邏輯電路1042包含有第一反相器1042a、第二反相器1042b、反或(NOR)閘1042c以及第二反相器1042d。第一反相器1042a用來將致能訊號EN進行反相操作以產生第一邏輯訊號L1。第二反相器1042b用來將第一邏輯訊號L1進行反相操作以產生第二邏輯訊號L2，其中第一邏輯訊號L1與第二邏輯訊號L2構成第一開關控制訊號S1。反或閘1042c用來將緩啟動訊號Ss與第一邏輯訊號L1進行反或操作以產生第三邏輯訊號L3。第三反相器1042d用來將第三邏輯訊號L3進行反相操作以產生第四邏輯訊號L4，其中第三邏輯訊號L3與第四邏輯訊號L4構成第二開關控制訊號S2。

此外，開關電路1043包含有第一開關1043a以及第二開關1043b。第一開關1043a耦接於電流源1044與訊號放大電路102之間，用來依據第一開關控制訊號S1來將第一電流I11傳導至訊號放大電路102。第二開關1043b耦接於電流源1044與訊號放大電路102之間，用來依據第二開關控制訊號S2於預定時段Ta內將第二電流I12傳導至訊號放大電路102，並於預定時段Ta結束時，停止將第二電流I12傳導至訊號放大電路102。在本實施例中，第一開關1043a係由P型場效電晶體並聯於N型場效電晶體所構成，其中第一邏輯訊號L1與第二邏輯訊號L2係分別耦接於P型場效電晶體與N型場效電晶體的閘極端。第二開關1043b亦係由P型場效電晶體並聯於N型場效電晶體所構成，其中第三邏輯訊號L3與第四邏輯訊號L4係分別耦接於N型場效電晶體與P型場效電晶體的閘極端，如第2 圖所示。為了方便說明，在第2圖中的訊號放大電路102僅簡單地以差動電晶體對來表示，然其並不作為本發明之限制所在。

請參考第3圖。第3圖所示係本發明訊號產生電路100的致能訊號EN與緩啟動訊號Ss的操作時序圖。當致能訊號EN於時間點T1要開始致能訊號放大電路102、電流控制電路104以及傳輸電晶體105時，致能訊號EN的邏輯準位會從一低邏輯準位切換至高邏輯準位，而緩啟動訊號Ss的邏輯準位仍會維持於低邏輯準位。因此，第一邏輯訊號L1與第二邏輯訊號L2會分別開啟第一開關1043a的P型場效電晶體與N型場效電晶體以將第一電流I11傳導至訊號放大電路102。與此同時，第三邏輯訊號L3與第四邏輯訊號L4亦會分別開啟第二開關1043b的N型場效電晶體與P型場效電晶體，以將第二電流I12傳導至訊號放大電路102。如此一來，當訊號產生電路100啟動後的預定時段Ta內(即所謂的緩啟動時間)，訊號放大電路102就會以第一電流I11與第二電流I12的總合電流(即第一預定供應電流I1)來操作。另一方面，若傳輸電晶體105為P型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss的低邏輯準位會控制緩啟動電路103，而將傳輸電晶體105的控制端的電位提升一預定的電壓準位，以減少流經P型場效功率電晶體的最大電流。反之，若傳輸電晶體105為N型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss的低邏輯準位會控制緩啟動電路103，而將傳輸電晶體105的控制端的電位降低一預定的電壓準位，以減少流經N型場效功率電晶體的最大電流。

接著，當緩啟動訊號Ss的邏輯準位於時間點T2從低邏輯準位 切換至高邏輯準位時，第一邏輯訊號L1與第二邏輯訊號L2仍會分別開啟第一開關1043a的P型場效電晶體與N型場效電晶體，以將第一電流I11繼續傳導至訊號放大電路102，而第三邏輯訊號L3與第四邏輯訊號L4則會分別開啟第二開關1043b的N型場效電晶體與P型場效電晶體，以停止將第二電流I12傳導至訊號放大電路102。因此，當訊號產生電路100啟動後，並經過預定時段Ta後，訊號放大電路102只會以第一電流I11(即第二預定供應電流I2)來操作。另一方面，於時間點T2時，緩啟動訊號Ss的高邏輯準位會控制緩啟動電路103以停止控制傳輸電晶體105的控制端，使得傳輸電晶體105可以依靠訊號放大電路102所產生的放大訊號Va來產生輸出訊號Vout。

換句話說，在訊號產生電路100啟動後的預定時段Ta內，訊號放大電路102會以比較大的第一預定供應電流I1來運作，當預定時段Ta結束時，訊號放大電路102才恢復利用比較小的第二預定供應電流I2來運作。因此，第二預定供應電流I2(即第一電流I11)亦可以看成是訊號放大電路102的靜態直流電流。另一方面，在此實施例的緩啟動階段中(即在預定時段Ta內)，傳輸電晶體105的最大穩定輸出電流僅是由緩啟動電路103的控制訊號Vc來決定，而訊號放大電路102的操作電流(即供應電流Ia)僅是由電流控制電路104來決定。換句話說，經由適當地設計，在訊號產生電路100的緩啟動階段中，訊號放大電路102的放大訊號Va並不會影響傳輸電晶體105的最大穩定輸出電流Io。

從上述關於訊號產生電路100的操作描述可以得知，當訊號產 生電路100在啟動後的預定時段Ta內，訊號放大電路102的供應電流會比在正常操作時(即時間點T2之後)的供應電流來得大，而所能流經傳輸電晶體105的電流Io的最大值又比在正常操作時所能流經的電流最大值來得小，因此訊號放大電路102在預定時段Ta內會有較快的響應速度，亦即較寬的頻寬(Bandwidth)，同時傳輸電晶體105又可以壓抑其過衝電流(Overshoot Current)。換句話說，本實施例的訊號產生電路100在啟動後會具有較快的建立時間，亦即較快進入穩定鎖相的狀態，同時又可以兼顧到過衝電流的控制。本實施例所述的過衝電流是指當訊號產生電路100在啟動時(即時間點T1)從電源電壓Vdd流至輸出端No的電流。另一方面，當訊號產生電路100處於正常操作時(即時間點T2之後)，訊號放大電路102的靜態直流電流又可以恢復為比較小的第二預定供應電流I2，因此本實施例的訊號產生電路100另具有低功耗的特點。

請參考第4圖。第4圖所示係依據本發明一種訊號產生電路200之一第二實施例示意圖。訊號產生電路200包含有第一訊號放大電路202、第二訊號放大電路203、緩啟動電路204、電流控制電路205、傳輸電晶體206以及分壓電路207。第一訊號放大電路202係用來依據第一供應電流Ia’、參考訊號Vref’與訊號產生電路200的輸出訊號Vout’來產生第一放大訊號Va1’。第二訊號放大電路203耦接於第一訊號放大電路202與傳輸電晶體206之間，用來依據第二供應電流Ib’與第一放大訊號Va1’來產生第二放大訊號Va2’，以供作為參考訊號Vref’與迴授訊號Vf’之間的誤差放大訊號。緩啟動電路204係用來依據緩啟動訊號Ss’來產生控制訊號Vc’。電流控制 電路205係用來依據緩啟動訊號Ss’來產生第一供應電流Ia’與第二供應電流Ib’。傳輸電晶體206係用來依據上述的誤差放大訊號(即第二放大訊號Va2’)與控制訊號Vc’來產生輸出訊號Vout’。此外，在此實施例中，電流控制電路205另受控於致能訊號EN’，當致能訊號EN’致能(Enable)電流控制電路205時，緩啟動訊號Ss’控制電流控制電路205於預定時段Ta’中產生第一預定供應電流I1’與第二預定供應電流I2’分別給第一訊號放大電路202與第二訊號放大電路203，當預定時段Ta’結束時，緩啟動訊號Ss’另控制電流控制電路205產生第三預定供應電流I3’與第四預定供應電流I4’分別給第一訊號放大電路202與第二訊號放大電路203，其中第一預定供應電流I1’係不同於第三預定供應電流I3’，而第二預定供應電流I2’係不同於第四預定供應電流I4’。另一方面，如第4圖所示，致能訊號EN’另用來控制第一訊號放大電路202、第二訊號放大電路203以及傳輸電晶體206的致能與否。當致能訊號EN’致能電流控制電路205時，其亦會同時致能第一訊號放大電路202、第二訊號放大電路203以及傳輸電晶體206以啟動訊號產生電路200，反之亦然。此外，分壓電路207係用來分壓輸出訊號Vout’以來產生迴授訊號Vf’至第一訊號放大電路202。在此實施例中，訊號產生電路200另包含有補償電路208，其係耦接於第二訊號放大電路203的輸入端與第二訊號放大電路203的輸出端之間。

進一步而言，本實施例的訊號產生電路200可以用來實作低壓降穩壓器(Low Drop-out Regulator)，其輸出電壓可為輸出訊號Vout’。電流控制電路205會依據致能訊號EN’與緩啟動訊號Ss’來 輸出供應電流Ia’、Ib’、Ic’，其中供應電流Ia’係提供給第一訊號放大電路202，供應電流Ib’係提供給第二訊號放大電路203，而供應電流Ic’係提供給緩啟動電路204。第一訊號放大電路202可以是誤差放大器，其具有負輸入端(-)用來接收參考訊號Vref’、正輸入端(+)用來接收迴授訊號Vf’以及輸出端用來輸出第一放大訊號Va1’。第二訊號放大電路203係用來放大第一放大訊號Va1’以於其輸出端產生第二放大訊號Va2’。第二訊號放大電路203的輸出端另耦接於緩啟動電路204之用以產生控制訊號Vc’的輸出端。傳輸電晶體206可為P型場效功率電晶體，其控制端耦接於第二訊號放大電路203的輸出端，而其第一連接端耦接於電源電壓Vdd’。分壓電路207包含有第一電阻R1’與第二電阻R2’，第一電阻R1’與第二電阻R2’係串接於P型場效電晶體的第二連接端(即輸出端No’)與接地電壓Vgnd’之間，而迴授訊號Vf’係從第一電阻R1’與第二電阻R2’之間的連接端迴授至第一訊號放大電路202的負輸入端。

訊號產生電路200另包含了第二訊號放大電路203，而電流控制電路205對第一訊號放大電路202的電流控制方法係相似於電流控制電路104對訊號放大電路102的電流控制方法，而電流控制電路205對第二訊號放大電路203的電流控制方法亦相似於電流控制電路104對訊號放大電路102的電流控制方法，因此訊號產生電路200的操作時序圖以及第一訊號放大電路202與第二訊號放大電路203的電流控制電路205的細部結構請分別參考上述的第2圖與第3圖。

當致能訊號EN’(即第3圖中的致能訊號EN)於時間點T1要開 始致能第一訊號放大電路202、第二訊號放大電路203、電流控制電路205以及傳輸電晶體206時，致能訊號EN’的邏輯準位會從低邏輯準位切換至高邏輯準位，而緩啟動訊號Ss’(即第3圖中的緩啟動訊號Ss)的邏輯準位仍會維持於低邏輯準位。當訊號產生電路200啟動後的預定時段Ta內(即所謂的緩啟動時間)，第一訊號放大電路202就會以第一預定供應電流I1’來操作，而第二訊號放大電路203就會以第二預定供應電流I2’來操作。另一方面，若傳輸電晶體206為P型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss’的低邏輯準位會控制緩啟動電路204，而將傳輸電晶體206的控制端的電位提升一預定的電壓準位，以減少流經P型場效功率電晶體的最大電流。反之，若傳輸電晶體206為N型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss’的低邏輯準位會控制緩啟動電路204，而將傳輸電晶體206的控制端的電位降低一預定的電壓準位，以減少流經N型場效功率電晶體的最大電流。

接著，當緩啟動訊號Ss’的邏輯準位於時間點T2從低邏輯準位切換至高邏輯準位時，第一訊號放大電路202就會以第三預定供應電流I3’來操作，而第二訊號放大電路203就會以第四預定供應電流I4’來操作。另一方面，於時間點T2時，緩啟動訊號Ss’的高邏輯準位會控制緩啟動電路204，以停止控制傳輸電晶體206的控制端，使得傳輸電晶體206可以依靠第二訊號放大電路203所產生的第二放大訊號Va2’來產生輸出訊號Vout’。

換句話說，在訊號產生電路200啟動後的預定時段Ta內，第一訊號放大電路202與第二訊號放大電路203會分別以比較大的第 一預定供應電流I1’與第二預定供應電流I2’來運作，當預定時段Ta結束時，第一訊號放大電路202與第二訊號放大電路203才分別恢復利用比較小的第三預定供應電流I3’與第四預定供應電流I4’來運作。因此，第三預定供應電流I3’與第四預定供應電流I4’亦可以分別看成是第一訊號放大電路202與第二訊號放大電路203的靜態直流電流。另一方面，在此實施例的緩啟動階段中(即在預定時段Ta內)，傳輸電晶體206的最大穩定輸出電流僅是由緩啟動電路204的控制訊號Vc’來決定，而第一訊號放大電路202與第二訊號放大電路203的操作電流(即第一供應電流Ia’與第二供應電流Ib’)僅是由電流控制電路205來決定。換句話說，經由適當地設計，在訊號產生電路200的緩啟動階段中，第二訊號放大電路203的第二放大訊號Va2’並不會影響傳輸電晶體206的最大穩定輸出電流Io’。

從上述關於訊號產生電路200的操作描述可以得知，當訊號產生電路200在啟動後的預定時段Ta內，第一訊號放大電路202與第二訊號放大電路203的供應電流會比在正常操作時(即時間點T2之後)的供應電流來得大，而所能流經傳輸電晶體206的電流Io’的最大值又比在正常操作時所能流經的電流最大值來得小，因此第一訊號放大電路202與第二訊號放大電路203在預定時段Ta內會有較快的響應速度，亦即較寬的頻寬(Bandwidth)，同時傳輸電晶體206又可以壓抑其過衝電流。換句話說，本實施例的訊號產生電路200在啟動後會具有較快的建立時間，亦即較快進入穩定鎖相的狀態，同時又可以兼顧到過衝電流的控制。另一方面，當訊號產生電路200處於正常操作時(即時間點T2之後)，第一訊號放大電路202與第二 訊號放大電路203的靜態直流電流又可以分別恢復為比較小的第三預定供應電流I3’與第四預定供應電流I4’，因此本實施例的訊號產生電路200亦具有低功耗的特點。

請參考第5圖。第5圖所示係依據本發明一種訊號產生電路300之第三實施例示意圖。訊號產生電路300包含有第一訊號放大電路302、第二訊號放大電路303、緩啟動電路304、電流控制電路305、傳輸電晶體306、分壓電路307以及補償電路308。第一訊號放大電路302係用來依據第一供應電流Ia”、參考訊號Vref”與訊號產生電路300的輸出訊號Vout”來產生第一放大訊號Va1”。第二訊號放大電路303耦接於第一訊號放大電路302與傳輸電晶體306之間，用來依據第二供應電流Ib”與第一放大訊號Va1”來產生第二放大訊號Va2”，以作為參考訊號Vref”與一迴授訊號Vf”之間的誤差放大訊號。緩啟動電路304係用來依據緩啟動訊號Ss”來產生控制訊號Vc”。傳輸電晶體306係用來依據上述的誤差放大訊號(即第二放大訊號Va2”)與控制訊號Vc”來產生輸出訊號Vout”。此外，在此實施例中，電流控制電路305受控於致能訊號EN”，當致能訊號EN”致能(Enable)電流控制電路305時，電流控制電路305就會產生第一供應電流Ia”與第二供應電流Ib”分別給第一訊號放大電路302與第二訊號放大電路303。另一方面，如第5圖所示，致能訊號EN”另用來控制第一訊號放大電路302、第二訊號放大電路303以及傳輸電晶體306的致能與否。當致能訊號EN”致能電流控制電路305時，其亦會同時致能第一訊號放大電路302、第二訊號放大電路303以及傳輸電晶體306以啟動訊號產生電路300，反之亦然。此外，分 壓電路307係用來分壓輸出訊號Vout”以來產生迴授訊號Vf”至第一訊號放大電路302。

在此實施例中，訊號產生電路300的補償電路308係耦接於第二訊號放大電路303的輸入端N1”與第二訊號放大電路303的輸出端N2”之間。補償電路308係用來於預定時段Ta內提供第一阻抗值，並於預定時段Ta結束時提供第二阻抗值，其中第一阻抗值係不同於第二阻抗值。在此實施例中，該第一阻抗值係大於該第二阻抗值。

此外，在此實施例中，補償電路308會包含有電阻器R3”、第一電容器C1”、第二電容器C2”以及開關S”。電阻器R3”與第一電容器C1”係串接於輸入端N1”與輸出端N2”之間。第二電容器C2”之一端耦接於端點N3”，而第二電容器C2”之另一端耦接於開關S”之端點N4”。開關S”之另一端點耦接於輸出端N2”。

請再次參考第3圖。當致能訊號EN”(即第3圖中的致能訊號EN)於時間點T1要開始致能第一訊號放大電路302、第二訊號放大電路303、電流控制電路305以及傳輸電晶體306時，致能訊號EN”的邏輯準位會從低邏輯準位切換至高邏輯準位，而緩啟動訊號Ss”(即第3圖中的緩啟動訊號Ss)的邏輯準位仍會維持於低邏輯準位。當訊號產生電路300啟動後，第一訊號放大電路302與第二訊號放大電路303就會分別以第一供應電流Ia”與第二供應電流Ib”來操作。另一方面，若傳輸電晶體306為P型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss”的低邏輯準位會控制緩啟動電路304，而將傳輸電晶體306的控制端的電位提升一預定的電壓準位，以減 少流經P型場效功率電晶體的最大電流。反之，若傳輸電晶體306為N型場效功率電晶體，則於時間點T1時，緩啟動訊號Ss”的低邏輯準位會控制緩啟動電路304，而將傳輸電晶體306的控制端的電位降低一預定的電壓準位，以減少流經N型場效功率電晶體的最大電流。同時，致能訊號EN”會於時間點T1關閉(Turn off)開關S”以將第二電容器C2”與輸出端N2”之間的路衡斷開。

接著，當緩啟動訊號Ss”的邏輯準位於時間點T2從低邏輯準位切換至高邏輯準位時，第一訊號放大電路302與第二訊號放大電路303仍會分別以第一供應電流Ia”與第二供應電流Ib”來操作。另一方面，於時間點T2時，緩啟動訊號Ss”的高邏輯準位會控制緩啟動電路304，以停止控制傳輸電晶體306的控制端，使得傳輸電晶體306可以依靠第二訊號放大電路303所產生的第二放大訊號Va2”來產生輸出訊號Vout”。同時，緩啟動訊號Ss”會於時間點T2開啟(Turn on)開關S”以將第二電容器C2”的端點N4”耦接於輸出端N2”。另一方面，在此實施例的緩啟動階段中(即在預定時段Ta內)，傳輸電晶體306的最大穩定輸出電流僅是由緩啟動電路304的控制訊號Vc”來決定，而第一訊號放大電路302與第二訊號放大電路303的操作電流(即第一供應電流Ia”與第二供應電流Ib”)僅是由電流控制電路305來決定。換句話說，經由適當地設計，在訊號產生電路300的緩啟動階段中，第二訊號放大電路303的第二放大訊號Va2”並不會影響傳輸電晶體306的最大穩定輸出電流Io”。

從上述關於訊號產生電路300的操作描述可以得知，當訊號產生電路300在啟動後，第一訊號放大電路302與第二訊號放大電路 303的供應電流會分別持續維持在第一供應電流Ia”與第二供應電流Ib”(即其分別的靜態直流電流)，而補償電路308於輸入端N1”與輸出端N2”之間的電容值在預定時段Ta內會比訊號產生電路300處於正常操作時(即時間點T2之後)的電容值來得小。換句話說，補償電路308在預定時段Ta內的迴授阻抗比正常操作時的迴授阻抗來得大。因此，在預定時段Ta內，訊號產生電路300會具有較大的頻寬(Bandwidth)。如此一來，本實施例的訊號產生電路200在啟動後的預定時段Ta內就會具有較快的擺動速率(slew rate)，進而可以較快進入穩定鎖相的狀態。另一方面，透過調整傳輸電晶體306的控制端的電位，傳輸電晶體306就可以在啟動後壓抑其過衝電流。因此，本實施例的訊號產生電路300在啟動後會具有較快的建立時間，亦即較快進入穩定鎖相的狀態，同時又可以兼顧到過衝電流的控制。

雖然此實施例訊號產生電路300係透過調整補償電路308的電容來增加其迴授阻抗，其並不作為本發明之限制所在。在本發明另一實施例中，其亦可以過調整補償電路308的電阻來增加其迴授阻抗，此領域具有通常知識者在閱讀完訊號產生電路300的操作特徵後應可輕易修正訊號產生電路300來增加其迴授阻抗，故在此不另贅述。簡言之，透過調整補償電路308的電容來增加其迴授阻抗會比調整補償電路308的電阻來得省面積。

此外，雖然訊號產生電路200與訊號產生電路300係透過不同的控制方法來加速進入穩定鎖相的狀態，上述兩種控制方法亦可以整合進入同一顆訊號產生電路，具有整合此兩種控制方法的實施例 亦屬於本發明之範疇所在。

綜上所述，本發明的訊號產生電路在啟動後的緩啟動時間內增加訊號產生電路的頻寬以加速訊號產生電路進入鎖相的狀態，同時在緩啟動時間內控制傳輸電晶體的控制電壓壓抑其過衝電流。如此一來，本發明的訊號產生電路在啟動後會較快進入穩定鎖相的狀態，同時又可以兼顧到過衝電流的控制。

以上所述僅為本發明之實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200、300‧‧‧訊號產生電路

102、202、203、302、303‧‧‧訊號放大電路

103、204、304‧‧‧緩啟動電路

104、205、305‧‧‧電流控制電路

105、206、306‧‧‧傳輸電晶體

106、207、307‧‧‧分壓電路

208、308‧‧‧補償電路

1042‧‧‧邏輯電路

1042a、1042b、1042d‧‧‧反相器

1042c‧‧‧反或閘

1043‧‧‧開關電路

1043a、1043b‧‧‧開關

1044‧‧‧電流源

第1圖係本發明一種訊號產生電路之一第一實施例示意圖。

第2圖係本發明一種電流控制電路之一實施例示意圖。

第3圖係本發明訊號產生電路的一致能訊號與一緩啟動訊號的一操作時序圖。

第4圖係本發明一種訊號產生電路之一第二實施例示意圖。

第5圖係本發明一種訊號產生電路之一第三實施例示意圖。

100‧‧‧訊號產生電路

102‧‧‧訊號放大電路

103‧‧‧緩啟動電路

104‧‧‧電流控制電路

105‧‧‧傳輸電晶體

106‧‧‧分壓電路

Claims (18)

1. 一種訊號產生電路，包含有：一第一訊號放大電路，用來依據一第一供應電流、一參考訊號與該訊號產生電路的一輸出訊號來產生一第一放大訊號；一緩啟動電路，用來依據一緩啟動訊號來產生一控制訊號；一電流控制電路，用來依據該緩啟動訊號來產生該第一供應電流；以及一傳輸電晶體，用來依據一誤差放大訊號與該控制訊號來產生該輸出訊號，其中該誤差放大訊號得自於該第一放大訊號。
2. 如申請專利範圍第1項所述的訊號產生電路，其中該電流控制電路另受控於一致能訊號，當該致能訊號致能該電流控制電路時，該緩啟動訊號控制該電流控制電路來於一預定時段中產生一第一預定供應電流給該第一訊號放大電路，當該預定時段結束時，該緩啟動訊號另控制該電流控制電路來產生一第二預定供應電流給該第一訊號放大電路，該第一預定供應電流係不同於該第二預定供應電流。
3. 如申請專利範圍第2項所述的訊號產生電路，其中該第一預定供應電流係大於該第二預定供應電流。
4. 如申請專利範圍第2項所述的訊號產生電路，其中該電流控制電路包含有：一邏輯電路，用來接收該緩啟動訊號與該致能訊號以產生一第一開關控制訊號與一第二開關控制訊號；以及一開關電路，耦接於一電流源與該第一訊號放大電路之間，用來依據該第一開關控制訊號與該第二開關控制訊號來將該電流源所產生的一第一電流與一第二電流傳導至該第一訊號放大電路，並於該預定時段結束時，停止將該第二電流傳導至該第一訊號放大電路。
5. 如申請專利範圍第4項所述的訊號產生電路，其中該第一電流與該第二電流之和大致上等於該第一預定供應電流。
6. 如申請專利範圍第4項所述的訊號產生電路，其中該第一電流大致上等於該第二預定供應電流。
7. 如申請專利範圍第4項所述的訊號產生電路，其中該邏輯電路包含有：一第一反相器，用來將該致能訊號進行反相操作以產生一第一邏輯訊號；一第二反相器，用來將該第一邏輯訊號進行反相操作以產生一第二邏輯訊號，其中該第一邏輯訊號與該第二邏輯訊號構成該第一開關控制訊號； 一反或(NOR)閘，用來將該緩啟動訊號與該第一邏輯訊號進行反或操作以產生一第三邏輯訊號；以及一第三反相器，用來將該第三邏輯訊號進行反相操作以產生一第四邏輯訊號，其中該第三邏輯訊號與該第四邏輯訊號構成該第二開關控制訊號。
8. 如申請專利範圍第4項所述的訊號產生電路，其中該開關電路包含有：一第一開關，耦接於該電流源與該第一訊號放大電路之間，用來依據該第一開關控制訊號來將該第一電流傳導至該第一訊號放大電路；以及一第二開關，耦接於該電流源與該第一訊號放大電路之間，用來依據該第二開關控制訊號來於該預定時段內將該第二電流傳導至該第一訊號放大電路，並於該預定時段結束時，停止將該第二電流傳導至該第一訊號放大電路。
9. 如申請專利範圍第1項所述的訊號產生電路，其中該電流控制電路另依據該緩啟動訊號來產生一第二供應電流予該第二訊號放大電路，以及該訊號產生電路另包含有：一第二訊號放大電路，耦接於該第一訊號放大電路與該傳輸電晶體之間，用來依據該第二供應電流與該第一放大訊號來產生一第二放大訊號以作為該誤差放大訊號。
10. 如申請專利範圍第9項所述的訊號產生電路，其中該電流控制電路另受控於一致能訊號，當該致能訊號致能該電流控制電路時，該緩啟動訊號控制該電流控制電路來於一預定時段中產生一第一預定供應電流予該第二訊號放大電路，當該預定時段結束時，該緩啟動訊號另控制該電流控制電路來產生一第二預定供應電流給該第二訊號放大電路，該第一預定供應電流係不同於該第二預定供應電流。
11. 如申請專利範圍第10項所述的訊號產生電路，另包含有：一補償電路，耦接於該第二訊號放大電路的一輸入端與該第二訊號放大電路的一輸出端之間，用來於該預定時段內提供一第一阻抗值，並於該預定時段結束時提供一第二阻抗值，其中該第一阻抗值係不同於該第二阻抗值。
12. 如申請專利範圍第11項所述的訊號產生電路，其中該第一阻抗值係大於該第二阻抗值。
13. 如申請專利範圍第11項所述的訊號產生電路，其中該補償電路包含一電容器。
14. 如申請專利範圍第11項所述的訊號產生電路，其中該補償電路包含一電阻器。
15. 一種訊號產生電路，包含有：一第一訊號放大電路，用來依據一第一供應電流、一參考訊號與該訊號產生電路的一輸出訊號來產生一第一放大訊號；一第二訊號放大電路，用來依據一第二供應電流與該第一放大訊號來產生一第二放大訊號；一緩啟動電路，用來依據一緩啟動訊號來產生一控制訊號；一電流控制電路，用來依據一致能訊號產生該第一供應電流與該第二供應電流；一傳輸電晶體，用來依據該第二放大訊號與該控制訊號來產生該輸出訊號；以及一補償電路，耦接於該第二訊號放大電路的一輸入端與該第二訊號放大電路的一輸出端之間；其中當該致能訊號致能該電流控制電路時，該控制訊號於一預定時段中具有一第一邏輯準位，當該預定時段結束時，該控制訊號具有不同於該第一邏輯準位之一第二邏輯準位，而該補償電路係用來於該預定時段內提供一第一阻抗值，並於該預定時段結束時提供一第二阻抗值，該第一阻抗值係不同於該第二阻抗值。
16. 如申請專利範圍第15項所述的訊號產生電路，其中該第一阻抗值係大於該第二阻抗值。
17. 如申請專利範圍第15項所述的訊號產生電路，其中該補償電路包含一電容器。
18. 如申請專利範圍第15項所述的訊號產生電路，其中該補償電路包含一電阻器。