CN101557164B - 一种低压电源生成电路及装置 - Google Patents
一种低压电源生成电路及装置 Download PDFInfo
- Publication number
- CN101557164B CN101557164B CN2009101436290A CN200910143629A CN101557164B CN 101557164 B CN101557164 B CN 101557164B CN 2009101436290 A CN2009101436290 A CN 2009101436290A CN 200910143629 A CN200910143629 A CN 200910143629A CN 101557164 B CN101557164 B CN 101557164B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- pmos
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 2
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种低压电源生成电路及装置,属于集成电路技术领域,低压电源生成电路包括启动电路,产生启动信号将电路启动,产生偏置电流控制信号和启动电流信号;误差放大电路,其启动和工作时所需的偏置电流由偏置电流控制信号控制,其输入端接收来自电流转电压及采样电路的采样和启动电压信号,输出端输出电流控制信号;电流控制电路,由电流控制信号控制电流信号大小;电流转电压及采样电路,根据电流信号生成需要的低压输出工作电源,对产生的低压输出工作电源进行采样形成采样电压信号反馈至误差放大电路的输入端;低压电源生成装置包括上述电路。本发明所述电路及装置不需外加基准电压,通过特殊的连接后也不需要耐高压的PMOS管器件。
Description
技术领域
本发明属于集成电路技术领域,尤其涉及高压集成电路的内部低压工作电源的产生电路及具有该电路的低压电源生成装置。
背景技术
在高压集成电路IC(Integrated circuit)中,绝大多数的IC,如液晶驱动芯片和开关电源芯片等,都存在同时使用多种耐压器件的情况,如在开关电源中,驱动功率开关管的驱动电路采用高压器件实现,如20V,而内部的数字逻辑电路却采用低压器件实现,如5V。
在上述多种工作电源共存的高压IC中,一般只需要外部提供IC的最高工作电源电压,再通过IC芯片内部的电源转换电路产生所需要的低压电源。目前产生低压电源的电路多采用传统的LDO(Low Dropout Regulator,低压差线形稳压器)结构。
图1示出了传统的LDO结构产生低压电源的电路,PMOS管MP0’的源极接高压输入工作电源HVDD,漏极依次串接电阻R2′、R1′和R0′后接地;误差放大器EA的反相输入端接入参考电压VREF,同相输入端输入电阻R0′两端的电压,输出端接PMOS管MP0′的栅极,电阻R0′和R1′两端的电压为低压输出工作电源LVDD,其中,
LDO结构的电路存在两个缺点:(1)LDO需要其他基准电路提供一个基准电压做参考电压VREF,因此需要基准电路先产生一个基准电压输入到LDO;(2)目前的高压IC集成电路多采用CMOS(Complementary metal-oxide semiconductor)制作工艺,因此,在该结构的LDO电路中,要求误差放大器EA电路中的PMOSFET和NMOSFET(Positive/Negative metal-oxide semiconductor filed effect transistor,PMOSFET/NMOSFET)器件都是高耐压器件。
发明内容
本发明的一个目的在于解决现有LDO结构的低压电源产生电路存在的缺点,提供了一种采用CMOS制作工艺实现,不需附加基准电路提供基准电压的低压电源生成电路。
为实现上述目的,本发明采用如下技术方案:一种低压电源生成电路,包括启动电路,产生启动信号将所述低压电源生成电路启动,产生偏置电流控制信号和启动电流信号;误差放大电路,其启动和工作时所需的偏置电流由所述偏置电流控制信号控制,其输出端输出电流控制信号;电流控制电路,由所述电流控制信号控制其电流信号的大小;以及,电流转电压及采样电路,根据所述电流控制电路产生的电流信号生成需要的低压输出工作电源,其启动时接收所述的启动电流信号产生启动电压信号输入至所述误差放大电路的同相输入端,并对产生的低压输出工作电源进行采样,产生的采样电压信号反馈至所述误差放大电路的反相输入端;所述启动电路、误差放大电路和电流控制电路由输入的高压输入工作电源提供工作电源。
优选地,所述电流转电压及采样电路包括,电流控制电路产生的电流信号经电阻器R5和R6,电阻器R6下的第一分支经电阻器R7后一支经双极晶体管Q1接地,另一支经电阻器R11接地,电阻器R6下的第二分支经电阻器R8后一支经电阻器R9和双极晶体管Q2后接地,另一支经电阻器R10后接地;电阻器R6的高电位点作为低压输出工作电源的输出点,电阻器R11的高点位端同时接收启动电路输出的启动电流信号,电阻器R11为所述误差放大电路提供初始的启动电压信号;电阻器R10两端的电压作为反馈至误差放大器反相输入端的采样电压信号。
优选地,所述启动电路包括四个支路,其中第一支路,所述高压输入工作电源经PMOS管MP0、n个电阻器后接地,n为自然数,n≥1,其中,PMOS管MP0的源极与高压输入工作电源电连接,漏极与第一个电阻器电连接;第二支路,高压输入工作电源经电阻器R0、n个PMOS管和NMOS管MN0后接地,其中,第一个PMOS管的源极与电阻器R0电连接,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,最后一个PMOS管的漏极与NMOS管MN0的漏极电连接,每个PMOS管的栅极分别与第一支路上的相应位置上的电阻器的高电位点电连接,所述PMOS管MP0的栅极与电阻器R0的低电位点电连接;第三支路,高压输入工作电源经PMOS管MP4、NMOS管MN1和电阻器R4接地,其中,PMOS管MP4的源极与高压输入工作电源电连接,其漏极与NMOS管MN1的漏极电连接,NMOS管MN1的源极与电阻器R4电连接,其栅极与NMOS管MN0的漏极电连接,NMOS管MN0的栅极与电阻器R4的高电位点电连接;第四支路,高压输入工作电源经n个PMOS管,其中,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,最后一个PMOS管的漏极输出所述的启动电流信号与电流转电压及采样电路的电阻器R11的高点位端电连接,同时也与所述误差放大电路的同相输入端电连接,启动电路第四支路的第一个PMOS管和其第三支路上的PMOS管MP4构成第三微电流源,第四支路上的其余PMOS管的栅极电压分别由第二支路上相对应的PMOS管控制。
优选地,所述启动电路的第一支路,高压输入工作电源经PMOS管MP0、3个电阻器R1、R2和R3后接地;第二支路,高压输入工作电源经电阻器R0、3个PMOS管MP1~MP3和NMOS管MN0后接地,PMOS管MP1~MP3的栅极分别与电阻器R1~R3的高电位点电连接;第四支路,高压输入工作电源经3个PMOS管MP13~MP15,PMOS管MP15的漏极输出所述的启动电流信号与电流转电压及采样电路的电阻器R11的高点位端电连接,同时也与所述误差放大电路的同相输入端电连接,PMOS管MP13和PMOS管MP4构成第三微电流源,PMOS管MP14和MP15的栅极分别与其第二支路上的PMOS管MP2和MP3的栅极电连接;所述误差放大器的第一级有源负载包括顺次连接的PMOS管MP5、MP7和MP9,第二级有源负载包括顺次连接的MP6、MP8和MP12,其中,PMOS管MP5和MP6分别与PMOS管MP4构成第一和第二微电流源,PMOS管MP7和MP8的栅极和衬底均分别与启动电路第二支路的PMOS管MP2的栅极和衬底电连接,PMOS管MP9的栅极和衬底分别与启动电路第二支路的PMOS管MP3的栅极和衬底电连接,PMOS管MP12的栅极与其漏极电连接。
优选地,所述误差放大电路的作为有源负载的PMOS管的栅极电压由所述启动电路控制,并且同一支路上的相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接。
优选地,所述误差放大电路为两级放大电路,第一级和第二级的由POMS管组成的有源负载分别与启动电路第三支路的PMOS管MP4构成第一和第二微电流源。
本发明的另一个目的是提供一种不需附加基准电路提供基准电压的低压电源生成装置。
为实现上述目的,本发明采用如下技术方案:一种低压电源生成装置,包括上述低压电源生成电路,所述低压电源生成装置具有对外接口,所述对外接口包括高压输入工作电源的输入接口和低压输出工作电源的输出接口。
本发明所述控制器的有益之处是:一方面无需附加基准电路提供基准电压;另一方面,通过采用PMOS管多级分压的方式,并配合特殊的连接方式可以降低对PMOS管耐压值的需求,即无需采用高耐压PMOS器件。
附图说明
图1为现有LDO结构的低压电源产生电路的示意图;
图2为本发明所述低压电源生成电路的原理方框图;
图3为图2所示低压电源生成电路的第一实施例;
图4为图3所示启动电路的等效电路;
图5为图2所示低压电源生成电路的第二实施例。
具体实施方式
如图2所示,本发明所述的低压电源生成电路200,可以通过高压输入工作电源HVDD直接生成低压输出工作电源LVDD,低压电源生成电路200的工作原理如下:
当外界的高压输入工作电源HVDD从零逐渐增大,启动电路21产生启动信号将电路启动,并产生控制误差放大电路22的偏置电流控制信号211和启动电流信号212,将启动电流信号输入到电流转电压及采样电路得到启动电压信号242,启动电压信号242输入到误差放大电路22的同相输入端,误差放大电路22的反相输入端接收电流转电压及采样电路24输出的采样电压信号241,根据该信号生成输入到电流控制电路23的电流控制信号221,电流控制电路23根据该信号控制电流的大小,并输出电流信号231到电流转电压及采样电路24,电流转电压及采样电路24根据该信号生成低压输出工作电源LVDD;其中,采样电压信号241输入到误差放大电路22形成一个负反馈,从而可以得到理想的低压输出工作电源LVDD。
图3示出的是可以实现上述工作过程的低压电源生成电路200的一个具体实施例,该低压电源生成电路200包括启动电路21、误差放大电路22、电流控制电路23和电流转电压及采样电路24。
启动电路31包括PMOS管:MP0~MP4,MP13~MP15;NMOS管:MN0和MN1;电阻器R0~R4。其中第一支路,高压输入工作电源HVDD经PMOS管MP0、电阻器R1、R2和R3后接地,其中,PMOS管MP0的源极与高压输入工作电源HVDD电连接,漏极与电阻器R1电连接;第二支路,高压输入工作电源HVDD经电阻器R0、PMOS管MP1~MP3和NMOS管MN0后接地,其中,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,PMOS管MP1的源极与电阻器R0电连接,PMOS管MP3的漏极与NMOS管MN0的漏极电连接,NMOS管MN0的源极接地,PMOS管MP1~MP3的栅极分别与电阻器R1~R3的高电位点电连接,而PMOS管MP0的栅极与电阻器R0的低电位点电连接;第三支路,高压输入工作电源HVDD经PMOS管MP4、NMOS管MN1和电阻器R4接地,其中,PMOS管MP4的源极与高压输入工作电源HVDD电连接,PMOS管MP4的漏极与NMOS管MN1的漏极电连接,NMOS管MN1的源极与电阻器R4电连接,栅极与NMOS管MN0的漏极电连接,NMOS管MN0的栅极与电阻器R4的高电位点电连接;第四支路,高压输入工作电源HVDD经PMOS管MP13~MP15,其中,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,而PMOS管MP13与PMOS管MP4组成第三微电流镜,即PMOS管MP4的栅极、漏极和PMOS管MP13的栅极电连接在一起,PMOS管MP14和MP15的栅极分别与PMOS管MP2和MP3的栅极电连接。
误差放大电路22为典型的两级放大电路,包括PMOS管:MP5~MP12;NMOS管:MN2~MN4;以及,补偿电容C0;其中,第一级是由PMOS管MP10和MP11组成的共源差动放大电路,NMOS管MN2和MN3构成镜像电流源作为有源负载,第一级的有源负载PMOS管MP5、MP7和MP9作为微电流源提供由偏置电流控制信号211控制的偏置电流;第二级是由NMOS管MN4组成的、带有源负载PMOS管MP6、MP8和MP12的共源放大电路;PMOS管MP4分别与PMOS管MP5和MP6组成第一和第二微电流源,PMOS管MP7和MP8的栅极均与PMOS管MP2的栅极电连接,PMOS管MP9的栅极与PMOS管MP3的栅极电连接,PMOS管MP12的栅极直接与其漏极电连接;补偿电容C0电连接在NMOS管MN4的栅极与PMOS管MP12的源极之间,起相位补偿作用,提高误差放大电路22的稳定性,PMOS管MP12的源极作为误差放大电路22的电流控制信号221的输出端。
电流控制电路23,由NMOS管MN5实现,NMOS管MN5的栅极与PMOS管MP12的源极电连接,漏极与高压输入工作电源HVDD电连接。电流控制电路23主要是根据电流控制信号221控制NMOS管MN5的电流,并将该电流信号231输出到电流转电压及采样电路24,同时也为低压输出工作电源LVDD的负载提供工作电流。
电流转电压及采样电路24包括电阻器R5~R11,以及双极晶体管Q1和Q2(均为PNP型),其中,电流控制电路23的NMOS管MN5的源极经电阻器R5和R6,电阻器R6下的第一分支经电阻器R7后一支经双极晶体管Q1接地,另一支经电阻器R11接地,电阻器R6下的第二分支经电阻器R8后一支经电阻器R9和双极晶体管Q2后接地,另一支经电阻器R10后接地;电阻器R6的高电位点作为低压输出工作电源LVDD的输出点,电阻器R7的低电位点与启动电路21的PMOS管MP15的漏极电连接,PMOS管MP11的栅极作为同相输入端与PMOS管MP15的漏极电连接;电阻器R10作为采样电阻将采样电压信号241输入至PMOS管MP10的栅极(反相输入端),实际上PMOS管MP10的栅极作为反相输入端也存在反馈连接。
当高压输入工作电源HVDD从0V开始逐渐增大时,启动电路21开始工作。高压输入工作电源HVDD从零开始增大的最初阶段,由于电压低,所以PMOS管MP0~MP4,以及NMOS管MN0和MN1都处于关断的截止状态。此时,由于NMOS管MN0截止,所以没有电流从电阻器R0流过,因此开始之初PMOS管MP0的栅极电压Vst0(同时也是PMOS管MP1的源极电压)等于高压输入工作电源HVDD,使得PMOS管MP0截止,没有电流从电阻器R1、R2和R3流过,进而开始之初PMOS管MP1、MP2和MP3的栅极电压Vst1(同时也是PMOS管MP0的漏极电压)、Vst2和Vst3相等,都是最低电位0V;NMOS管MN0的栅极电压Vst5(同时也是NMOS管MN1的源极电压)也是最低电位0V。
当PMOS管MP1的源极电压Vst0增大到使得其栅极电压Vst1与源极电压Vst0的差值小于PMOS管MP1的阈值电压,如-1.2V(假设所有PMOS管的阈值电压都相同,均是-1.2V,也可以是其它的值);则PMOS管MP1开始逐渐导通,同理,PMOS管MP2和MP3也跟随MP1逐渐导通,使得NMOS管MN1的栅极电压Vst4的电压近似等于栅极电压Vst0(忽略PMOS管MP1、MP2和MP3的导通压降),当栅极电压Vst4增大到使得其栅极电压Vst4与源极电压Vst5的电压差大于其阈值电压1.2V,(假设NMOS管的阈值电压都相同,均是1.2V,也可以是其它的值)时NMOS管MN1导通,当高压输入工作电源HVDD再增大时,就有电流I4流过电阻器R4(电阻器的标记也表示该电阻器的阻值),PMOS管MP4也随之导通,则此时的栅极电压Vst5表示为(所有标记在文本中和公式中分别采用正体和斜体的书写形式):
Vst5=I4*R4 (2)
当电阻器R4选取合适的阻值,使得栅极电压Vst5大于NMOS管MN0的阈值电压,则NMOS管MN0开始导通,所以有电流I0流过,因此,流过电阻器R0以及PMOS管MP1、MP2和MP3的电流均是I0,栅极电压Vst0与高压输入工作电源HVDD的差值为:
Vst0-HVDD=-I0*R0 (3)
当电阻器R0的阻值足够大时,公式(3)中的差值电压达到了PMOS管MP0的开启电压,则其导通,电流I1开始流过电阻器R1、R2和R3,那么栅极电压Vst1、Vst2和Vst3不再等于0,三个电压可以表示为
Vst3=I1*R3 (4)
Vst2=I1*(R3+R2) (5)
Vst1=I1*(R3+R2+R1) (6)
启动电路21的第四支路由第三微电流源的控制的电流流入了电流转电压及采样电路24,当高压输入工作电源HVDD稳定时,电流I1、I0和I4,以及栅极电压Vst1、Vst2和Vst3都稳定为固定的值,完成了电路的启动,其中,误差放大电路22通过启动电路21的第四支路提供的启动电流信号212流入电流转电压采样电路24建立了的启动电压信号242,为误差放大电路22提供启动的输入电压信号(也是工作时的输入电压信号),并通过第一和第二微电流源的作用获得启动的偏置电流(也是工作时的偏置电流)。
误差放大电路22输出的电流控制信号221控制流过电流控制电路23的PMOS管MN5的电流,电流控制电路23提供足够的电流信号到电流转电压及采样电路24。
电流转电压及采样电路24将电流控制电路23产生的电流信号转换成电压,并完成对低压输出工作电源LVDD的采样,将采样电压信号241(公式中用VN表示)反馈到误差放大电路21的反相输入端。
当启动电路21提供了稳定的偏置电流,并与电流转电压及采样电路24一同作用产生启动电压信号242(公式中使用VP表示后),误差放大电路22也进入了稳定的工作状态。众所周知,误差放大器的特性是正负两输入端的电压虚短路,正负两端的输入电流虚断路,因此,根据放大器的特性并结合电路可得:
VN=VP=VEBQ1 (7)
IN=IP=0 (8)
其中,VEB Q1、VEB Q2分别代表双极三极管Q1和Q2的发射极与基极的电压差,I2为流经电阻器R9的电流。
为了方便计算,设定电阻器R7与R8的阻值相等,电阻器R10与R11的阻值相等,可以计算出电流I2为:
将公式(7)代入公式(9)可得:
流过电阻器R8的电流I8为:
结合公式(7)、(10)和(11)可得:
因为电阻器R7和R8的阻值相等,输入电压VN等于VP,则流过电阻器R7和R8的电流相等,因此流过电阻器R6的电流I6等于I8的2倍,即:
又因为,
LVDD=I6*R6+I8*R8+VN (14)
将公式(5)、(11)、(12)代入公式(13),可得低压电源电压LVDD表示为:
因此可知,本发明所述的低压电源生成电路200并不需要本实例之外的电路提供基准电压;同时本实例不需要高耐压的PMOS管。
现以启动电路21中的PMOS管的工作为例进行分析说明。
当高压输入工作电源HVDD从0V逐渐增大时,由于最初的高压输入工作电源HVDD比较低,使得NMOS管MN0和MN1等均处于截止状态,所以不需要具有高耐压特性。当随着高压输入工作电源HVDD的增大,电路完成启动之后,PMOS管MP0~MP3,以及NMOS管MN0~MN1均导通,将有电流从各MOS管流过,此时要考虑上述MOS管的耐压情况。由于PMOS管MP1的漏极与PMOS管MP2的源极相连,同时PMOS管MP2的漏极与PMOS管MP3的源极相连,因此只要控制了PMOS管MP1、MP2和MP3的源极电压,也就控制了各PMOS管的源极与漏极的电压差,也就控制了各PMOS管的压降。
对于PMOS管,饱和区的电流公式以及漏源端的导通电阻可以分别表示为,
其中,
ID,表示从PMOS管的漏端流向源端的电流;
表示PMOS管的宽长比;
VGS,表示PMOS管的栅极与源极的电压差;
VTH,表示PMOS管的阈值电压,CMOS制作工艺确定后,此参数是固定值,为了便于说明,本实施例中假定其等于1.2V,当然也可以为其它值;
RDS,表示PMOS管在饱和导通时,漏端到源端的阻值;
λ,表示PMOS管的沟道长度调制系数,CMOS制作工艺确定后,此参数是固定值;但PMOS管与NMOS管的λ值不等。
因此,在本实施例中,对于启动电路21,通过调整限流电阻器R0的阻值,控制了流过PMOS管MP1~MP3的电流,从公式(17)可以看出也就控制PMOS管MP1~MP3的导通电阻RDS,从而确定了电压Vst0、Va、Vb和Vst4的大小;通过控制电阻器R1~R3的阻值的大小,可以控制PMOS管MP1、MP2和MP3的栅极电压Vst1、Vst2和Vst3的大小。
假定电阻器R1、R2和R3的阻值均相等(当然也可以不相等),考虑PMOS管MP0的导通电阻,会在PMOS管MP0上产生一定的压降,从公式(17)可以看出,可以调节电流ID的大小调节导通电阻,从而控制PMOS管MP0的压降。
为了计算电压方便和直观,现只考虑MOS管的电阻特性,将MOS管近似等效为电阻器,那么启动电路21的第一和第二支路可以等效为图4所示的连接。其中,Rds_MPx(其中,x取值为0、1、2和3)和Rds_MNy(其中,y的取值为0)分别表示对应的PMOS管和NMOS管的导通电阻。
假定高压输入工作电源HVDD是16V,PMOS管MP0的导通压降是2.4V,那么栅极电压Vst1、Vst2和Vst3分别近似的等于13.6V、9.1V和4.5V。
当选取适当的电流,可以确定PMOS管MP1~MP3的导通电阻,电阻器R0的电阻以及NMOS管MN0的导通电阻,可以使得栅极电压Vst4为2V,电阻器R0上的压降是1.2V,则栅极电压Vst0为14.8V,而PMOS管MP1~MP3近似等分栅极电压Vst0与Vst4的之间的电压差,电压Va约等于10.5V,电压Vb约等于6.2V,即,PMOS管MP0~MP3的漏源压差、栅源压差和栅漏压差均不大于5V,因此不需要耐6V以上的高压PMOS器件就可以满足该电路的要求,降低了电路对制作工艺的要求。
本发明的第一实施例中的PMOS管MP4,通过控制电阻器R4、电流I4以及PMOS管MP4和NMOS管MN1的宽长比,可以控制栅极电压Vst6,进而很容易使PMOS管MP4的耐压小于6V,例如,电阻器R4的阻值选择1.5兆欧姆,调整PMOS管MP4和NMOS管MN1的宽长比,使得PMOS管MP4的导通电阻是2兆欧姆,NMOS管MN1的导通电阻是23兆欧姆,则电流I4约为0.6u,此时的栅极电压Vst6为14.8V,因此,PMOS管MP4的漏源压差、栅源压差和栅漏压差都远小于5V。其它的PMOS管MP5~MP15等器件的工作电流也都受启动电路21的电流控制,因为PMOS管MP5~MP15的栅极都分别与启动电路21中的PMOS管MP1~MP4的栅极相连(其中,只有PMOS管MP12的栅极与自身的漏极电连接),所以他们的漏源压差,栅源压差,栅漏压差都与启动电路21中的压差几乎相同,因此不需要耐压大于6V以上的高压PMOS器件就可以满足本实施例电路的要求。
在本发明的第一实施例中各MOS管的衬底采用一般的连接方式,即与各自的源极电连接在一起,但为了加快启动电路21的启动,PMOS管MP1的衬底可以电连接在最高电位,即高压输入工作电源HVDD上,NMOS管MN1的衬底可以电连接在最低电位,即接地;为了增强启动电路21的控制性,PMOS管MP7、MP8和MP14的衬底均与PMOS管MP2的衬底电连接,PMOS管MP9和MP15的衬底均与PMOS管MP3的衬底电连接。
如果希望使用更低耐压值的PMOS管,可以通过在一个支路中多串联几个PMOS管的方式降低在单个PMOS管上的压降,这样可以使耐压值减到5V以下,甚至低到3V等。图5示出了本发明所述低压电源生成电路200的另一个实施例,即在启动电路21的第一支路、第二支路和第四支路分别多串联一个电阻器Ra、PMOS管MPA和PMOS管MPD,在误差放大电路22的第一级和第二级的有源负载中分别多串联一个PMOS管MPB和PMOS管MPC。其中,增加各元器件的连接方式与同一支路上的起相同作用的元器件的连接方式相同,即所增加的PMOS管的源极和漏极分别与相邻两PMOS管的漏极和源极电连接,启动电路21的第二支路上增加的PMOS管MPA的栅极与第一支路增加的电阻器Ra的高电位点电连接,第四支路上增加的PMOS管MPD的栅极与PMOS管MPA的栅极电连接;误差放大电路22上增加的PMOS管MPB和MPC的栅极均与PMOS管MPA的栅极电连接。
其中,采用与所增加的PMOS管MPB、MPC和MPD的衬底均可以与PMOS管MPA的衬底电连接。
一种低压电源生成装置包括所述的低压电源生成电路200,该装置具有对外接口,即高压输入工作电源HVDD的输入接口和低压输出工作电源LVDD的输出接口。
本发明中,无特殊说明的情况下,默认电路采用的是CMOS工艺制作。
综上所述仅为本发明较佳的实施例,并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化及修饰,皆应属于本发明的技术范畴。
Claims (7)
1.一种低压电源生成电路,其特征在于:包括启动电路,产生启动信号将所述低压电源生成电路启动,产生偏置电流控制信号和启动电流信号;误差放大电路,其启动和工作时所需的偏置电流由所述偏置电流控制信号控制,其输出端输出电流控制信号;电流控制电路,由所述电流控制信号控制其电流信号的大小;以及,电流转电压及采样电路,根据所述电流控制电路产生的电流信号生成需要的低压输出工作电源,其启动时接收所述的启动电流信号产生启动电压信号输入至所述误差放大电路的同相输入端,并对产生的低压输出工作电源进行采样,产生的采样电压信号反馈至所述误差放大电路的反相输入端;所述启动电路、误差放大电路和电流控制电路由输入的高压输入工作电源提供工作电源。
2.根据权利要求1所述的低压电源生成电路,其特征在于:所述电流转电压及采样电路包括,电流控制电路产生的电流信号经电阻器R5和R6,电阻器R6下的第一分支经电阻器R7后一支经双极晶体管Q1接地,另一支经电阻器R11接地,电阻器R6下的第二分支经电阻器R8后一支经电阻器R9和双极晶体管Q2后接地,另一支经电阻器R10后接地;电阻器R6的高电位点作为低压输出工作电源的输出点,电阻器R11的高电位端同时接收启动电路输出的启动电流信号,所述电阻器R11为所述误差放大电路提供初始的启动电压信号;电阻器R10两端的电压作为反馈至误差放大器反相输入端的采样电压信号。
3.根据权利要求2所述的低压电源生成电路,其特征在于:所述启动电路包括四个支路,其中第一支路,所述高压输入工作电源经PMOS管MP0、n个电阻器后接地,n为自然数,n≥1,其中,PMOS管MP0的源极与高压输入工作电源电连接,漏极与第一个电阻器电连接;第二支路,高压输入工作电源经电阻器R0、n个PMOS管和NMOS管MN0后接地,其中,第一个PMOS管的源极与电阻器R0电连接,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,最后一个PMOS管的漏极与NMOS管MN0的漏极电连接,每个PMOS管的栅极分别与第一支路上的相应位置上的电阻器的高电位点电连接,所述PMOS管MP0的栅极与电阻器R0的低电位点电连接;第三支路,高压输入工作电源经PMOS管MP4、NMOS管MN1和电阻器R4接地,其中,PMOS管MP4的源极与高压输入工作电源电连接,其漏极与NMOS管MN1的漏极电连接,NMOS管MN1的源极与电阻器R4电连接,其栅极与NMOS管MN0的漏极电连接,NMOS管MN0的栅极与电阻器R4的高电位点电连接;第四支路,高压输入工作电源经n个PMOS管,其中,相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接,最后一个PMOS管的漏极输出所述的启动电流信号,并与电流转电压及采样电路的电阻器R11的高电位端电连接,同时也与所述误差放大电路的同相输入端电连接,启动电路第四支路的第一个PMOS管和其第三支路上的PMOS管MP4构成第三微电流源,第四支路上的其余PMOS管的栅极分别与第二支路上相对应的PMOS管的栅极电连接。
4.根据权利要求3所述的低压电源生成电路,其特征在于:所述启动电路的第一支路,高压输入工作电源经PMOS管MP0、3个电阻器R1、R2和R3后接地;第二支路,高压输入工作电源经电阻器R0、3个PMOS管MP1~MP3和NMOS管MN0后接地,PMOS管MP1~MP3的栅极分别与电阻器R1~R3的高电位点电连接;第四支路,高压输入工作电源经3个PMOS管MP13~MP15,PMOS管MP15的漏极输出所述的启动电流信号与电流转电压及采样电路的电阻器R11的高电位端电连接,同时也与所述误差放大电路的同相输入端电连接,PMOS管MP13和PMOS管MP4构成第三微电流源,PMOS管MP14和MP15的栅极分别与其第二支路上的PMOS管MP2和MP3的栅极电连接;所述误差放大器的第一级有源负载包括顺次连接的PMOS管MP5、MP7和MP9,第二级有源负载包括顺次连接的MP6、MP8和MP12,其中,PMOS管MP5和MP6分别与PMOS管MP4构成第一和第二微电流源,PMOS管MP7和MP8的栅极和衬底均分别与启动电路第二支路的PMOS管MP2的栅极和衬底电连接,PMOS管MP9的栅极和衬底分别与启动电路第二支路的PMOS管MP3的栅极和衬底电连接,PMOS管MP12的栅极与其漏极电连接。
5.根据权利要求1至4中任一项所述的低压电源生成电路,其特征在于:所述误差放大电路的作为有源负载的PMOS管的栅极电压由所述启动电路控制,并且同一支路上的相邻两PMOS管之间通过前一PMOS管的漏极和后一PMOS管的源极电连接。
6.根据权利要求5所述的低压电源生成电路,其特征在于:所述误差放大电路为两级放大电路,第一级和第二级的由POMS管组成的有源负载分别与启动电路第三支路的PMOS管MP4构成第一和第二微电流源。
7.一种低压电源生成装置,其特征在于:包括权利要求1所述的低压电源生成电路,所述低压电源生成装置具有对外接口,所述对外接口包括高压输入工作电源的输入接口和低压输出工作电源的输出接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101436290A CN101557164B (zh) | 2009-05-27 | 2009-05-27 | 一种低压电源生成电路及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101436290A CN101557164B (zh) | 2009-05-27 | 2009-05-27 | 一种低压电源生成电路及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101557164A CN101557164A (zh) | 2009-10-14 |
CN101557164B true CN101557164B (zh) | 2011-06-22 |
Family
ID=41175146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101436290A Active CN101557164B (zh) | 2009-05-27 | 2009-05-27 | 一种低压电源生成电路及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101557164B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105790569A (zh) * | 2016-04-19 | 2016-07-20 | 华南理工大学 | 一种提高dc-dc变换器增益的混沌控制电路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847928A (zh) * | 2010-04-14 | 2010-09-29 | 广州市广晟微电子有限公司 | 低噪声线性调节器的快速启动电路及方法 |
CN103092243B (zh) * | 2011-11-07 | 2015-05-13 | 联发科技(新加坡)私人有限公司 | 信号产生电路 |
CN102842899B (zh) * | 2012-07-30 | 2015-09-30 | 中国科学院上海高等研究院 | 启动器的过流保护装置以及启动器 |
CN110545096B (zh) * | 2019-09-02 | 2023-09-15 | 成都锐成芯微科技股份有限公司 | 一种快速启动电路 |
CN114256810B (zh) * | 2020-09-22 | 2024-05-28 | 深圳英集芯科技股份有限公司 | 一种电池保护控制电路和相关芯片 |
CN115580241B (zh) * | 2022-12-09 | 2023-02-24 | 三微电子科技(苏州)有限公司 | 一种功率放大器及其偏置电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101075143A (zh) * | 2006-05-17 | 2007-11-21 | 深圳安凯微电子技术有限公司 | 一种低压线性电压调节器 |
-
2009
- 2009-05-27 CN CN2009101436290A patent/CN101557164B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101075143A (zh) * | 2006-05-17 | 2007-11-21 | 深圳安凯微电子技术有限公司 | 一种低压线性电压调节器 |
Non-Patent Citations (1)
Title |
---|
JP特开2007-215317A 2007.08.23 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105790569A (zh) * | 2016-04-19 | 2016-07-20 | 华南理工大学 | 一种提高dc-dc变换器增益的混沌控制电路 |
CN105790569B (zh) * | 2016-04-19 | 2018-04-13 | 华南理工大学 | 一种提高dc‑dc变换器增益的混沌控制电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101557164A (zh) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101557164B (zh) | 一种低压电源生成电路及装置 | |
CN101615049B (zh) | 参考缓冲电路 | |
US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
JP3782726B2 (ja) | 過電流保護回路 | |
US6794940B2 (en) | Operational amplifier circuit | |
CN113359931B (zh) | 线性稳压器及软启动方法 | |
JP5394968B2 (ja) | 差動増幅回路 | |
WO2019104467A1 (zh) | 稳压器以及电源 | |
US20120001605A1 (en) | Differential amplifier circuit and series regulator | |
CN106209098B (zh) | 一种数模转换器 | |
US10520972B2 (en) | Bandgap reference circuit | |
JP3832943B2 (ja) | 定電流源回路とそれを用いたディジタル/アナログ変換回路 | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
CN104656732A (zh) | 电压基准电路 | |
CN104881070A (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
WO2008144722A2 (en) | Class ab output stage and method for providing wide supply voltage range | |
KR101362474B1 (ko) | Cmos 서브밴드갭 기준발생기 | |
KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
JP4773991B2 (ja) | ソースフォロア回路及び半導体装置 | |
CN104216457B (zh) | 一种非带隙基准源的高阶温度补偿电路 | |
CN104953968B (zh) | 半导体电路和放大电路 | |
CN110445482B (zh) | 一种低功耗高摆率的比较器 | |
CN108362929B (zh) | 双路正端电流采样模块、采样电路、开关电路及采样方法 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
KR101915979B1 (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park, high-tech South Road No. 015 building three layer micro research Patentee after: Shenzhen Ming Microelectronics Co., Ltd. Address before: 518000 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park South high SSMEC building five floor Patentee before: Shenzhen Sunmoon Microelectronics Technology Co., Ltd. |