CN104881070A - 一种适用于mems应用的超低功耗ldo电路 - Google Patents

Abstract

本发明提供一种适用于MEMS应用的超低功耗LDO电路，包括稳定电压电路（201）、运算放大器（203）、米勒补偿结构（202）、第一电容补偿Cs、第二电容补偿Co和输出级，其中，输出级包括串联调整管P以及由取样电阻R1和R2组成的串联结构；稳定电压电路（201）为运算放大器（203）提供偏置电压和基准电压；米勒补偿结构（202）的一端连接至运算放大器（203）的输出端，另一端连接至电压Vout的输出端，第一电容补偿Cs的一端连接至电压Vout的输出端，另一端连接至取样电阻R1和R2之间的反馈点，第二电容补偿Co的一端连接至电压Vout的输出端，另一端连接至接地端，三者共同发挥作用，实现稳定LDO电路的目的。根据本发明，LDO电路可以很好地满足MEMS的系统全集成的要求。

Description

一种适用于MEMS应用的超低功耗LDO电路

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种适用于MEMS应用的超低功耗LDO电路。

背景技术

低压差稳压器（LDO）电路使用在其线性区域内运行的双极晶体管或MOSFET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压，从而为MEMS（微电子机械系统）电路提供稳定的工作电源。

如图1A所示，现有的LDO包括偏置电路101、带隙基准电压产生电路（BGR）102、运算放大器103、输出级、片外电容104五部分。偏置电路101为运算放大器103提供偏置电压，BGR102为运算放大器103的同相输入端提供基准电压，运算放大器103将输出电压Vout经过取样电阻R1、R2的分压和基准电压进行比较，将二者的差值放大后输出到输出级，控制输出级中的串联调整管P的压降，从而稳定输出电压Vout。当输出电压Vout降低时，基准电压与输出电压Vout经过取样电阻R1、R2的分压的差值增加，运算放大器103输出的驱动电压降低，从而使输出电压Vout升高。相反，若输出电压Vout超过所需要的设定值，运算放大器103输出的驱动电压升高，从而使输出电压Vout降低。所述输出级还包括由取样电阻R1和R2组成的串联结构，该串联结构的一端连接至串联调整管P的漏极，另一端连接至接地端。运算放大器103的反馈回路的一端连接至取样电阻R1和R2之间的反馈点，为其提供一个稳定电平。片外电容104的一端连接至电压Vout的输出端，另一端连接至接地端，其通常由电容C和等效寄生电阻R组成的串联结构构成，起到稳定补偿的作用。

对于BGR102而言，其包含一个运算放大电路，如图1B所示，该运算放大电路包含一个运算放大器A，三个MOS管M1、M2和M3，以及三个双极晶体管B1、B2和B3。因此，BGR102需要消耗大量电流。此外，LDO一般和MEMS形成在同一个芯片100中，LDO的高功耗特性不能满足MEMS的低功耗要求。由于负载电流的不稳定，出于电路稳定性的考量，需要在芯片100之外形成片外电容104，根据不同的负载电流而采用不同的电容，因而与MEMS电路全集成（即整个电路的各个组成部分形成于同一个芯片）的要求不符。

因此，需要提出具有新型电路结构的LDO，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种适用于MEMS应用的超低功耗LDO电路，其特征在于，包括稳定电压电路（201）、运算放大器（203）、米勒补偿结构（202）、第一电容补偿Cs、第二电容补偿Co和输出级，其中，所述输出级包括串联调整管P以及由取样电阻R1和R2组成的串联结构，所述串联结构的一端连接至电压Vout的输出端，另一端连接至接地端，所述串联调整管P的栅极连接至所述运算放大器（203）的输出端，源极连接至电压Vin的输入端，漏极连接至所述电压Vout的输出端；所述稳定电压电路（201）为所述运算放大器（203）提供偏置电压，为运算放大器（203）的同相输入端提供基准电压；所述运算放大器（203）的反馈回路的一端连接至所述取样电阻R1和R2之间的反馈点，提供一个稳定电平；所述米勒补偿结构（202）的一端连接至所述运算放大器（203）的输出端，另一端连接至所述电压Vout的输出端；所述第一电容补偿Cs的一端连接至所述电压Vout的输出端，另一端连接至所述取样电阻R1和R2之间的反馈点；所述第二电容补偿Co的一端连接至所述电压Vout的输出端，另一端连接至所述接地端；所述第一电容补偿Cs与所述取样电阻R1并联，所述第二电容补偿Co与所述串联结构并联，所述第一电容补偿Cs和所述第二电容补偿Co与所述米勒补偿结构（202）共同发挥作用，实现稳定所述LDO电路的目的。

进一步，所述米勒补偿结构（202）由串联的电容Cm和电阻Rm构成，所述电容Cm的一端连接至所述运算放大器（203）的输出端，所述电阻Rm的一端连接至所述串联调整管P的漏极。

进一步，在所述LDO电路通过大负载电流时，以所述米勒补偿结构（202）和所述第二电容补偿Co的稳定补偿作用为主；在所述LDO电路通过小负载电流时，以所述第一电容补偿Cs和所述第二电容补偿Co的稳定补偿作用为主。

进一步，所述稳定电压电路（201）包括四个MOS管M1、M2、M3和M4以及一个电阻Rs，其中，所述MOS管M1和M2构成第一电流源，所述M1和M2的栅极接在一起连接至所述偏置电压Vbias的输出端，所述M1的源极连接至接地端，所述M1的漏极连接至所述偏置电压Vbias的输出端，所述M2的源极连接至所述电阻Rs的一端，所述电阻Rs的另一端连接至接地端，所述M2的漏极连接至所述M3的漏极；所述MOS管M3和M4构成第二电流源，所述M3和M4的栅极接在一起连接至所述M3的漏极，所述M3和M4的源极均连接至所述电压Vin的输入端，所述M4的漏极连接至所述偏置电压Vbias的输出端。

进一步，所述第一电流源和所述第二电流源互相为参考电流Iout，所述电流Iout与所述电压Vin无关，从而所述偏置电压Vbias与所述电压Vin无关。

进一步，所述LDO电路与所述MEMS形成于同一个芯片（200）中。

进一步，所述运算放大器（203）的电路结构是包括五个MOS管M5、M6、M7、M8和M9的CMOS运算放大器电路（204），其中，所述M5和M6为NMOS，所述M7和M8为PMOS，所述M9为NMOS；所述稳定电压电路（201）输出的所述偏置电压Vbias分别输入至所述M5和M9的栅极，所述M9的源极连接至接地端，所述M9的漏极与所述M5和M6的源极接在一起；所述M7和M8的栅极接在一起连接至所述M8的漏极，所述M7和M8的源极均连接至所述电压Vin的输入端，所述M7的漏极与所述M5的漏极接在一起引出所述电路（204）的输出端，所述M8的漏极与所述M6的漏极接在一起，所述M6的栅极连接至所述取样电阻R1和R2之间的反馈点，提供所述稳定电平；所述电路（204）的输出端与所述串联调整管P的栅极和所述米勒补偿结构202中的电容Cm的一端接在一起。

根据本发明，LDO电路可以很好地满足MEMS电路的系统全集成的要求。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为现有的LDO电路的电路图；

图1B为图1A中示出的BGR电路的电路图；

图2A为本发明提出的LDO电路的电路图；

图2B为图2A中示出的稳定电压提供源的电路图；

图2C为图2A中示出的运算放大器的电路图的一个示例。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的适用于MEMS应用的超低功耗LDO。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

为了解决现有的LDO不能满足MEMS电路的低功耗要求以及需要配置起到稳定补偿作用的片外电容不能满足MEMS电路全集成的要求的问题，本发明提出一种新型LDO电路，通过去掉BGR电路、采用与电源电压无关的偏置来产生稳定电压的电路结构，以及通过将米勒补偿和在输出电压Vout的输出端与取样电阻之间增加的两个并联电容的补偿共存来满足大负载电流及小负载电流时电路的稳定性要求的方式，使LDO电路更好地满足MEMS电路的应用需求。

如图2A所示，本发明提出的LDO电路与MEMS电路形成于同一个芯片200中，所述LDO电路包括稳定电压电路201、运算放大器203、米勒补偿结构202、第一电容补偿Cs、第二电容补偿Co以及输出级，其中，输出级包括串联调整管P以及由取样电阻R1和R2组成的串联结构，该串联结构的一端连接至电压Vout的输出端，另一端连接至接地端。运算放大器203的反馈回路的一端连接至取样电阻R1和R2之间的反馈点，为其提供一个稳定电平。串联调整管P为PMOS，其栅极连接至运算放大器203的输出端，源极连接至电压Vin的输入端，漏极连接至电压Vout的输出端。米勒补偿结构202的一端连接至运算放大器203的输出端，另一端连接至电压Vout的输出端，米勒补偿结构202由串联的电容Cm和电阻Rm构成，电容Cm的一端连接至运算放大器203的输出端，电阻Rm的一端连接至串联调整管P的漏极。第一电容补偿Cs的一端连接至电压Vout的输出端，另一端连接至取样电阻R1和R2之间的反馈点。第二电容补偿Co的一端连接至电压Vout的输出端，另一端连接至接地端。第一电容补偿Cs与取样电阻R1并联，第二电容补偿Co与由取样电阻R1和R2组成的串联结构并联，第一电容补偿Cs和第二电容补偿Co与米勒补偿结构202共同发挥作用，实现稳定LDO电路的目的：在所述LDO电路通过大负载电流时，以米勒补偿结构202和第二电容补偿Co的稳定补偿作用为主；在所述LDO电路结构通过小负载电流时，以第一电容补偿Cs和第二电容补偿Co的稳定补偿作用为主。

稳定电压电路201为运算放大器203提供偏置电压，为运算放大器203的同相输入端提供基准电压，运算放大器203将输出电压Vout经过取样电阻R1的分压和基准电压进行比较，将二者的差值放大后输出到输出级，控制输出级中的串联调整管P的压降，从而稳定输出电压Vout。当输出电压Vout降低时，基准电压与输出电压Vout经过取样电阻R1的分压的差值增加，运算放大器203输出的驱动电压降低，使得串联调整管P的电流Ids增大，Vds降低，从而使输出电压Vout升高。相反，若输出电压Vout超过所需要的设定值，运算放大器203输出的驱动电压升高，使得串联调整管P的电流Ids减小，Vds升高，从而使输出电压Vout降低。

如图2B所示，稳定电压电路201包括四个MOS管M1、M2、M3和M4以及一个电阻Rs。MOS管M1和M2构成第一电流源，M1和M2的栅极接在一起连接至偏置电压Vbias的输出端，M1的源极连接至接地端，M1的漏极连接至偏置电压Vbias的输出端，M2的源极连接至电阻Rs的一端，电阻Rs的另一端连接至接地端，M2的漏极连接至M3的漏极。MOS管M3和M4构成第二电流源，M3和M4的栅极接在一起连接至M3的漏极，M3和M4的源极均连接至电压Vin的输入端，M4的漏极连接至偏置电压Vbias的输出端。

所述第一电流源和所述第二电流源互相为参考电流Iout，由图2B所示的电路图可得如下推导过程：

V_GS1＝V_GS2+I_outR_S

即 $\sqrt{\frac{{2I}_{\mathrm{out}}}{{\mathrm{\μ}}_n{C}_{\mathrm{OK}}{(W/L)}_N}}+V_{\mathrm{TH}1}=\sqrt{\frac{{2I}_{\mathrm{out}}}{{\mathrm{\μ}}_n{C}_{\mathrm{OK}}K{(W/L)}_N}}+V_{\mathrm{TH}2}+I_{\mathrm{out}}{R}_S$

忽略体效应，有

$\sqrt{\frac{{2I}_{\mathrm{out}}}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}{(W/L)}_N}}(1-\frac{1}{\sqrt{K}})=I_{\mathrm{out}}{R}_S$

由此，得到下式

$I_{\mathrm{out}}=\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}{(W/L)}_N}\frac{1}{R_S^2}{(1-\frac{1}{\sqrt{K}})}^2$

从上式可以看出，电流Iout与电源电压Vin无关，从而偏置电压Vbias与电源电压Vin无关，可以作为供给运算放大器203的偏置电压使用，也可以作为供给运算放大器203的稳定电压使用。

由于稳定电压电路201输出的偏置电压Vbias既可以作为供给运算放大器203的偏置电压使用，也可以作为供给运算放大器203的稳定电压使用，因此，可以省去现有的LDO电路中的带隙基准电压产生电路（BGR），进而有效降低LDO电路的功耗。同时，本发明采用米勒补偿结构202与第一电容补偿Cs和第二电容补偿Co共存的方式来实现对LDO电路的稳定补偿，且米勒补偿结构202与第一电容补偿Cs和第二电容补偿Co可以与MEMS电路形成于同一个芯片200中，即通过片内补偿的方式实现不同电流负载时的电路稳定。基于上述两个方面，本发明提出的LDO电路可以很好地满足MEMS电路的系统全集成的要求。

如图2C所示，本发明提出的LDO电路中的运算放大器203的电路结构可以是由虚线框起来的两级CMOS运算放大器电路204。该电路204包括五个MOS管M5、M6、M7、M8和M9，其中，M5和M6为NMOS，M7和M8为PMOS，M9为NMOS。稳定电压电路201输出的偏置电压Vbias分别输入至M5和M9的栅极，M9的源极连接至接地端，M9的漏极与M5和M6的源极接在一起，M7和M8的栅极接在一起连接至M8的漏极，M7和M8的源极均连接至电压Vin的输入端，M7的漏极与M5的漏极接在一起引出电路204的输出端，M8的漏极与M6的漏极接在一起，M6的栅极连接至取样电阻R1和R2之间的反馈点，为其提供一个稳定电平，电路204的输出端与串联调整管P的栅极和米勒补偿结构202中的电容Cm的一端接在一起。需要说明的是，上述电路204仅是运算放大器203的电路结构的一种示例，本发明提出的LDO电路中的运算放大器203的电路结构还可以由其它可以实现同等功能的电路构成。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种适用于MEMS应用的超低功耗LDO电路，其特征在于，包括稳定电压电路（201）、运算放大器（203）、米勒补偿结构（202）、第一电容补偿Cs、第二电容补偿Co和输出级，其中，所述输出级包括串联调整管P以及由取样电阻R1和R2组成的串联结构，所述串联结构的一端连接至电压Vout的输出端，另一端连接至接地端，所述串联调整管P的栅极连接至所述运算放大器（203）的输出端，源极连接至电压Vin的输入端，漏极连接至所述电压Vout的输出端；所述稳定电压电路（201）为所述运算放大器（203）提供偏置电压，为运算放大器（203）的同相输入端提供基准电压；所述运算放大器（203）的反馈回路的一端连接至所述取样电阻R1和R2之间的反馈点，提供一个稳定电平；所述米勒补偿结构（202）的一端连接至所述运算放大器（203）的输出端，另一端连接至所述电压Vout的输出端；所述第一电容补偿Cs的一端连接至所述电压Vout的输出端，另一端连接至所述取样电阻R1和R2之间的反馈点；所述第二电容补偿Co的一端连接至所述电压Vout的输出端，另一端连接至所述接地端；所述第一电容补偿Cs与所述取样电阻R1并联，所述第二电容补偿Co与所述串联结构并联，所述第一电容补偿Cs和所述第二电容补偿Co与所述米勒补偿结构（202）共同发挥作用，实现稳定所述LDO电路的目的。

2.根据权利要求1所述的电路，其特征在于，所述米勒补偿结构（202）由串联的电容Cm和电阻Rm构成，所述电容Cm的一端连接至所述运算放大器（203）的输出端，所述电阻Rm的一端连接至所述串联调整管P的漏极。

3.根据权利要求1所述的电路，其特征在于，在所述LDO电路通过大负载电流时，以所述米勒补偿结构（202）和所述第二电容补偿Co的稳定补偿作用为主；在所述LDO电路通过小负载电流时，以所述第一电容补偿Cs和所述第二电容补偿Co的稳定补偿作用为主。

4.根据权利要求1所述的电路，其特征在于，所述稳定电压电路（201）包括四个MOS管M1、M2、M3和M4以及一个电阻Rs，其中，所述MOS管M1和M2构成第一电流源，所述M1和M2的栅极接在一起连接至所述偏置电压Vbias的输出端，所述M1的源极连接至接地端，所述M1的漏极连接至所述偏置电压Vbias的输出端，所述M2的源极连接至所述电阻Rs的一端，所述电阻Rs的另一端连接至接地端，所述M2的漏极连接至所述M3的漏极；所述MOS管M3和M4构成第二电流源，所述M3和M4的栅极接在一起连接至所述M3的漏极，所述M3和M4的源极均连接至所述电压Vin的输入端，所述M4的漏极连接至所述偏置电压Vbias的输出端。

5.根据权利要求4所述的电路，其特征在于，所述第一电流源和所述第二电流源互相为参考电流Iout，所述电流Iout与所述电压Vin无关，从而所述偏置电压Vbias与所述电压Vin无关。

6.根据权利要求1所述的电路，其特征在于，所述LDO电路与所述MEMS形成于同一个芯片（200）中。

7.根据权利要求1所述的电路，其特征在于，所述运算放大器（203）的电路结构是包括五个MOS管M5、M6、M7、M8和M9的CMOS运算放大器电路（204），其中，所述M5和M6为NMOS，所述M7和M8为PMOS，所述M9为NMOS；所述稳定电压电路（201）输出的所述偏置电压Vbias分别输入至所述M5和M9的栅极，所述M9的源极连接至接地端，所述M9的漏极与所述M5和M6的源极接在一起；所述M7和M8的栅极接在一起连接至所述M8的漏极，所述M7和M8的源极均连接至所述电压Vin的输入端，所述M7的漏极与所述M5的漏极接在一起引出所述电路（204）的输出端，所述M8的漏极与所述M6的漏极接在一起，所述M6的栅极连接至所述取样电阻R1和R2之间的反馈点，提供所述稳定电平；所述电路（204）的输出端与所述串联调整管P的栅极和所述米勒补偿结构202中的电容Cm的一端接在一起。