CN101419477B

CN101419477B - 提供多输出电压的可控低压差线性稳压电路

Info

Publication number: CN101419477B
Application number: CN 200710166861
Authority: CN
Inventors: 朱海刚
Original assignee: Samsung Semiconductor China R&D Co Ltd; Samsung Electronics Co Ltd
Current assignee: Samsung Semiconductor China R&D Co Ltd; Samsung Electronics Co Ltd
Priority date: 2007-10-22
Filing date: 2007-10-22
Publication date: 2013-04-03
Anticipated expiration: 2027-10-22
Also published as: CN101419477A

Abstract

提供了一种低压差线性稳压电路，包括：带隙基准电压电路，产生基准电压；误差放大器，其负向端接收带隙基准电压电路输出的基准电压；驱动缓冲电路，其正向端与误差放大器的输出端相连接，负向端与输出端短接；功率PMOS管，其源极接收低压差线性稳压电路的电源电压，漏极输出电压，并且栅极连接到驱动缓冲电路的输出端；反馈控制电路，连接在误差放大器的正向端和功率PMOS管的漏极之间，用于反馈输出电压。所述低压差线性稳压电路通过两个信号来控制反馈电阻网络的反馈系数，从而实现多电压输出。此外，通过采用单位增益结构的宽带低功耗运算跨导放大电路来实现驱动缓冲电路，保证了高负载电流电路的稳定工作和快速响应性能。

Description

提供多输出电压的可控低压差线性稳压电路

技术领域

本发明涉及一种低压差线性稳压电路，更具体地讲，涉及一种提供多输出电压的可控低压差线性稳压电路。

背景技术

低压差线性稳压电路是电源集成电路中的一个重要分支，和基于脉冲宽度调制(PWM)、脉冲频率调制(PFM)原理的DC-DC(直流-直流)转换器相比，它具有低成本、低噪声和静态电流小以及无需电感的优点。在便携式电子产品中，经常会使用低压差线性稳压电路作为系统的电源。

图1示出传统的低压差线性稳压电路的原理图。如图1所示，传统的低压差线性稳压电路包括基准电压电路、误差放大器OTA1、功率PMOS管、反馈电阻网络。基准电压电路一般采用带隙基准电压电路，误差放大器OTA1一般为两级差分运算放大器，功率PMOS管为大沟道宽度、小沟道长度的大尺寸PMOS管，也有利用特殊工艺制造的功率PMOS管，如PDMOS管等。

功率PMOS管的源极输入电压(即，低压差线性稳压电路的电源电压Vin)，漏极输出电压，输出电压经过反馈电阻网络分压后输入误差放大器OTA1的正向端，基准电压输入误差放大器OTA1的负向端，误差放大器OTA1比较并放大正负两端的输入电压，并输出电压以控制功率PMOS管的栅极，从而得到输出电压。这样，误差放大器OTA1、PMOS功率管和反馈电阻网络构成一个稳定的反馈环路。

在反馈环路具有足够的增益和相位阈度的基础上，输出电压值只与基准电压和反馈电阻网络的反馈系数有关，与输入电压无关。同时，因为基准电压具有极低的温漂，所以如果反馈电阻网络匹配良好，那么输出电压也具有较低的温漂。从而能够实现一种高精度、低噪声和纹波的输出电压。

然而，传统的低压差线性稳压电路具有以下两个问题。

首先，传统的低压差线性稳压电路一般只有固定输出电压和外部可调输出电压两种类型。固定输出电压电路只能提供一种输出电压值；外部可调输出电压电路需要在外部连接不同阻值的电阻来获得不同的输出电压，这种方法由于需要外部电阻，不仅增加了应用成本，而且外部电阻的精度和温度系数等严重影响了输出电压的精度。

其次，当输出驱动电流要求较高时，功率PMOS管的尺寸也相应增大，从而功率PMOS管的栅极寄生电容相应增大，这使得环路的第一寄生极点(即，最靠近主极点的寄生极点)的频率相应降低。另一方面，大的驱动电流使得环路的第一主极点向更高的频率移动。这样，第一主极点和第一寄生极点靠近，导致环路的相位阈度大幅下降，从而整个电路不能稳定工作。目前的解决方式一般是使用高ESR(等效串联电阻)的负载电容来产生一个左半平面零点来消除第一寄生极点。但是，高ESR的负载电容增加了应用成本，并且会降低电路的瞬态性能。另外一种解决方式是在误差放大器和功率PMOS管之间增加一级源随器结构的驱动缓冲级来隔离误差放大电路的高输出阻抗和功率PMOS管的栅极大寄生电容。但是，源随器结构的驱动缓冲级会使输入和输出电压产生电平位移，导致功率PMOS管无法导通或截止。

发明内容

本发明示例性实施例的一方面在于至少解决上述问题和/或缺点，并至少提供以下优点。因此，本发明示例性实施例的一方面在于提供一种能够提供多输出电压的可控低压差线性稳压电路。

根据本发明的一方面，提供了一种低压差线性稳压电路，包括：带隙基准电压电路，产生基准电压；误差放大器，其负向端接收带隙基准电压电路输出的基准电压；驱动缓冲电路，其正向端与误差放大器的输出端相连接，负向端与输出端短接；功率PMOS管，其源极接收低压差线性稳压电路的电源电压，漏极输出电压，并且栅极连接到驱动缓冲电路的输出端；反馈控制电路，连接在误差放大器的正向端和功率PMOS管的漏极之间，用于反馈输出电压。

所述低压差线性稳压电路通过使用反馈控制电路实现了多电压输出。此外，通过采用由单位增益结构的宽带低功耗运算跨导放大电路实现的驱动缓冲电路，保证了高负载电流电路的稳定工作和快速响应性能。

附图说明

通过下面结合附图对实施例进行的描述，本发明的这些和/或其他方面和优点将会变得清楚和更易于理解，其中：

图1示出传统的低压差线性稳压电路的原理图；

图2示出根据本发明实施例的低压差线性稳压电路的原理图；

图3是示出根据本发明实施例的低压差线性稳压电路中采用单位增益结构的宽带低功耗运算跨导放大电路实现的驱动缓冲电路的电路图；和

图4是示出根据本发明实施例的低压差线性稳压电路中的反馈控制电路的电路图。

具体实施方式

现在对本发明实施例进行详细的描述，其示例表示在附图中，其中，相同的标号始终表示相同部件。下面通过参照附图对实施例进行描述以解释本发明。

图2示出根据本发明实施例的低压差线性稳压电路的原理图。参照图2，所述低压差线性稳压电路包括带隙基准电压电路201、误差放大器OTA1 202、驱动缓冲电路OTA2 203、功率PMOS管204和反馈控制电路205。功率PMOS管204的源极输入电压(即，低压差线性稳压电路的电源电压Vin)，漏极输出电压。反馈控制电路205连接在误差放大器OTA1 202的正向端和输出电压端之间，带隙基准电压电路201的输出基准电压与误差放大器OTA1 202的负向端连接，误差放大器OTA1 202的输出端和驱动缓冲电路OTA2 203的正向端连接，误差缓冲电路OTA2 203的负向端与其输出端短接，驱动缓冲电路OTA2 203的输出端连接到功率PMOS管的栅极。

在低压差线性稳压电路的输出端连接有外部负载R_L。同时，在低压差线性稳压电路的输出端与地之间连接有电容器C_L，从而在输出端产生频率约为1/2πR_LC_L的稳压电路的主极点，使得低压差线性稳压电路具有足够的相位阈度，保持整个电路稳定工作。在本实施例中，C_L＝1μF。然而，本发明不限于此，也可采用其他容值较大的电容器。

图3是示出根据本发明实施例的低压差线性稳压电路中采用单位增益结构的宽带低功耗运算跨导放大电路实现的驱动缓冲电路驱动缓冲电路OTA2203的电路图，其中，偏置(Bias)端由带隙基准电压电路201提供。参照图3，驱动缓冲电路OTA2 203采用单位增益结构的宽带低功耗运算跨导放大电路来实现。驱动缓冲电路OTA2 203用来隔离误差放大电路的高输出阻抗和功率PMOS管的栅极大寄生电容。从电路的ac分析上看，驱动缓冲电路OTA2 203把一个较低频率的寄生极点分裂成两个较高频率的极点，从而增大了由误差放大器OTA1 202、驱动缓冲电路OTA2 203、功率PMOS管204和反馈控制电路205中的反馈电阻网络构成的负反馈环路的相位阈度和单位增益带宽，保证稳压电路的稳定性和快速响应能力。与单管源跟随器结构的驱动缓冲电路相比，这种采用单位增益结构的宽带低功耗运算跨导放大电路的驱动缓冲电路，不会产生输入输出电平位移，从而能够保证功率PMOS管的正常开启和关断。原有结构和根据本发明实施例的结构的寄生极点位置由如下公式表述：

原有结构：一个较低频率的寄生极点，f_p＝1/2πR_EAoutC_pmos。

本发明实施例：两个频率较高的寄生节点，f_p1＝1/2πRE_AoutC_OTA2in和f_p2＝1/2πR_OTA2outC_pmos。

其中，R_EAout为原有结构中误差放大器的输出阻抗，C_pmos为功率PMOS的栅极寄生电容，R_OTA2out为驱动缓冲电路OTA2 203的输出阻抗，C_OTA2in为驱动缓冲电路OTA2 203的输入电容。

驱动缓冲电路OTA2 203的输出电阻为R_OTA2out＝1/g_m·N，因此，f_p2＝g_m·N/2πC_pmos，其中，g_m为驱动缓冲级电路输入管(即，功率PMOS管)的跨导，

N = \frac{{(W / L)}_{MP 4}}{{(W / L)}_{MP 2}},

(W/L)_MP4为图3中MP4管的沟道宽度和沟道长度之比，(W/L)_MP2为图3中MP2管的沟道宽度和沟道长度之比。而驱动缓冲电路OTA2 203的输入电容C_OTA2in与驱动缓冲级电路输入管(即，功率PMOS管)的沟道宽度和沟道长度的乘积W·L成正比。因此，可通过调整以上参数来设置f_p1和f_p2的位置。

图4是示出根据本发明实施例的低压差线性稳压电路中的反馈控制电路205的电路图。通过应用反馈控制电路，可以实现一种可控输出电压的低压差线性稳压电路。增加的反馈控制电路没有静态功耗，而且其占用的硅片面积跟原电路面积相比也很小。

参照图4，反馈控制电路205由2-4译码电路、开关电路和反馈电阻网络三部分构成。反馈电阻网络包括四个电阻R1、R2、R3和R4，串联连接在低压差线性稳压电路的输出端和地之间。R1的输入端与低压差线性稳压电路的输出端相连接，R1的输出端与R2的输入端相连接。R2的输出端与R3的输入端相连接，R3的输出端与R4的输入端相连接，R4的输出端连接到地。开关电路包括四个开关S1、S2、S3和S4，它们分别连接在OTA1 202的正向输入端和四个电阻的输入端之间。2-4译码电路的两个输入信号分别为A和B，其值为0或Vin。2-4译码电路将两个输入信号译码为O1、O2、O3和O4这四个信号。所述四个信号通过分别控制四个开关S1、S2、S3和S4的开关状态来决定整个环路的反馈系数，从而得到不同的输出电压值。具体输出电压的推导公式如下：

当S1导通时，Vreg＝Vbgr；

当S2导通时，

Vreg = Vbgr \cdot \frac{R_{1} + R_{2} + R_{3} + R_{4}}{R_{2} + R_{3} + R_{4}};

当S3导通时，

Vreg = Vbgr \cdot \frac{R_{1} + R_{2} + R_{3} + R_{4}}{R_{3} + R_{4}};

当S4导通时，

Vreg = Vbgr \cdot \frac{R_{1} + R_{2} + R_{3} + R_{4}}{R_{4}} .

其中，Vreg为输出电压，Vbgr为基准电压。

当基准电压为1.2V时，为了得到与输出电压1.2V、1.5V、1.8V和2.5V分别相应的反馈系数，电阻网络的设计中R1∶R2∶R3∶R4的比值为15∶10∶14∶36。根据以上公式，低压差线性稳压电路的具体输出电压控制如表1所示。

表1

A	B	O1	O2	O3	O4	REG
							0	0	Vin	0	0	0	1.2V
0	Vin	0	Vin	0	0	1.5V
							Vin	0	0	0	Vin	0	1.8V
Vin	Vin	0	0	0	Vin	2.5V

本发明的所有电路均在标准CMOS工艺下实现，并未采用特殊工艺制作的MOS管。

综上所述，根据本发明的低压差线性稳压电路通过使用反馈控制电路实现了多电压输出。此外，通过在误差放大器的输出端功率PMOS管的栅极之间采用由单位增益结构的宽带低功耗运算跨导放大电路实现的驱动缓冲电路，保证了高负载电流电路的稳定工作和快速响应性能。

虽然已经参照本发明的特定示例性实施例显示和描述了本发明，但是本领域技术人员应该理解，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。

Claims

1.一种低压差线性稳压电路，包括：

带隙基准电压电路，产生基准电压；

误差放大器，其负向端接收带隙基准电压电路输出的基准电压；

驱动缓冲电路，其正向端与误差放大器的输出端相连接，负向端与输出端短接，其中，驱动缓冲电路是采用单位增益结构的宽带低功耗运算跨导放大电路；

功率PMOS管，其源极接收低压差线性稳压电路的电源电压，漏极输出电压，并且栅极连接到驱动缓冲电路的输出端；

反馈控制电路，连接在误差放大器的正向端和功率PMOS管的漏极之间，用于反馈输出电压，

其中，反馈控制电路包括：

2-4译码电路，其两个输入信号分别为0或低压差线性稳压电路的电源电压，并输出将两个输入信号译码而得到的四个输出信号；

反馈电阻网络，由四个串联连接的电阻器构成，连接在输出电压和地之间，其中，所述四个串联连接的电阻器中的第一电阻器的输入端连接到输出电压，而第四电阻器的输出端连接到地；

开关电路，包括四个开关，所述四个开关分别连接在误差放大器的正向端和所述四个串联连接的电阻器的输入端之间，并且所述四个开关分别由2-4译码器的所述四个输出信号控制其导通与否。

2.如权利要求1所述的低压差线性稳压电路，还包括：

电容器，连接在功率PMOS管的漏极和地之间，用于产生低压差线性稳压电路的主极点，使得低压差线性稳压电路具有足够的相位裕度。

3.如权利要求1所述的低压差线性稳压电路，其中，通过根据2-4译码电路的输出信号导通开关电路中不同的开关，低压差线性稳压电路被控制以提供多个不同的输出电压。