CN207488871U - 一种采用新型缓冲器的cmos低压差线性稳压器 - Google Patents

Abstract

本实用新型公开了一种采用新型缓冲器的CMOS低压差线性稳压器，包括依次连接的带隙基准源电路、误差放大器电路、缓冲器电路以及输出电路；带隙基准源电路，采用与绝对温度成正比的电流型带隙基准结构；误差放大器电路，采用折叠式共源共栅结构，并采用PMOS管作为输入；缓冲器电路，采用超级源极跟随器和电流镜电路；输出电路，采用功率调整管和负载级联的结构；带隙基准源电路为误差放大器电路提供稳定的电压信号，并作为CMOS低压差线性稳压器的输入级；误差放大器电路用于比较输出反馈取样信号与基准电压；缓冲器电路用于提高CMOS低压差线性稳压器的瞬态特性。本实用新型显著提高了CMOS低压差线性稳压器的瞬态性能，大大减小了其空载时的静态电流。

Description

一种采用新型缓冲器的CMOS低压差线性稳压器

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种采用新型缓冲器的CMOS低压差线性稳压器。

背景技术

稳压器是能够稳定输出电压的电路器件，它能够自动调节输出电压，将波动较大或者不满足产品工作需求的电源电压稳定在其设定的正常工作范围内，为负载提供一个恒定的输出电压，从而使负载能在额定工作电压下正常工作。随着消费类电子产品的迅速普及，以及半导体制造工艺的逐步提升，稳压器中的低压差线性稳压器被大量应用在消费类电子产品中，这是因为，低压差线性稳压器性能优异，能够给电路系统中的各个模块供应稳定的直流电压。

然而，传统的共漏极放大器结构的缓冲器，其采用的电阻加电容串联的密勒补偿结构，往往导致电路不能有恒定的带宽，且系统瞬态响应能力也较低。

实用新型内容

为了解决现有技术的问题，本实用新型实施例提供了一种采用新型缓冲器的CMOS低压差线性稳压器。所述技术方案如下：

一种采用新型缓冲器的CMOS低压差线性稳压器，包括依次连接的带隙基准源电路、误差放大器电路、缓冲器电路以及输出电路；

所述带隙基准源电路，采用与绝对温度成正比的电流型带隙基准结构；

所述误差放大器电路，采用折叠式共源共栅结构，并采用PMOS管作为输入；

所述缓冲器电路，采用超级源极跟随器和电流镜电路；

所述输出电路，采用功率调整管和负载级联的结构；

所述带隙基准源电路为所述误差放大器电路提供稳定的电压信号，并作为所述CMOS低压差线性稳压器的输入级；所述误差放大器电路用于比较输出反馈取样信号与基准电压；所述缓冲器电路用于提高所述CMOS低压差线性稳压器的瞬态特性。

进一步的，所述误差放大器电路的正向输入端与所述带隙基准源电路的输出端连接；所述误差放大器电路的负向输入端与所述输出电路连接，形成反馈回路；所述误差放大器电路的输出端与所述缓冲器电路的PMOS管的栅极连接；所述误差放大器电路还输入有偏置电压。

进一步的，所述缓冲器电路与所述输出电路中功率调整管的栅极连接。

进一步的，所述电流镜电路包括两个PMOS管和两个NMOS管。

本实用新型实施例提供的技术方案带来的有益效果是：

本实用新型实施例通过引入采用超级源极跟随器和电流镜电路的缓冲器电路，能够显著提高CMOS低压差线性稳压器的瞬态性能，大大减小了空载时的静态电流，并且由于降低了缓冲器的输出阻抗，扩展了系统的带宽，进而减小了环路的响应时间。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种采用新型缓冲器的CMOS低压差线性稳压器的模块示意图；

图2是本实用新型实施例提供的一种误差放大器电路图；

图3是本实用新型实施例提供的一种缓冲器电路图；

图4是本实用新型实施例提供的一种输出电路图；

图5是本实用新型实施例提供的一种采用新型缓冲器的CMOS低压差线性稳压器的电路图；

图6是本实用新型实施例提供的一种采用新型缓冲器的CMOS低压差线性稳压器的稳定性仿真曲线图；

图7是本实用新型实施例提供的一种采用新型缓冲器的CMOS低压差线性稳压器的瞬态响应仿真曲线图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

本实用新型实施例提供了一种采用新型缓冲器的CMOS低压差线性稳压器，参见图1，包括依次连接的带隙基准源电路10、误差放大器电路20、缓冲器电路30以及输出电路40；

带隙基准源电路10，采用与绝对温度成正比的电流型带隙基准结构；

误差放大器电路20，采用折叠式共源共栅结构，并采用PMOS管作为输入；

缓冲器电路30，采用超级源极跟随器和电流镜电路；

输出电路40，采用功率调整管和负载级联的结构；

带隙基准源电路10为误差放大器电路20提供稳定的电压信号，并作为CMOS低压差线性稳压器的输入级；误差放大器电路20用于比较输出反馈取样信号与基准电压；缓冲器电路30用于提高CMOS低压差线性稳压器的瞬态特性。

具体的，带隙基准源电路10输出的与绝对温度无关的带隙电压V₀的表达式为：

由于双极结型晶体管的基极-发射极电压具有负的温度系数，而V_T具有正温度系数，因此调节电阻R1-R3的大小可将正负温度系数抵消，从而得到一个与温度无关的基准电压V₀。

在本实施例中，误差放大器电路20的正向输入端与带隙基准源电路10的输出端连接；误差放大器电路20的负向输入端与输出电路40连接，形成反馈回路；误差放大器电路20的输出端与缓冲器电路30的PMOS管的栅极连接；误差放大器电路20还输入有偏置电压。

具体的，参见图2，误差放大器电路20，采用折叠式共源共栅结构，具有很高的增益，并采用PMOS管作为输入，降低了输入噪声，其中，VBIAS1、VBIAS2和VBIAS3为偏置电压。

在本实施例中，缓冲器电路30与输出电路40中的功率调整管的栅极连接。

在本实施例中，电流镜电路包括两个PMOS管和两个NMOS管。

具体的，参见图3，缓冲器电路30的主体电路为M10和M11构成的超级源级跟随器，辅助部分为M12及M13、M14及M15组成的电流镜电路。当流过功率调整管Mp的电流增大时，经低压差线性稳压器环路作用N1和N2处的电压降低，则M14栅源电压增大，提高了M11的跨导gm11，降低了缓冲器的输出电阻rob；另外，如上，流过M14的电流增大，使得gm14也同时增加，亦会降低输出阻抗rob值。与此同时，N1处的电压降低，导致M10的栅电压升高，即Vgs10增加，从而提高了gm10，这也对输出电阻rob的减小做出了贡献，当负载从轻载跳变到重载时，N1处电压的降低，使得M10的栅极电压升高，那么流过M10的电流增加，以更快的速度给功率调整管Mp的寄生电容放电，从而使得N2的电压以更快的速率下降，同理，当负载从重载跳变到轻载时，M14将提供额外的电流给功率调整管Mp的寄生电容充电，从而使得N2的电压以更快的速率上升。

在本实施例中，参见图4，输出电路40，采用功率调整管Mp和负载级联的结构，负载级联的结构由C_L、R_L及R1、R2构成。

参见图5，在本实施例中，还提供了一种采用新型缓冲器的CMOS低压差线性稳压器的电路图，图中各电路以symbol方式呈现。

具体地，带隙基准源电路10通过带隙基准源端Vref与误差放大器电路20连接；误差放大器电路20为整个低压差线性稳压器的输入级。

具体地，误差放大器电路20采用PMOS管作为输入，可降低输入噪声的影响，电流镜采用的是自偏置的共源共栅结构电流镜，具有很高的增益；误差放大器电路20的正向输入端连接着带隙基准源电路10的带隙基准源端，负向输入端通过N3端连接到输出电路40，组成反馈回路，误差放大器电路20的输出端通过N1端连接着缓冲器电路30的PMOS管M11的栅极；BIAS模块提供偏置电压，分别为VBIAS1、VBIAS2、VBIAS3。

具体地，缓冲器电路30通过N1端连接着误差放大器电路20的输出端，通过N2端连接着输出电路40中功率调整管Mp的栅极。

具体地，输出电路40由功率调整管Mp和负载组成，通过功率调整管Mp的栅极连接着缓冲器电路30，通过N1端连接着误差放大器电路20的负向输入端；输出电路40为整个CMOS低压差线性稳压器的输出端，输出端为Vout。

参见图6，图6示出了一种采用新型缓冲器的CMOS低压差线性稳压器的稳定性仿真曲线，得到该曲线的工作条件是：电源工作电压5V，输出最大电流<200mA，线性调整率<0.3％，采用CSMC 0.6um CMOS工艺。从图6中可以得出，该CMOS低压差线性稳压器的带宽达到3MHz，相位裕度达到了83°。

参见图7，图7示出了一种采用新型缓冲器的CMOS低压差线性稳压器的瞬态响应仿真曲线。图7的上部分为仿真时所加的模拟负载电流源，当其由1mA突变至200mA时，下冲和上冲的电压幅度均小于20mV，且两个稳态之间的电压差为2.5mV。从图7中可以得出，该CMOS低压差线性稳压器具有很高的稳定性，并且具有很短的环路响应时间。

本实用新型实施例通过引入采用超级源极跟随器和电流镜电路的缓冲器电路，能够显著提高CMOS低压差线性稳压器的瞬态性能，大大减小了空载时的静态电流，并且由于降低了缓冲器的输出阻抗，扩展了系统的带宽，进而减小了环路的响应时间。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种采用新型缓冲器的CMOS低压差线性稳压器，其特征在于，包括依次连接的带隙基准源电路、误差放大器电路、缓冲器电路以及输出电路；

所述带隙基准源电路，采用与绝对温度成正比的电流型带隙基准结构；

所述误差放大器电路，采用折叠式共源共栅结构，并采用PMOS管作为输入；

所述缓冲器电路，采用超级源极跟随器和电流镜电路；

所述输出电路，采用功率调整管和负载级联的结构；

所述带隙基准源电路为所述误差放大器电路提供稳定的电压信号，并作为所述CMOS低压差线性稳压器的输入级；所述误差放大器电路用于比较输出反馈取样信号与基准电压；所述缓冲器电路用于提高所述CMOS低压差线性稳压器的瞬态特性。

2.根据权利要求1所述的采用新型缓冲器的CMOS低压差线性稳压器，其特征在于，所述误差放大器电路的正向输入端与所述带隙基准源电路的输出端连接；所述误差放大器电路的负向输入端与所述输出电路连接，形成反馈回路；所述误差放大器电路的输出端与所述缓冲器电路的PMOS管的栅极连接；所述误差放大器电路还输入有偏置电压。

3.根据权利要求2所述的采用新型缓冲器的CMOS低压差线性稳压器，其特征在于，所述缓冲器电路与所述功率调整管的栅极连接。

4.根据权利要求3所述的采用新型缓冲器的CMOS低压差线性稳压器，其特征在于，所述电流镜电路包括两个PMOS管和两个NMOS管。