TWI805500B - 具低寄生極點效應之放大電路與其中之緩衝電路 - Google Patents

具低寄生極點效應之放大電路與其中之緩衝電路 Download PDF

Info

Publication number
TWI805500B
TWI805500B TW111137336A TW111137336A TWI805500B TW I805500 B TWI805500 B TW I805500B TW 111137336 A TW111137336 A TW 111137336A TW 111137336 A TW111137336 A TW 111137336A TW I805500 B TWI805500 B TW I805500B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
amplifying
output
buffer
Prior art date
Application number
TW111137336A
Other languages
English (en)
Other versions
TW202327258A (zh
Inventor
尤俊仁
黃思維
王宣凱
楊智仁
佘憲治
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US18/056,329 priority Critical patent/US20230198473A1/en
Application granted granted Critical
Publication of TWI805500B publication Critical patent/TWI805500B/zh
Publication of TW202327258A publication Critical patent/TW202327258A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種具低寄生極點效應之放大電路，包括：前級放大器、輸出電晶體及緩衝電路。緩衝電路用以根據前級放大器產生的前級放大訊號而產生驅動訊號以控制輸出電晶體。緩衝電路包括：緩衝輸入電晶體，用以於同相輸出端產生驅動訊號，其控制端之輸入阻抗小於輸出電晶體控制端之輸入阻抗；低輸出阻抗電路，其輸出阻抗小於緩衝輸入電晶體反相輸出端之反相輸出阻抗；放大電晶體，用以於其反相輸出端產生放大訊號；放大級電路，用以將放大訊號放大一放大倍率而使得緩衝輸入電晶體同相輸出端之等效輸出阻抗小於等於本質輸出阻抗與放大倍率之倒數之乘積。

Description

具低寄生極點效應之放大電路與其中之緩衝電路
本發明係有關一種放大電路，特別是指一種具低寄生極點效應之放大電路。本發明也有關於用於降低寄生極點效應的緩衝電路。
請參閱圖1，圖1顯示先前技術之低壓差線性穩壓器(Low-dropout regulator, LDO)。如圖1所示，在低壓差線性穩壓器1000中，放大器11根據輸入訊號與回授迴路，而產生放大訊號SA，以調節輸出電壓Vout。放大訊號SA用以驅動電晶體M1，當負載RL需有大電流I1輸出時，電晶體M1之實際尺寸亦需夠大，以產生足夠大之汲極電流，藉此產生夠大的電流I1，以供應負載RL。然而，本先前技術之缺點在於，為了使輸出電壓Vout具有高精準度，放大器11之增益相對較高，因而其輸出電阻也較大(增益正比於放大器11之電導與輸出電阻之乘積)，又因為電晶體M1之實際尺寸較大，因而電晶體M1之閘極電容(輸入電容)也相對較大。當低壓差線性穩壓器1000為多極點系統時，由於放大器11之較大的輸出電阻以及電晶體M1之較高的輸入電容，在節點Nm1會產生一個相對較高的極點效應（亦即產生一個較低的極點頻率），進而造成低壓差線性穩壓器1000穩定度不佳、不易補償與系統暫態響應不佳等問題。
相較於前述之先前技術，本發明的具低寄生極點效應之放大電路，藉由其中緩衝電路之設計，不僅能有效降低寄生極點效應，且具有高頻寬、高電源抑制比(power supply rejection ratio, PSRR)之優點，更能達成高系統穩定度之要求。
就其中一個觀點言，本發明提供了一種具低寄生極點效應之放大電路，包含：一前級放大器，用以根據一輸入訊號而產生一前級放大訊號；一輸出電晶體，用以根據施加於該輸出電晶體之一控制端上的一驅動訊號而產生一輸出訊號；一緩衝電路，用以根據該前級放大訊號而產生該驅動訊號，該緩衝電路包括： 一緩衝輸入電晶體，配置為一同相隨耦器，其中該緩衝輸入電晶體之一控制端受該前級放大訊號之控制，以於該緩衝輸入電晶體之一同相輸出端產生該驅動訊號，且於該緩衝輸入電晶體之一反相輸出端產生一反相控制訊號，該緩衝輸入電晶體之該控制端之輸入阻抗小於該輸出電晶體之該控制端之一輸入阻抗；一第一低輸出阻抗電路，耦接於該緩衝輸入電晶體之一反相輸出端，其中該第一低輸出阻抗電路之輸出阻抗小於該緩衝輸入電晶體之該反相輸出端之一反相輸出阻抗；一第一放大電晶體，受控制於該反相控制訊號而於該第一放大電晶體的一反相輸出端產生一第一放大訊號；一放大級電路，用以將該第一放大訊號放大而產生一第二放大訊號，其中該第二放大訊號與該反相控制訊號之間具有一放大倍率，其中該第二放大訊號耦接於該驅動訊號，使得該緩衝輸入電晶體之該同相輸出端之一等效輸出阻抗小於等於該緩衝輸入電晶體之該同相輸出端之一本質輸出阻抗與該放大倍率之倒數之乘積。
在一較佳實施例中，該緩衝輸入電晶體的一閘極電容小於該輸出電晶體的一閘極電容。
在一較佳實施例中，該緩衝輸入電晶體的該閘極電容小於該輸出電晶體的該閘極電容之百分之一。
在一較佳實施例中，該第一低輸出阻抗電路為具有二極體耦接形式之一電晶體。
在一較佳實施例中，該第一放大電晶體為一金氧半(Metal-Oxide-Semiconductor, MOS) 電晶體或一雙極性接面電晶體(bipolar junction transistor, BJT)。
在一較佳實施例中，該緩衝電路更包括一第二放大電晶體，其中該第二放大電晶體與該第一放大電晶體為相同導電型電晶體或互補導電型電晶體，其中該第一放大電晶體與該第二放大電晶體耦接為同型達靈頓對或異型達靈頓對。
在一較佳實施例中，該放大級電路具有偶數個彼此串接的反相放大電晶體。
在一較佳實施例中，該緩衝電路更包括一第二低輸出阻抗電路，耦接於該第一放大電晶體的該反相輸出端，其中該第二低輸出阻抗電路之輸出阻抗小於該第一放大電晶體之該反相輸出端之一本質輸出阻抗。
在一較佳實施例中，該第二低輸出阻抗電路為具有二極體耦接形式之一電晶體。
在一較佳實施例中，該緩衝電路更包括一第一電流源電路以及一第二電流源電路，用以偏置該緩衝輸入電晶體，其中該第一電流源電路根據該輸出訊號之暫態變化而調整該第一電流源電路之電流位準，以加速該緩衝電路之暫態響應。
在一較佳實施例中，當該第一電流源電路根據該輸出訊號之暫態變化而調整該第一電流源電路之電流位準為增加時，該第一低輸出阻抗電路之輸出阻抗隨之進一步降低，進而加速暫態響應且提高該具低寄生極點效應之放大電路於暫態時的穩定度。
就另一個觀點言，本發明也提供了一種用於降低一放大電路之寄生極點效應之緩衝電路，用以根據該放大電路之一前級放大器所產生的一前級放大訊號而產生一驅動訊號，其中該驅動訊號用以控制該放大電路之一輸出電晶體的一控制端而產生一輸出訊號，其中該緩衝電路包含： 一緩衝輸入電晶體，配置為一同相隨耦器，其中該緩衝輸入電晶體之一控制端受該前級放大訊號之控制，以於該緩衝輸入電晶體之一同相輸出端產生該驅動訊號，且於該緩衝輸入電晶體之一反相輸出端產生一反相控制訊號，該緩衝輸入電晶體之該控制端之輸入阻抗小於該輸出電晶體的該控制端的一輸入阻抗；一第一低輸出阻抗電路，耦接於該緩衝輸入電晶體之一反相輸出端，其中該第一低輸出阻抗電路之輸出阻抗小於該緩衝輸入電晶體之該反相輸出端之一本質輸出阻抗；一第一放大電晶體，受控制於該反相控制訊號而於該第一放大電晶體的一反相輸出端產生一第一放大訊號；一放大級電路，用以將該第一放大訊號放大而產生一第二放大訊號，其中該第二放大訊號與該反相控制訊號之間具有一放大倍率，其中該第二放大訊號耦接於該驅動訊號，使得該緩衝輸入電晶體之該同相輸出端之一等效輸出阻抗小於等於該緩衝輸入電晶體之該同相輸出端之一本質輸出阻抗與該放大倍率之倒數之乘積。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。
請參閱圖2，圖2顯示本發明之具低寄生極點效應之放大電路的一種實施例方塊圖(放大電路2002)。在一實施例中，放大電路2002包含：前級放大器102、輸出電晶體Mp以及緩衝電路202。在一實施例中，前級放大器102用以根據輸入訊號而產生前級放大訊號VEA，其中輸入訊號為回授訊號Vfb與參考訊號Vref，前級放大器102根據回授訊號Vfb與參考訊號Vref之差值，產生前級放大訊號VEA。緩衝電路202用以根據前級放大訊號VEA而產生驅動訊號VG。輸出電晶體Mp用以根據施加於輸出電晶體Mp之控制端上的驅動訊號VG而產生輸出訊號Vo，其中輸出電晶體Mp之實際尺寸較大，以因應負載IL所需之大電流，因此輸出電晶體Mp具有相對較大的輸入電容。緩衝電路202具有相對於輸出電晶體Mp之輸入電容較低的輸入電容，與相對於前級放大器102之輸出阻抗較低的輸出阻抗之特性，因此放大電路2002可藉由緩衝電路202的設置，使得前級放大器102輸出端上的等效阻抗搭配緩衝電路202相對較低的輸入電容，在前級放大器102輸出端與緩衝電路202輸入端之間，形成一個相對較低的極點效應；另外，在輸出電晶體Mp控制端上較大的輸入電容，搭配緩衝電路202上相對較低的輸出電阻，使得輸出電晶體Mp控制端與緩衝電路202輸出端之間，形成一個相對較低的極點效應，而寄生極點效應與電容及電阻的乘積呈正相關，且寄生極點效應與頻寬呈負相關，因此，藉由緩衝電路202的設置，可大幅降低放大電路2002的寄生極點效應、提高頻寬且提升系統穩定度。
請參閱圖3A，圖3A顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖(放大電路2003)。圖3A之放大電路2003相似於圖2之放大電路2002，圖3A中緩衝電路203為圖2中緩衝電路202的一種較具體的實施例。在一實施例中，緩衝電路203用以根據前級放大訊號VEA而產生驅動訊號VG3，緩衝電路203包括：緩衝輸入電晶體Mp2、第一放大電晶體13、第一電流源電路Mb1以及第三電流源電路Mb3。在一實施例中，第一電流源電路Mb1及第三電流源電路Mb3分別用以根據控制訊號Vdynb及控制訊號Vb1而偏置緩衝輸入電晶體Mp2。
在一實施例中，緩衝輸入電晶體Mp2配置為同相隨耦器，在圖3A之實施例中，緩衝輸入電晶體Mp2為金氧半(Metal-Oxide-Semiconductor, MOS) 電晶體且配置為源極隨耦器。本實施例中，緩衝輸入電晶體Mp2之控制端受前級放大訊號VEA之控制，以於緩衝輸入電晶體Mp2之同相輸出端N1產生驅動訊號VG3，且於緩衝輸入電晶體Mp2之反相輸出端N2產生反相控制訊號Vn2，需注意的是，同相、反相係根據控制端的變化而對應同相或反相變化。在一實施例中，緩衝輸入電晶體Mp2之實際尺寸配置為小於輸出電晶體Mp之實際尺寸，使得緩衝輸入電晶體Mp2之閘極電容小於輸出電晶體Mp之閘極電容，進而使得緩衝輸入電晶體Mp2之控制端之輸入阻抗小於輸出電晶體Mp的控制端的輸入阻抗。在一實施例中，緩衝輸入電晶體Mp2的閘極電容遠小於輸出電晶體Mp的閘極電容，舉例而言，緩衝輸入電晶體Mp2的閘極電容小於輸出電晶體Mp的閘極電容之百分之一。
請繼續參閱圖3A，在一實施例中，第一放大電晶體13受控制於反相控制訊號Vn2而於第一放大電晶體13的反相輸出端N3產生第一放大訊號Va1，第一放大訊號Va1與輸入訊號反相。本實施例中，由於緩衝輸入電晶體Mp2之同相輸出端N1具有較小之輸出電阻，且藉由第一放大電晶體13與緩衝輸入電晶體Mp2之串級放大，能進一步降低第一放大電晶體13的反相輸出端N3上的輸出電阻。綜上所述，由於緩衝輸入電晶體Mp2具有較小的閘極電容，且第一放大電晶體13的反相輸出端N3上具有較小的輸出電阻，因此，緩衝電路203可降低前級放大器102輸出端與輸出電晶體Mp控制端之間的寄生極點效應。
請同時參閱圖3B及圖3C，圖3B及圖3C顯示本發明之具低寄生極點效應之放大電路中第一放大電晶體之兩種實施例示意圖。在一實施例中，圖3A的第一放大電晶體13可配置為圖3B所示之BJT電晶體Q1，即雙極性接面電晶體(bipolar junction transistor, BJT)，或配置為圖3C所示之MOS電晶體MN2，即金氧半(Metal-Oxide-Semiconductor, MOS) 電晶體。具體而言，當圖3A的第一放大電晶體13配置為圖3B的BJT電晶體Q1時，輸出電晶體Mp的控制端的等效阻抗R VG3如下所示：
R VG3≈ 1/[gm Mp2(1+β)]                  式1
式1中， gm Mp2大致上為緩衝輸入電晶體Mp2之轉導增益，β大致上為BJT電晶體Q1之電流增益。式1所示輸出電晶體Mp的控制端的等效阻抗R VG3，小於未經緩衝電路203調節時輸出電晶體Mp的控制端的輸入阻抗。
另一方面，當圖3A的第一放大電晶體13配置為圖3C的MOS電晶體MN2時，輸出電晶體Mp的控制端的等效阻抗R VG3如下所示：
R VG3≈ 1/(gm Mp2*gm MN2*ro)           式2
式2中， gm MN2*ro大致上為MOS電晶體MN2之放大增益。式2所示輸出電晶體Mp的控制端的等效阻抗R VG3，小於未經緩衝電路203調節時輸出電晶體Mp的控制端的輸入阻抗。
請參閱圖4A，圖4A顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖(放大電路2004)。圖4A之放大電路2004相似於圖3A之放大電路2003，在一實施例中，緩衝電路204用以根據前級放大訊號VEA而產生驅動訊號VG4。相較於緩衝電路2003，緩衝電路204更包括第一低輸出阻抗電路24、放大級電路34以及第二電流源電路Mb2。在一實施例中，第二電流源電路Mb2用以根據控制訊號Vb2而偏置緩衝輸入電晶體Mp2。在一實施例中，第一低輸出阻抗電路24耦接於緩衝輸入電晶體Mp2之反相輸出端N2，其中第一低輸出阻抗電路24之輸出阻抗小於緩衝輸入電晶體Mp2之反相輸出端N2之反相輸出阻抗，藉此降低緩衝輸入電晶體Mp2之反相輸出端N2之寄生極點效應且提升系統穩定度。
在一實施例中，放大級電路34用以將第一放大訊號Va1放大而產生第二放大訊號Va2，第一放大訊號Va1之電壓與第二放大訊號Va2之電壓同相，其中第二放大訊號Va2與反相控制訊號Vn2之間具有一放大倍率，其中第二放大訊號Va2耦接於驅動訊號VG，使得緩衝輸入電晶體Mp2之同相輸出端N1之等效輸出阻抗小於等於緩衝輸入電晶體Mp2之同相輸出端N1之本質輸出阻抗與放大倍率之倒數之乘積。
請同時參閱圖4A至圖4C，圖4B及圖4C顯示本發明之具低寄生極點效應之放大電路中第一放大電晶體與第二放大電晶體的兩種耦接實施例示意圖。在一實施例中，放大電路2004中的緩衝電路204更包括第二放大電晶體14。如圖4B及圖4C所示，第二放大電晶體14例如可配置為BJT電晶體Q1’。在一實施例中，BJT電晶體Q1’與BJT電晶體Q1為圖4B所示的相同導電型電晶體，並耦接為同型達靈頓對；另一實施例中，BJT電晶體Q1’與BJT電晶體Q1為圖4C所示的互補導電型電晶體，並耦接為異型達靈頓對。圖4B及圖4C中，BJT電晶體Q1’用以增加BJT電晶體之電流增益。
請參閱圖5，圖5顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖(放大電路2005)。圖5之放大電路2005相似於圖4A之放大電路2004。相較於放大電路2004，在一實施例中，放大電路2005更包含輸出動態偵測器305。在一實施例中，緩衝電路205用以根據前級放大訊號VEA而產生驅動訊號VG5，緩衝電路205中的第一低輸出阻抗電路25配置為具有二極體耦接形式之電晶體MN1，緩衝電路205中的放大級電路35具有偶數個彼此串接的反相放大電晶體，圖5之實施例中，偶數個彼此串接的反相放大電晶體包括電晶體MN3及電晶體MN4。本實施例中，由於具有二極體耦接形式之電晶體MN1之等效阻抗較低，因此可大幅降低緩衝輸入電晶體Mp2之反相輸出端N2上之寄生極點效應，並且可提升系統穩定度。
如圖5所示，在一實施例中，輸出動態偵測器305用以根據輸出訊號Vo之暫態變化而產生控制訊號Vdynb，第一電流源電路Mb1並根據控制訊號Vdynb而調整第一電流源電路Mb1之電流位準，以加速緩衝電路205之暫態響應。在一實施例中，當第一電流源電路Mb1根據控制訊號Vdynb而調整第一電流源電路Mb1之電流位準為增加時，由於電晶體MN1之汲極電流增加，使得電晶體MN1之轉導增益增加，因此第一低輸出阻抗電路25之輸出阻抗隨之進一步降低，進而加速暫態響應且提高具低寄生極點效應之放大電路於暫態時的穩定度。圖5之實施例中，輸出電晶體Mp的控制端的等效阻抗R VG5如下所示：
R VG5≈ 1/(gm Mp2*gm Q1*ro *gm MN3*ro)           式3
式3中，gm Q1*ro大致上為BJT電晶體Q1之放大增益，gm MN3*ro大致上為電晶體MN3之放大增益。相較於式1或式2(如圖3A實施例所述)，式3所示之輸出電晶體Mp的控制端的等效阻抗R VG5顯著降低，由此可知，藉由放大級電路35之串級放大，可使得輸出電晶體Mp的控制端的等效阻抗R VG5大幅降低，進而大幅降低其寄生極點效應且提高頻寬。
請參閱圖6，圖6顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖(放大電路2006)。圖6之放大電路2006相似於圖5之放大電路2005。相較於放大電路2005，在一實施例中，緩衝電路206用以根據前級放大訊號VEA而產生驅動訊號VG6。在一實施例中，於緩衝電路206中，放大級電路36更包括第二低輸出阻抗電路46，耦接於MOS電晶體MN2的反相輸出端，其中第二低輸出阻抗電路46之輸出阻抗小於MOS電晶體MN2(第一放大電晶體13)之反相輸出端之本質輸出阻抗，藉此降低第一放大訊號Va1上的寄生極點效應。在一實施例中，第二低輸出阻抗電路46為具有二極體耦接形式之電晶體MN5。圖6之實施例中，輸出電晶體Mp的控制端的等效阻抗R VG6如下所示：
R VG6≈ 1/(gm Mp2 *gm MN3*ro)
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
11:放大器
13:第一放大電晶體
14:第二放大電晶體
102:前級放大器
1000:低壓差線性穩壓器
24:第一低輸出阻抗電路
25:第一低輸出阻抗電路
202:緩衝電路
203:緩衝電路
204:緩衝電路
205:緩衝電路
206:緩衝電路
2002,2003,2004,2005,2006:放大電路
34,35,36:放大級電路
305:輸出動態偵測器
46:第二低輸出阻抗電路
I1:大電流
IL:負載
M1:電晶體
Mb1:第一電流源電路
Mb2:第二電流源電路
Mb3:第三電流源電路
MN1,MN3,MN4:電晶體
MN2:MOS電晶體
Mp:輸出電晶體
Mp2:緩衝輸入電晶體
N1:同相輸出端
N2:反相輸出端
N3:反相輸出端
Nm1:節點
Q1,Q1’:BJT電晶體
RL:負載
SA:放大訊號
Va1:第一放大訊號
Va2:第二放大訊號
Vb1,Vb2:控制訊號
Vdynb:控制訊號
VEA:前級放大訊號
Vfb:回授訊號
VG:驅動訊號
VG3:驅動訊號
VG4:驅動訊號
VG5:驅動訊號
VG6:驅動訊號
Vn2:反相控制訊號
Vo:輸出訊號
Vout:輸出電壓
Vref:參考訊號
圖1顯示先前技術之低壓差線性穩壓器。
圖2顯示本發明之具低寄生極點效應之放大電路的一種實施例方塊圖。
圖3A顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖。
圖3B及圖3C顯示本發明之具低寄生極點效應之放大電路中第一放大電晶體之兩種實施例示意圖。
圖4A顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖。
圖4B及圖4C顯示本發明之具低寄生極點效應之放大電路中第一放大電晶體與第二放大電晶體的兩種耦接實施例示意圖。
圖5顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖。
圖6顯示本發明之具低寄生極點效應之放大電路的一種實施例示意圖。
無
13:第一放大電晶體
102:前級放大器
24:第一低輸出阻抗電路
204:緩衝電路
2004:放大電路
34:放大級電路
IL:負載
Mb1:第一電流源電路
Mb2:第二電流源電路
Mb3:第三電流源電路
Mp:輸出電晶體
Mp2:緩衝輸入電晶體
N1:同相輸出端
N2:反相輸出端
Q1:BJT電晶體
Va1:第一放大訊號
Va2:第二放大訊號
Vb1,Vb2:控制訊號
Vdynb:控制訊號
VEA:前級放大訊號
Vfb:回授訊號
VG4:驅動訊號
Vn2:反相控制訊號
Vo:輸出訊號
Vref:參考訊號

Claims (19)

  1. 一種具低寄生極點效應之放大電路，包含：一前級放大器，用以根據一輸入訊號而產生一前級放大訊號；一輸出電晶體，用以根據施加於該輸出電晶體之一控制端上的一驅動訊號而產生一輸出訊號；以及一緩衝電路，用以根據該前級放大訊號而產生該驅動訊號，該緩衝電路包括：一緩衝輸入電晶體，配置為一同相隨耦器，其中該緩衝輸入電晶體之一控制端受該前級放大訊號之控制，以於該緩衝輸入電晶體之一同相輸出端產生該驅動訊號，且於該緩衝輸入電晶體之一反相輸出端產生一反相控制訊號，該緩衝輸入電晶體之該控制端之輸入阻抗小於該輸出電晶體之該控制端之一輸入阻抗；一第一低輸出阻抗電路，耦接於該緩衝輸入電晶體之一反相輸出端，其中該第一低輸出阻抗電路之輸出阻抗小於該緩衝輸入電晶體之該反相輸出端之一反相輸出阻抗；一第一放大電晶體，受控制於該反相控制訊號而於該第一放大電晶體的一反相輸出端產生一第一放大訊號；以及一放大級電路，用以將該第一放大訊號放大而產生一第二放大訊號，其中該第二放大訊號與該反相控制訊號之間具有一放大倍率，其中該第二放大訊號耦接於該驅動訊號，使得該緩衝輸入電晶體之該同相輸出端之一等效輸出阻抗小於等於該緩衝輸入電晶體之該同相輸出端之一本質輸出阻抗與該放大倍率之倒數之乘積。
  2. 如請求項1所述之具低寄生極點效應之放大電路，其中該緩衝輸入電晶體的一閘極電容小於該輸出電晶體的一閘極電容。
  3. 如請求項2所述之具低寄生極點效應之放大電路，其中該緩衝輸入電晶體的該閘極電容小於該輸出電晶體的該閘極電容之百分之一。
  4. 如請求項1所述之具低寄生極點效應之放大電路，其中該第一低輸出阻抗電路為具有二極體耦接形式之一電晶體。
  5. 如請求項1所述之具低寄生極點效應之放大電路，其中該第一放大電晶體為一金氧半(Metal-Oxide-Semiconductor,MOS)電晶體或一雙極性接面電晶體(bipolar junction transistor,BJT)。
  6. 如請求項1所述之具低寄生極點效應之放大電路，其中該緩衝電路更包括一第二放大電晶體，其中該第二放大電晶體與該第一放大電晶體為相同導電型電晶體或互補導電型電晶體，其中該第一放大電晶體與該第二放大電晶體耦接為同型達靈頓對或異型達靈頓對。
  7. 如請求項1所述之具低寄生極點效應之放大電路，其中該放大級電路具有偶數個彼此串接的反相放大電晶體。
  8. 如請求項1所述之具低寄生極點效應之放大電路，其中該緩衝電路更包括一第二低輸出阻抗電路，耦接於該第一放大電晶體的該反相輸出端，其中該第二低輸出阻抗電路之輸出阻抗小於該第一放大電晶體之該反相輸出端之一本質輸出阻抗。
  9. 如請求項8所述之具低寄生極點效應之放大電路，其中該第二低輸出阻抗電路為具有二極體耦接形式之一電晶體。
  10. 如請求項1所述之具低寄生極點效應之放大電路，其中該緩衝電路更包括一第一電流源電路以及一第二電流源電路，用以偏置該緩 衝輸入電晶體，其中該第一電流源電路根據該輸出訊號之暫態變化而調整該第一電流源電路之電流位準，以加速該緩衝電路之暫態響應。
  11. 如請求項10所述之具低寄生極點效應之放大電路，其中當該第一電流源電路根據該輸出訊號之暫態變化而調整該第一電流源電路之電流位準為增加時，該第一低輸出阻抗電路之輸出阻抗隨之進一步降低，進而加速暫態響應且提高該具低寄生極點效應之放大電路於暫態時的穩定度。
  12. 一種用於降低一放大電路之寄生極點效應之緩衝電路，用以根據該放大電路之一前級放大器所產生的一前級放大訊號而產生一驅動訊號，其中該驅動訊號用以控制該放大電路之一輸出電晶體的一控制端而產生一輸出訊號，其中該緩衝電路包含：一緩衝輸入電晶體，配置為一同相隨耦器，其中該緩衝輸入電晶體之一控制端受該前級放大訊號之控制，以於該緩衝輸入電晶體之一同相輸出端產生該驅動訊號，且於該緩衝輸入電晶體之一反相輸出端產生一反相控制訊號，該緩衝輸入電晶體之該控制端之輸入阻抗小於該輸出電晶體的該控制端的一輸入阻抗；一第一低輸出阻抗電路，耦接於該緩衝輸入電晶體之一反相輸出端，其中該第一低輸出阻抗電路之輸出阻抗小於該緩衝輸入電晶體之該反相輸出端之一本質輸出阻抗；一第一放大電晶體，受控制於該反相控制訊號而於該第一放大電晶體的一反相輸出端產生一第一放大訊號；以及一放大級電路，用以將該第一放大訊號放大而產生一第二放大訊號，其中該第二放大訊號與該反相控制訊號之間具有一放大倍率，其中該第二放 大訊號耦接於該驅動訊號，使得該緩衝輸入電晶體之該同相輸出端之一等效輸出阻抗小於等於該緩衝輸入電晶體之該同相輸出端之一本質輸出阻抗與該放大倍率之倒數之乘積。
  13. 如請求項12所述之緩衝電路，其中該緩衝輸入電晶體的一閘極電容小於該輸出電晶體的一閘極電容。
  14. 如請求項12所述之緩衝電路，其中該第一低輸出阻抗電路為具有二極體耦接形式之一電晶體。
  15. 如請求項12所述之緩衝電路，其中該第一放大電晶體為一金氧半(Metal-Oxide-Semiconductor,MOS)電晶體或一雙極性接面電晶體(bipolar junction transistor,BJT)。
  16. 如請求項12所述之緩衝電路，更包含一第二放大電晶體，其中該第二放大電晶體與該第一放大電晶體為相同導電型電晶體或互補導電型電晶體，其中該第一放大電晶體與該第二放大電晶體耦接為同型達靈頓對或異型達靈頓對。
  17. 如請求項12所述之緩衝電路，其中該放大級電路具有偶數個彼此串接的反相放大電晶體。
  18. 如請求項12所述之緩衝電路，更包含一第二低輸出阻抗電路，耦接於該第一放大電晶體的該反相輸出端，其中該第二低輸出阻抗電路之輸出阻抗小於該第一放大電晶體之該反相輸出端之一本質輸出阻抗。
  19. 如請求項12所述之緩衝電路，更包含一第一電流源電路以及一第二電流源電路，用以偏置該緩衝輸入電晶體，其中該第一電流源電路根據該輸出訊號之暫態變化而調整該第一電流源電路之電流位準，以加速該緩衝電路之暫態響應。
TW111137336A 2021-12-16 2022-09-30 具低寄生極點效應之放大電路與其中之緩衝電路 TWI805500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/056,329 US20230198473A1 (en) 2021-12-16 2022-11-17 Amplifier circuit having low parasitic pole effect and buffer circuit thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163290648P 2021-12-16 2021-12-16
US63/290,648 2021-12-16

Publications (2)

Publication Number Publication Date
TWI805500B true TWI805500B (zh) 2023-06-11
TW202327258A TW202327258A (zh) 2023-07-01

Family

ID=86744203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137336A TWI805500B (zh) 2021-12-16 2022-09-30 具低寄生極點效應之放大電路與其中之緩衝電路

Country Status (2)

Country Link
CN (1) CN116266746A (zh)
TW (1) TWI805500B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861736A (en) * 1994-12-01 1999-01-19 Texas Instruments Incorporated Circuit and method for regulating a voltage
US20110025280A1 (en) * 2009-08-02 2011-02-03 Freescale Semiconductor, Inc Regulator having phase compensation circuit
CN104181972A (zh) * 2014-09-05 2014-12-03 电子科技大学 一种具有高电源抑制比特性的低压差线性稳压器
TW201530299A (zh) * 2014-01-20 2015-08-01 Richtek Technology Corp 電源供應器的控制方法
CN207488871U (zh) * 2017-12-08 2018-06-12 成都市海芯微纳电子科技有限公司 一种采用新型缓冲器的cmos低压差线性稳压器
TW201945880A (zh) * 2018-04-24 2019-12-01 瑞昱半導體股份有限公司 穩壓器與穩壓方法
US10915121B2 (en) * 2018-02-19 2021-02-09 Texas Instruments Incorporated Low dropout regulator (LDO) with frequency-dependent resistance device for pole tracking compensation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861736A (en) * 1994-12-01 1999-01-19 Texas Instruments Incorporated Circuit and method for regulating a voltage
US20110025280A1 (en) * 2009-08-02 2011-02-03 Freescale Semiconductor, Inc Regulator having phase compensation circuit
TW201530299A (zh) * 2014-01-20 2015-08-01 Richtek Technology Corp 電源供應器的控制方法
CN104181972A (zh) * 2014-09-05 2014-12-03 电子科技大学 一种具有高电源抑制比特性的低压差线性稳压器
CN207488871U (zh) * 2017-12-08 2018-06-12 成都市海芯微纳电子科技有限公司 一种采用新型缓冲器的cmos低压差线性稳压器
US10915121B2 (en) * 2018-02-19 2021-02-09 Texas Instruments Incorporated Low dropout regulator (LDO) with frequency-dependent resistance device for pole tracking compensation
TW201945880A (zh) * 2018-04-24 2019-12-01 瑞昱半導體股份有限公司 穩壓器與穩壓方法

Also Published As

Publication number Publication date
CN116266746A (zh) 2023-06-20
TW202327258A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US5642078A (en) Amplifier having frequency compensation by gain degeneration
US8390379B2 (en) Amplifier input stage and slew boost circuit
JPH02239706A (ja) Ｃｍｏｓ電圧基準／バッファ回路
CN111176358B (zh) 一种低功耗低压差线性稳压器
JP5503671B2 (ja) 差動増幅回路
WO2021035707A1 (zh) 一种低压差稳压器
US5365199A (en) Amplifier with feedback having high power supply rejection
US6580324B2 (en) Apparatus, method and system for common-mode stabilization in circuits having differential operation
US5477190A (en) Low voltage linear output buffer operational amplifier
US11340643B2 (en) Linear regulator circuit and signal amplifier circuit having fast transient response
TW201821925A (zh) 穩壓器
US7408410B2 (en) Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier
US6788143B1 (en) Cascode stage for an operational amplifier
US8890612B2 (en) Dynamically biased output structure
TWI805500B (zh) 具低寄生極點效應之放大電路與其中之緩衝電路
US8344804B2 (en) Common-mode feedback circuit
CN114253341B (zh) 一种输出电路和电压缓冲器
CN114326904A (zh) 线性稳压器
US20230198473A1 (en) Amplifier circuit having low parasitic pole effect and buffer circuit thereof
TWI792835B (zh) 穩壓電路與其中的多級放大電路
Kumar A 97 dB 400 MHz rail to rail fully differential opamp based on split length FGMOS-MOS cell
WO2018188018A1 (zh) 低压差线性稳压器
TWI825698B (zh) 電壓調整器與訊號放大電路
CN111669136B (zh) 具备稳定电路的多级放大器