CN114326904A - 线性稳压器 - Google Patents

Abstract

本发明提供了一种线性稳压器，包括功率晶体管、误差放大器、电阻倍压电路和补偿电路，所述功率晶体管用于将输入电压转换为输出电压，连接于电压源和输出节点之间；所述电阻倍压电路用于将输出电压反馈至误差放大器，连接于所述输出节点和所述误差放大器的同向输入端之间；所述补偿电路用于增加增益带宽积并保证线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器的输出端与所述功率晶体管的栅极之间；所述误差放大器用于根据所述输出电压和一参考电压之间的电压差驱动所述功率晶体管，以稳定输出电压。本发明在不增加误差放大器功耗的同时确保了线性稳压器的环路稳定性，且增加了增益带宽积。

Description

线性稳压器

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)在拥有良好的瞬态响应的情况下，还具有低功耗、低噪声和低成本的特点，广泛应用于手持设备和便携式电子产品中。然而，在重载条件下的低压差线性稳压器的两个低频极点(包括第一极点和第二极点)相隔太近，最大可带来180°的相位延迟，使得线性稳压器的环路由负反馈变成正反馈，从而导致系统崩溃。因此，需要引入补偿方法来保证系统的稳定性。

常用的稳定性补偿方法包括引入零点或将所述第二极点推远，而推远所述第二极点通常是通过增加所述低压差线性稳压器中误差放大器的功耗来实现的。然而，这一方法虽然可以在重载条件下对所述低压差线性稳压器进行稳定性补偿，但在轻载条件下容易造成功耗浪费。

鉴于此，需要一种线性稳压器在确保环路稳定性的同时不增加功耗。

发明内容

本发明的目的在于提供一种线性稳压器，在无需增加误差放大器的功耗的情况下确保了所述线性稳压器的环路稳定性，避免造成功耗浪费，同时增加了增益带宽积。

为了达到上述目的，本发明提供了一种线性稳压器，包括功率晶体管、误差放大器、电阻倍压电路和补偿电路，其中：

所述功率晶体管用于将输入电压转换为输出电压，连接于电压源和输出节点之间；

所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器，连接于所述输出节点和所述误差放大器的同向输入端之间；

所述补偿电路用于增加增益带宽积并保证所述线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器的输出端与所述功率晶体管的栅极之间；

所述误差放大器用于根据所述输出电压和一参考电压之间的电压差驱动所述功率晶体管，以稳定所述输出电压。

可选的，所述缓冲器包括第一PMOS管、第二PMOS管和第三NMOS管，其中，所述第一PMOS管的栅极连接所述误差放大器的输出端，所述第一PMOS管的源极连接所述第二PMOS管的栅极及所述功率晶体管的栅极，所述第一PMOS管的漏极连接所述第三NMOS管的栅极并接地，所述第二PMOS管的源极连接所述电压源，所述第二PMOS管的漏极连接所述功率晶体管的栅极及所述第三NMOS管的漏极，所述第三NMOS管的源极接地。

可选的，所述电阻倍压电路包括第一反馈电阻和第二反馈电阻，其中，所述第一反馈电阻的第一端连接所述输出节点，所述第一反馈电阻的第二端连接所述误差放大器的同向输入端，所述第二反馈电阻的第一端连接所述误差放大器的同向输入端，所述第二反馈电阻的第二端接地。

可选的，所述输出节点为所述线性稳压器的输出端。

可选的，所述线性稳压器的输出端还连接一输出电容，以确保环路稳定性。

可选的，所述线性稳压器的输出端还连接一负载。

可选的，所述线性稳压器包括极点p0、极点p1和极点p2，所述极点p0、所述极点p1和所述极点p2分别为：

其中，Req为所述输出节点的等效输出阻抗，Roa为所述误差放大器的输出阻抗，1/(gm2·gm3·ro2)为极点p2的阻抗，gm2为所述第一PMOS管和所述第二PMOS管构成的缓冲结构的跨导，gm3为所述第三NMOS管的跨导，ro2为所述第一PMOS管的阻抗，CL为所述输出电容的电容，C1和C2分别为极点p1和极点p2的寄生电容。

可选的，所述线性稳压器处于轻载状态或重载状态时，所述极点p2大于所述极点p1，所述极点p1大于所述极点p0。

可选的，所述线性稳压器处于轻载状态时，所述极点p0位于增益带宽积内，所述极点p1和所述极点p2位于增益带宽积外；所述线性稳压器处于重载状态时，所述极点p0和所述极点p1位于增益带宽积内，所述极点p2位于增益带宽积外。

可选的，所述线性稳压器为低压差线性稳压器。

综上所述，本发明提供一种线性稳压器，包括功率晶体管、误差放大器、电阻倍压电路和补偿电路，其中：所述功率晶体管用于将输入电压转换为输出电压，连接于电压源和输出节点之间；所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器，连接于所述输出节点和所述误差放大器的同向输入端之间；所述补偿电路用于增加增益带宽积并保证所述线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器的输出端与所述功率晶体管的栅极之间；所述误差放大器用于根据所述输出电压和一参考电压之间的电压差驱动所述功率晶体管，以稳定所述输出电压。本发明在无需增加误差放大器的功耗的情况下确保了所述线性稳压器的环路稳定性，避免造成功耗浪费，同时增加了增益带宽积。

附图说明

图1为一低压差线性稳压器的电路图；

图2为图1所述的低压差线性稳压器的小信号模型示意图；

图3为本发明一实施例提供的线性稳压器的电路图；

图4为图3所述的线性稳压器的小信号模型示意图。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1为一低压差线性稳压器的电路图。参阅图1，所述低压差线性稳压器包括：包括功率晶体管PMp、误差放大器EA、电阻倍压电路和补偿电路，其中：

所述功率晶体管PMp用于将输入电压转换为输出电压，连接于电压源VDD和输出节点VOUT之间；

所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器EA，包括第一反馈电阻R1和第二反馈电阻R2，其中，所述第一反馈电阻R1的第一端连接所述输出节点VOUT，所述第一反馈电阻R1的第二端连接所述误差放大器EA的同向输入端，所述第二反馈电阻R2的第一端连接所述误差放大器EA的同向输入端，所述第二反馈电阻R2的第二端接地；

所述补偿电路用于保证所述低压差线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器(buffer)，所述缓冲器包括第一PMOS管PM1和第二PMOS管PM2，所述第一PMOS管PM1的栅极连接所述误差放大器EA的输出端，所述第一PMOS管PM1的源极连接所述功率晶体管PMp的栅极及所述第二PMOS管PM2的栅极，所述第一PMOS管PM1的漏极接地，所述第二PMOS管PM2的源极连接所述电压源VDD，所述第二PMOS管PM2的漏极连接所述功率晶体管PMp的栅极；

所述误差放大器EA用于根据所述输出电压和一参考电压Vref之间的电压差驱动所述功率晶体管PMp，以稳定所述输出电压。

继续参阅图1，所述输出节点VOUT为所述低压差线性稳压器的输出端，所述低压差线性稳压器的输出端还连接一输出电容CL(图1中的esr表示所述输出电容的等效电阻)，以确保环路稳定性，所述低压差线性稳压器的输出端还连接一负载load。可选的，所述第一PMOS管PM1的源极与所述第二PMOS管PM2的源极之间还设置一电流计。可选的，所述输出电容CL的电容约为1μF。

图2为图1所述的低压差线性稳压器的小信号模型示意图。参阅图2，所述低压差线性稳压器包括极点p0、极点p1和极点p2，所述极点p0、所述极点p1和所述极点p2分别为：

其中，Req为所述输出节点VOUT的等效输出阻抗，Roa为所述误差放大器EA的输出阻抗，1/gm2为极点p2的阻抗，CL为所述输出电容CL的电容，C1和C2分别为所述极点p1和极点p2的寄生电容。

需要说明的是，gm1、gm2和gmp分别为所述误差放大器EA、所述缓冲器和所述功率晶体管PMp的跨导，所述寄生电容C1为所述缓冲器的栅极电容，非常小；所述缓冲器的阻抗1/gm2小于所述误差放大器EA的输出阻抗Roa，且所述缓冲器的阻抗与所述误差放大器的输出阻抗之间存在数量级的差距(即1/gm2＜＜Roa)。由于极点p1的寄生电容C1非常小，极点p2的阻抗也非常小，因此，结合极点p0、极点p1和极点p2的表达式可知，所述极点p1和所述极点p2在相对高频处，所述极点p0在相对低频处。

轻载时，由于Req·CL非常大，因此极点p0处于极低频处；同时，所述功率晶体管PMp的栅极(Gate)电压VG较高，所述第二PMOS管PM2通过的电流较小，gm2也较小，通过增加所述第二PMOS管PM2的沟道宽长比(即沟道宽度W/沟道长度L)可使所述缓冲器的输出阻抗(即所述极点p2的阻抗)变小，因此，Req·CL>>Roa·C1>>(1/gm2)·C2，结合极点p0、极点p1和极点p2的表达式可知所述极点p0、极点p1和极点p2之间的关系为p0<<p1<<p2，即所述极点p0远小于所述极点p1和所述极点p2，此时，所述低压差线性稳压器的环路是稳定的，但增益带宽积相对较小。

重载时，所述输出节点VOUT的等效输出阻抗Req变小，但所述功率晶体管PMp的栅极(Gate)电压VG较低，导致所述第二PMOS管PM2通过的电流较大，gm2也较大，所述缓冲器的输出阻抗(即1/gm2)变小，因此，Req·CL>>Roa·C1>>(1/gm2)·C2，结合极点p0、极点p1和极点p2的表达式可知所述极点p0、极点p1和极点p2之间的关系为p0<<p1<<p2，从而确保所述低压差线性稳压器的环路稳定，但增益带宽积相对较小。

为了在确保所述低压差线性稳压器的环路稳定性的同时增加增益带宽积，本发明提供了一种线性稳压器。图3为本发明一实施例提供的线性稳压器的电路图。参阅图3，本实施例所述的线性稳压器包括功率晶体管Mp、误差放大器EA、电阻倍压电路和补偿电路，其中：

所述功率晶体管Mp用于将输入电压转换为输出电压，连接于电压源VDD和输出节点VOUT之间；

所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器EA，连接于所述输出节点VOUT和所述误差放大器EA的同向输入端之间；所述电阻倍压电路包括第一反馈电阻R1和第二反馈电阻R2，其中，所述第一反馈电阻R1的第一端连接所述输出节点VOUT，所述第一反馈电阻R1的第二端连接所述误差放大器EA的同向输入端，所述第二反馈电阻R2的第一端连接所述误差放大器EA的同向输入端，所述第二反馈电阻R2的第二端接地；

所述补偿电路用于增加增益带宽积并保证所述线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器EA的输出端与所述功率晶体管Mp的栅极之间；所述缓冲器包括第一PMOS管M2、第二PMOS管M4和第三NMOS管M3，其中，所述第一PMOS管M2的栅极连接所述误差放大器EA的输出端，所述第一PMOS管M2的源极连接所述第二PMOS管M4的栅极及所述功率晶体管Mp的栅极，所述第一PMOS管M2的漏极连接所述第三NMOS管M3的栅极并接地，所述第二PMOS管M4的源极连接所述电压源，所述第二PMOS管M4的漏极连接所述功率晶体管Mp的栅极及所述第三NMOS管M3的漏极，所述第三NMOS管M3的源极接地；

所述误差放大器EA用于根据所述输出电压和一参考电压Vref之间的电压差驱动所述功率晶体管Mp，以稳定所述输出电压。

继续参阅图3，本实施例中，所述输出节点VOUT为所述线性稳压器的输出端，所述线性稳压器的输出端还连接一输出电容CL(图3中的esr表示所述输出电容的等效电阻)，以确保环路稳定性。可选的，所述线性稳压器的输出端还连接一负载load。可选的，所述输出电容CL约为1μF。

需要说明的是，本实施例中，所述误差放大器EA的具体结构可以根据实际需要进行选择，本发明在此不作展开，所述功率晶体管Mp的尺寸可以根据负载需求进行调整，所述第一反馈电阻R1和所述第二反馈电阻R2的具体阻值可以根据实际需要进行选择，本发明对此不作限制。

图4为图3所述的线性稳压器的小信号模型示意图。参阅图4，所述线性稳压器包括极点p0、极点p1和极点p2，所述极点p0、所述极点p1和所述极点p2分别为：

其中，Req为所述输出节点VOUT的等效输出阻抗，Roa为所述误差放大器EA的输出阻抗，1/(gm2·gm3·ro2)为极点p2的阻抗，gm2为所述第一PMOS管M2和所述第二PMOS管M4构成的缓冲结构的跨导，gm3为所述第三NMOS管M3的跨导，ro2为所述第一PMOS管M2的阻抗，CL为所述输出电容的电容，C1和C2分别为极点p1和极点p2的寄生电容。

需要说明的是，参阅图4，gm1为所述误差放大器EA的跨导，gmp为所述功率晶体管Mp的跨导；所述寄生电容C1为所述缓冲器的栅极电容，非常小；所述极点p2的阻抗(即1/(gm2·gm3·ro2))为所述第一PMOS管M2和所述第三NMOS管M3构成的缓冲结构的输出阻抗，也非常小。

所述线性稳压器处于轻载状态时，由于Req·CL非常大，因此极点p0处于极低频处；同时，所述功率晶体管Mp的栅极(Gate)电压VG较高，所述第二PMOS管M4通过的电流较小，gm2较小，而所述极点p2的阻抗(即1/(gm2·gm3·ro2))也非常小，因此，Req·CL>>Roa·C1>>[1/(gm2·gm3·ro2)]·C2，即极点p2远大于极点p1，极点p1远大于极点p0(所述极点p0与所述极点p1、所述极点p2之间存在数量级的差距)，此时，增益带宽积内最多只存在极点p0，所述极点p1和所述极点p2处在增益带宽积外，所述线性稳压器的环路稳定，且增益带宽积相对图1所述的低压差线性稳压器的增益带宽积更大。

所述线性稳压器处于重载状态时，所述输出节点VOUT的等效输出阻抗Req减小，但所述功率晶体管Mp的栅极(Gate)电压VG较低，导致所述第二PMOS管M4通过的电流较大，gm2也较大，所述极点p2的输出阻抗仍然很小，因此，Req·CL>>Roa·C1>>[1/(gm2·gm3·ro2)]·C2，即极点p2远大于极点p1，极点p1远大于极点p0(所述极点p0与所述极点p1、所述极点p2之间存在数量级的差距)，此时，所述极点p0和所述极点p1处在增益带宽积内，所述极点p2必然处在增益带宽积外，所述线性稳压器的环路是稳定的，且增益带宽积相对图1所述的低压差线性稳压器的增益带宽积更大。

通过对比发现，在相同条件下，图1所示的低压差线性稳压器的增益带宽积为8.3KHz，而本实施例所述的线性稳压器的增益带宽积为23KHz。可见，本实施例所述的线性稳压器可以在不增加功耗的前提下保证环路的稳定性，避免造成功耗浪费，同时增加了增益带宽积。可选的，本实施例所述的线性稳压器为低压差线性稳压器。

综上，本发明提供一种线性稳压器，包括功率晶体管、误差放大器、电阻倍压电路和补偿电路，其中：所述功率晶体管用于将输入电压转换为输出电压，连接于电压源和输出节点之间；所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器，连接于所述输出节点和所述误差放大器的同向输入端之间；所述补偿电路用于增加增益带宽积并保证所述线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器的输出端与所述功率晶体管的栅极之间；所述误差放大器用于根据所述输出电压和一参考电压之间的电压差驱动所述功率晶体管，以稳定所述输出电压。本发明在无需增加误差放大器的功耗的情况下确保了所述线性稳压器的环路稳定性，避免造成功耗浪费，同时增加了增益带宽积。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种线性稳压器，其特征在于，包括功率晶体管、误差放大器、电阻倍压电路和补偿电路，其中：

所述功率晶体管用于将输入电压转换为输出电压，连接于电压源和输出节点之间；

所述电阻倍压电路用于将所述输出电压反馈至所述误差放大器，连接于所述输出节点和所述误差放大器的同向输入端之间；

所述补偿电路用于增加增益带宽积并保证所述线性稳压器的环路稳定性，包括一自适应动态偏置的缓冲器，连接于所述误差放大器的输出端与所述功率晶体管的栅极之间；

所述误差放大器用于根据所述输出电压和一参考电压之间的电压差驱动所述功率晶体管，以稳定所述输出电压。

2.如权利要求1所述的线性稳压器，其特征在于，所述缓冲器包括第一PMOS管、第二PMOS管和第三NMOS管，其中，所述第一PMOS管的栅极连接所述误差放大器的输出端，所述第一PMOS管的源极连接所述第二PMOS管的栅极及所述功率晶体管的栅极，所述第一PMOS管的漏极连接所述第三NMOS管的栅极并接地，所述第二PMOS管的源极连接所述电压源，所述第二PMOS管的漏极连接所述功率晶体管的栅极及所述第三NMOS管的漏极，所述第三NMOS管的源极接地。

3.如权利要求2所述的线性稳压器，其特征在于，所述电阻倍压电路包括第一反馈电阻和第二反馈电阻，其中，所述第一反馈电阻的第一端连接所述输出节点，所述第一反馈电阻的第二端连接所述误差放大器的同向输入端，所述第二反馈电阻的第一端连接所述误差放大器的同向输入端，所述第二反馈电阻的第二端接地。

4.如权利要求3所述的线性稳压器，其特征在于，所述输出节点为所述线性稳压器的输出端。

5.如权利要求4所述的线性稳压器，其特征在于，所述线性稳压器的输出端还连接一输出电容，以确保环路稳定性。

6.如权利要求5所述的线性稳压器，其特征在于，所述线性稳压器的输出端还连接一负载。

7.如权利要求6所述的线性稳压器，其特征在于，所述线性稳压器包括极点p0、极点p1和极点p2，所述极点p0、所述极点p1和所述极点p2分别为：

其中，Req为所述输出节点的等效输出阻抗，Roa为所述误差放大器的输出阻抗，1/(gm2·gm3·ro2)为极点p2的阻抗，gm2为所述第一PMOS管和所述第二PMOS管构成的缓冲结构的跨导，gm3为所述第三NMOS管的跨导，ro2为所述第一PMOS管的阻抗，CL为所述输出电容的电容，C1和C2分别为极点p1和极点p2的寄生电容。

8.如权利要求7所述的线性稳压器，其特征在于，所述线性稳压器处于轻载状态或重载状态时，所述极点p2大于所述极点p1，所述极点p1大于所述极点p0。

9.如权利要求8所述的线性稳压器，其特征在于，所述线性稳压器处于轻载状态时，所述极点p0位于增益带宽积内，所述极点p1和所述极点p2位于增益带宽积外；所述线性稳压器处于重载状态时，所述极点p0和所述极点p1位于增益带宽积内，所述极点p2位于增益带宽积外。

10.如权利要求1-9中任一项所述的线性稳压器，其特征在于，所述线性稳压器为低压差线性稳压器。

Images