CN106055012A - 一种提高电源抑制比的高速ldo电路 - Google Patents
一种提高电源抑制比的高速ldo电路 Download PDFInfo
- Publication number
- CN106055012A CN106055012A CN201610559998.8A CN201610559998A CN106055012A CN 106055012 A CN106055012 A CN 106055012A CN 201610559998 A CN201610559998 A CN 201610559998A CN 106055012 A CN106055012 A CN 106055012A
- Authority
- CN
- China
- Prior art keywords
- pmos
- grid
- voltage
- nmos tube
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 claims description 6
- 230000033228 biological regulation Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 230000001052 transient effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101150096839 Fcmr gene Proteins 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
一种提高电源抑制比的高速LDO电路，其包括基准电压源(I1)、反馈网络(I7)和负载(I8)，其特征在于，所述高速LDO电路还包括：第一级差分放大器(I2)、反向嵌套密勒补偿电路(I3)、第二级cascode负载单级放大器(I4)、调整管(I5)、密勒补偿(I6)。
Description
技术领域
本发明涉及一种集成电路，具体涉及一种提高电源抑制比的高速LDO电路。
背景技术
低压差线性稳压器(LDO，Low Dropout Voltage Requlator)是一种降压型直流稳压器，属于电源管理类电路，LDO具有成本低、低噪声、高纹波抑制等优点，其广泛应用于便携式设备、计算机、汽车和通信等领域，并且随之不断发展。LDO是电子系统中的重要的功能模块，随着电子系统对电源的要求越来越高，像射频标签(RFID)、无线功率传输等产品中，电源需要通过交流逆变产生，其传统的LDO已经不满足对高电源抑制比、快速瞬态响应等指标要求。当前高性能LDO的研究成为了一项研究热点。
传统LDO如图1所示，由基准电压源I1，误差放大器I2，开关管I3，反馈网络I4以及负载I5组成。其中基准电压源I1为了产生一个与温度和电源电压均无关的参考直流电压作为基准。误差放大器I2为了比较基准电压与反馈电压的误差形成环路负反馈保证稳定的输出电压。开关管I3作为调整器件将电源电压降到一个固定值，实现低压差稳定输出并且提供负载足够的驱动电流。一般的，传统LDO一般需要片外接大电容负载以保证良好的电源抑制比，主极点就在输出端，这样虽然保住了环路的稳定性，但是极大的限制了环路带宽从而限制了响应速度和负载变化的反应时间，并且增加了系统面积和成本。
对于传统的单片LDO往往无片外电容，在中高频的PSRR(电源抑制比)较差，并且环路稳定性分析成为了一个难点。而加入很大面积的密勒补偿电容，同样限制了环路带宽，降低了LDO响应速度，传统的单片LDO的低频PSRR性能较差。
发明内容
本发明所要解决的技术问题是：
1、片外大电容补偿，无法全集成，面积大成本高；
2、对于传统单片LDO，片内补偿电容较大，环路增益带宽积低，响应速度慢；
3、传统的单片LDO电源抑制比较低。
为解决上述技术问题，本发明提供了一种提高电源抑制比的高速LDO电路，其包括基准电压源I1、反馈网络I7和负载I8，其特征在于，所述高速LDO电路还包括：第一级差分放大器I2、反向嵌套密勒补偿电路I3、第二级cascode负载单级放大器I4、调整管I5、密勒补偿I6。
所述基准电压源I1用于提供一个不随电源电压和温度变化的参考电压值，以提供目标输出电压的基准。
所述第一级差分放大器I2用于比较基准电压与反馈电压的误差，以形成环路负反馈，从而保证稳定的输出电压。
所述反向嵌套密勒补偿电路I3，用于对环路的稳定性进行补偿，同时提供前馈通路以将电源的波动叠加至调整管I5的栅极，从而控制调整管栅极电压纹波，降低电源电压对输出电压的影响。
所述第二级cascode负载单级放大器I4用于提高电源到输出的阻抗，以提供中低频处的电源抑制比。
所述调整管I5用于提供驱动负载的电流，从而实现低压差的稳定输出。
所述密勒补偿I6用于提高LDO环路稳定性。
所述反馈网络I7，为了采样输出电压的变换，将反馈量送至误差放大器I2，实现负反馈的调节作用。
优选地，所述第一级差分放大器I2包括尾电流源、差分输入对管和负载电流镜。其中，所述尾电流源由第一PMOS管MP0和第二PMOS管MP1构成，所述第一PMOS管MP0和第二PMOS管MP1组成cascode结构，所述第一PMOS管MP0的源极接电源VDD，漏极接所述第二PMOS管MP1的源极，所述第二PMOS管MP1的源极接差分输入对管的漏极，所述第一PMOS管MP0和所述第二PMOS管MP1的栅极接由偏置电路提供偏置电压。所述差分输入对管由第三PMOS管MP2和第四PMOS管MP3的栅极作为输入，负载电流镜由第一NMOS管MN0和第二NMOS管MN1构成，其中第一NMOS管MN0栅漏短接，第一NMOS管MN0和第二NMOS管MN1栅极相连。
优选地，所述反向嵌套密勒补偿I3，包括第三NMOS管MN2、第四NMOS管MN3和第一电容C0，其中第三NMOS管MN2栅极接调整管栅极，漏极接电源VDD，源级通过电容C0接入所述第一级差分放大器I2的输出，第四NMOS管MN3作为电流源为第三NMOS管MN2提高偏置电流源，栅极由所述第一级差分放大器I2中负载电流镜栅极给出，漏极接第三NMOS管MN2的源极，第四NMOS管MN3源级接地。
优选地，所述第二级cascode负载单级放大器I4包括第五PMOS管MP4和第六PMOS管MP5，第五PMOS管MP4和第六PMOS管MP5作为负载，第五PMOS管MP4的源极接电源VDD，漏极接第六PMOS管MP5的源极，第六PMOS管MP5的源极接输入管的漏极，第五PMOS管MP4和第六PMOS管MP5的栅极接由偏置电路提供的偏置电压，放大管由第五PMOS管MN4构成，第五PMOS管MN4栅极接所述第一级差分放大器I2的输出，第五PMOS管MN4漏极接第六PMOS管MN5漏极。
优选地，所述调整管I5，由第七PMOS管MP6构成，第七PMOS管MP6源级接电源VDD，第七PMOS管MP6漏极做输出，第七PMOS管MP6栅极接所述第二级cascode负载单级放大器I4的输出。
优选地，所述密勒补偿I6由第一电阻R0和第二电容C1组成，第一电阻R0和第一电容C1串联跨接在第七PMOS管MP6的漏极和栅极。
优选地，所述反馈网络I7由第二电阻R1和第三电阻R2组成，第二电阻R1和第三电阻R2串联通过第七PMOS管MP6漏极接地。
所述密勒补偿I6包含的电容为1-10pF，用以实现片内补偿并且不影响环路增益带宽积。
优选地，本发明的整个电路的实现由标准CMOS工艺片内实现，不需要片外的大电容补偿，提高了电源抑制比和快速的瞬态响应。
本发明的LDO电路具有如下优点：
1、无需片外大电容补偿，降低了成本，适用于高速系统；
2、采用反向嵌套米勒补偿技术RNMC对误差放大器进行内部补偿，将次级点搬离增益带宽积外，环路增益得以提高，提高瞬态响应速度；
3、提高环路增益带宽积可以有效提高高频处PSRR；
4、提供RNMC前馈通路，将电源的波动叠加至调整管栅极，精确控制调整管栅极电压纹波，大幅度的降低电源电压对输出电压的影响；
5、采用cascode结构，提高电源到输出的阻抗，并且适当减小输入管的栅长，降低输出端到地的阻抗，可以有效的提高PSRR。
附图说明
图1为传统LDO结构框图；
图2为本发明的LDO结构示意图；
图3为本发明的LDO电路图；
图4是本发明的LDO瞬态输出电压仿真结果；
图5为本发明的LDO电源抑制比交流特性曲线；
具体实施方式
图3是本发明的实施例的LDO电路图，如图3所述，本发明的高速LDO电路包括基准电压源I1、反馈网络I7和负载I8，其特征在于，所述高速LDO电路还包括：第一级差分放大器I2、反向嵌套密勒补偿电路I3、第二级cascode负载单级放大器I4、调整管I5、密勒补偿I6。
所述基准电压源I1用于提供一个不随电源电压和温度变化的参考电压值，以提供目标输出电压的基准。
所述第一级差分放大器I2用于比较基准电压与反馈电压的误差，以形成环路负反馈，从而保证稳定的输出电压。
所述反向嵌套密勒补偿电路I3，用于对环路的稳定性进行补偿，同时提供前馈通路以将电源的波动叠加至调整管I5的栅极，从而控制调整管栅极电压纹波，降低电源电压对输出电压的影响。
所述第二级cascode负载单级放大器I4用于提高电源到输出的阻抗，以提供中低频处的电源抑制比。
所述调整管I5用于提供驱动负载的电流，从而实现低压差的稳定输出。
所述密勒补偿I6用于提高LDO环路稳定性。
所述反馈网络I7，为了采样输出电压的变换，将反馈量送至误差放大器I2，实现负反馈的调节作用。
如图3所示，所述第一级差分放大器I2包括尾电流源、差分输入对管和负载电流镜。其中，所述尾电流源由第一PMOS管MP0和第二PMOS管MP1构成，所述第一PMOS管MP0和第二PMOS管MP1组成cascode结构，所述第一PMOS管MP0的源极接电源VDD，漏极接所述第二PMOS管MP1的源极，所述第二PMOS管MP1的源极接差分输入对管的漏极，所述第一PMOS管MP0和所述第二PMOS管MP1的栅极接由偏置电路提供偏置电压。所述差分输入对管由第三PMOS管MP2和第四PMOS管MP3的栅极作为输入，负载电流镜由第一NMOS管MN0和第二NMOS管MN1构成，其中第一NMOS管MN0栅漏短接，第一NMOS管MN0和第二NMOS管MN1栅极相连。
所述反向嵌套密勒补偿I3，包括第三NMOS管MN2、第四NMOS管MN3和第一电容C0，其中第三NMOS管MN2栅极接调整管栅极，漏极接电源VDD，源级通过电容C0接入所述第一级差分放大器I2的输出，第四NMOS管MN3作为电流源为第三NMOS管MN2提高偏置电流源，栅极由所述第一级差分放大器I2中负载电流镜栅极给出，漏极接第三NMOS管MN2的源极，第四NMOS管MN3源级接地。
所述第二级cascode负载单级放大器I4包括第五PMOS管MP4和第六PMOS管MP5，第五PMOS管MP4和第六PMOS管MP5作为负载，第五PMOS管MP4的源极接电源VDD，漏极接第六PMOS管MP5的源极，第六PMOS管MP5的源极接输入管的漏极，第五PMOS管MP4和第六PMOS管MP5的栅极接由偏置电路提供的偏置电压，放大管由第五PMOS管MN4构成，第五PMOS管MN4栅极接所述第一级差分放大器I2的输出，第五PMOS管MN4漏极接第六PMOS管MN5漏极。
所述调整管I5，由第七PMOS管MP6构成，第七PMOS管MP6源级接电源VDD，第七PMOS管MP6漏极做输出，第七PMOS管MP6栅极接所述第二级cascode负载单级放大器I4的输出。
所述密勒补偿I6由第一电阻R0和第二电容C1组成，第一电阻R0和第一电容C1串联跨接在第七PMOS管MP6的漏极和栅极。
所述密勒补偿I6的所述第二电容C1为1-10pF。
所述反馈网络I7由第二电阻R1和第三电阻R2组成，第二电阻R1和第三电阻R2串联通过第七PMOS管MP6漏极接地。
所述偏置电路I8为传统的工程上应用特别广泛的偏置电路，其偏置电压不随电源电压变化，输出偏置电压方式同样采用cascode结构保证电源到输出的高阻抗。
本发明的整个电路的实现由标准CMOS工艺片内实现，不需要片外的大电容补偿，提高了电源抑制比和快速的瞬态响应。
本发明利用的反向嵌套密勒补偿结构，输出极点由(移到了这样环路增益带宽将得以提高，并且提供了一个左半平面零点可以用来抵消一个极点。
其中，RL表示负载电阻，gm1表示第一级差分放大电路的跨导，CL表示负载电容，gm2表示第二级cascode单级放大器的跨导。
由本发明提出的基于反向嵌套密勒补偿的LDO，采用标准CMOS工艺进行设计并用Spectre仿真验证，输出电压瞬态响应波形如图4所示，其启动到最终稳定的时间不超过100ns(无需片外补偿电容)，LDO的电源抑制比PSRR的交流特性曲线由图5所示，其直流处的PSRR为70dB，100kHz处PSRR为62.2dB。
本发明不限于这里所述的特定实施例，对本工程领域的技术人员来说能够基于本发明思想进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，以上实施例只是对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例。
Claims (8)
1.一种提高电源抑制比的高速LDO电路，其包括基准电压源(I1)、反馈网络(I7)和负载(I8)，其特征在于，所述高速LDO电路还包括：第一级差分放大器(I2)、反向嵌套密勒补偿电路(I3)、第二级cascode负载单级放大器(I4)、调整管(I5)、密勒补偿(I6)；
所述基准电压源(I1)用于提供一个不随电源电压和温度变化的参考电压值，以提供目标输出电压的基准；
所述第一级差分放大器(I2)用于比较基准电压与反馈电压的误差，以形成环路负反馈，从而保证稳定的输出电压；
所述反向嵌套密勒补偿电路(I3)，用于对环路的稳定性进行补偿，同时提供前馈通路以将电源的波动叠加至调整管I5的栅极，从而控制调整管栅极电压纹波，降低电源电压对输出电压的影响；
所述第二级cascode负载单级放大器(I4)用于提高电源到输出的阻抗，以提供中低频处的电源抑制比；
所述调整管(I5)用于提供驱动负载的电流，从而实现低压差的稳定输出；
所述密勒补偿(I6)用于提高LDO环路稳定性；
所述反馈网络(I7)，为了采样输出电压的变换，将反馈量送至误差放大器(I2)，实现负反馈的调节作用。
2.根据权利要求1所述的高速LDO电路，其特征是：所述第一级差分放大器(I2)包括尾电流源、差分输入对管和负载电流镜，其中，所述尾电流源由第一PMOS管(MP0)和第二PMOS管(MP1)构成，所述第一PMOS管(MP0)和第二PMOS管(MP1)组成cascode结构，所述第一PMOS管(MP0)的源极接电源VDD，漏极接所述第二PMOS管(MP1)的源极，所述第二PMOS管(MP1)的源极接差分输入对管的漏极，所述第一PMOS管(MP0)和所述第二PMOS管(MP1)的栅极接由偏置电路提供偏置电压；所述差分输入对管由第三PMOS管(MP2)和第四PMOS管(MP3)的栅极作为输入，负载电流镜由第一NMOS管(MN0)和第二NMOS管(MN1)构成，其中第一NMOS管(MN0)栅漏短接，第一NMOS管(MN0)和第二NMOS管(MN1)栅极相连。
3.根据权利要求1或2所述的高速LDO电路，其特征是：所述反向嵌套密勒补偿(I3)，包括第三NMOS管(MN2)、第四NMOS管(MN3)和第一电容(C0)，其中第三NMOS管(MN2)栅极接调整管栅极，漏极接电源VDD，源级通过所述第一电容(C0)接入所述第一级差分放大器(I2)的输出，第四NMOS管(MN3)作为电流源为第三NMOS管(MN2)提高偏置电流源，栅极由所述第一级差分放大器(I2)中负载电流镜栅极给出，漏极接第三NMOS管(MN2)的源极，第四NMOS管(MN3)源级接地。
4.根据权利要求1-3中任一项所述的高速LDO电路，其特征是：所述第二级cascode负载单级放大器(I4)包括第五PMOS管(MP4)和第六PMOS管(MP5)，第五PMOS管(MP4)和第六PMOS管(MP5)作为负载，第五PMOS管(MP4)的源极接电源VDD，漏极接第六PMOS管(MP5)的源极，第六PMOS管(MP5)的源极接输入管的漏极，第五PMOS管(MP4)和第六PMOS管(MP5)的栅极接由偏置电路提供的偏置电压，放大管由第五PMOS管(MN4)构成，第五PMOS管(MN4)栅极接所述第一级差分放大器(I2)的输出，第五PMOS管(MN4)漏极接第六PMOS管(MN5)漏极。
5.根据权利要求1-4中任一项所述的高速LDO电路，其特征是：所述调整管(I5)，由第七PMOS管(MP6)构成，第七PMOS管(MP6)源级接电源VDD，第七PMOS管(MP6)漏极做输出，第七PMOS管(MP6)栅极接所述第二级cascode负载单级放大器(I4)的输出。
6.根据权利要求1-5中任一项所述的高速LDO电路，其特征是：所述密勒补偿(I6)由第一电阻(R0)和第二电容(C1)组成，第一电阻(R0)和第一电容(C1)串联跨接在第七PMOS管(MP6)的漏极和栅极。
7.根据权利要求1-6中任一项所述的高速LDO电路，其特征是：所述反馈网络(I7)由第二电阻(R1)和第三电阻(R2)组成，第二电阻(R1)和第三电阻(R2)串联通过第七PMOS管(MP6)漏极接地。
8.根据权利要求1-7中任一项所述的高速LDO电路，其特征是：所述密勒补偿(I6)的所述第二电容(C1)容量为1-10皮法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610559998.8A CN106055012A (zh) | 2016-07-15 | 2016-07-15 | 一种提高电源抑制比的高速ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610559998.8A CN106055012A (zh) | 2016-07-15 | 2016-07-15 | 一种提高电源抑制比的高速ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106055012A true CN106055012A (zh) | 2016-10-26 |
Family
ID=57187024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610559998.8A Pending CN106055012A (zh) | 2016-07-15 | 2016-07-15 | 一种提高电源抑制比的高速ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106055012A (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406411A (zh) * | 2016-12-08 | 2017-02-15 | 上海爱信诺航芯电子科技有限公司 | 低压差线性稳压器电路及电源 |
| CN106502302A (zh) * | 2017-01-10 | 2017-03-15 | 南方科技大学 | 一种低压差线性稳压器 |
| CN106774578A (zh) * | 2017-01-10 | 2017-05-31 | 南方科技大学 | 低压差线性稳压器 |
| CN107390772A (zh) * | 2017-08-31 | 2017-11-24 | 电子科技大学 | 高电源电压低功耗低压差线性稳压器 |
| CN107402594A (zh) * | 2017-08-31 | 2017-11-28 | 电子科技大学 | 实现高电源电压转变的低功耗低压差线性稳压器 |
| CN108227801A (zh) * | 2016-12-10 | 2018-06-29 | 北京同方微电子有限公司 | 一种高电源抑制比的低压差线性稳压器 |
| CN109491437A (zh) * | 2019-01-14 | 2019-03-19 | 成都凡米科技有限公司 | 一种线性稳压器电路 |
| CN110928358A (zh) * | 2019-11-29 | 2020-03-27 | 芯原微电子(上海)股份有限公司 | 低压差电压调节电路 |
| CN112947670A (zh) * | 2021-04-01 | 2021-06-11 | 苏州喻芯半导体有限公司 | 一种可快速响应的ldo电路 |
| CN113050737A (zh) * | 2019-12-27 | 2021-06-29 | 立锜科技股份有限公司 | 快速瞬态响应线性稳压电路及信号放大电路 |
| CN113922763A (zh) * | 2021-12-14 | 2022-01-11 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
| CN113922761A (zh) * | 2021-12-14 | 2022-01-11 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
| CN113970949A (zh) * | 2021-12-27 | 2022-01-25 | 江苏长晶科技股份有限公司 | 一种快速响应的高速线性稳压器 |
| CN114637367A (zh) * | 2022-03-18 | 2022-06-17 | 深圳市诚芯微科技股份有限公司 | 一种芯片内部低压电源产生电路 |
| CN114706446A (zh) * | 2022-04-01 | 2022-07-05 | 广州润芯信息技术有限公司 | 一种高电源抑制ldo电路 |
| WO2023011223A1 (zh) * | 2021-08-06 | 2023-02-09 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电源抑制电路、芯片及通信终端 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090001953A1 (en) * | 2007-06-27 | 2009-01-01 | Sitronix Technology Corp. | Low dropout linear voltage regulator |
| CN102279612A (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种低压差线性稳压器 |
| CN104391533A (zh) * | 2014-11-12 | 2015-03-04 | 记忆科技(深圳)有限公司 | 一种高电源抑制比ldo电路 |
| CN205827288U (zh) * | 2016-07-15 | 2016-12-21 | 上海璜域光电科技有限公司 | 一种提高电源抑制比的高速ldo电路 |
| CN114253330A (zh) * | 2021-12-02 | 2022-03-29 | 电子科技大学 | 一种快速瞬态响应的无片外电容低压差线性稳压器 |
| CN116578152A (zh) * | 2023-05-25 | 2023-08-11 | 西安电子科技大学 | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 |
-
2016
- 2016-07-15 CN CN201610559998.8A patent/CN106055012A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090001953A1 (en) * | 2007-06-27 | 2009-01-01 | Sitronix Technology Corp. | Low dropout linear voltage regulator |
| CN102279612A (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种低压差线性稳压器 |
| CN104391533A (zh) * | 2014-11-12 | 2015-03-04 | 记忆科技(深圳)有限公司 | 一种高电源抑制比ldo电路 |
| CN205827288U (zh) * | 2016-07-15 | 2016-12-21 | 上海璜域光电科技有限公司 | 一种提高电源抑制比的高速ldo电路 |
| CN114253330A (zh) * | 2021-12-02 | 2022-03-29 | 电子科技大学 | 一种快速瞬态响应的无片外电容低压差线性稳压器 |
| CN116578152A (zh) * | 2023-05-25 | 2023-08-11 | 西安电子科技大学 | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106406411A (zh) * | 2016-12-08 | 2017-02-15 | 上海爱信诺航芯电子科技有限公司 | 低压差线性稳压器电路及电源 |
| CN108227801A (zh) * | 2016-12-10 | 2018-06-29 | 北京同方微电子有限公司 | 一种高电源抑制比的低压差线性稳压器 |
| CN106502302A (zh) * | 2017-01-10 | 2017-03-15 | 南方科技大学 | 一种低压差线性稳压器 |
| CN106774578A (zh) * | 2017-01-10 | 2017-05-31 | 南方科技大学 | 低压差线性稳压器 |
| CN106502302B (zh) * | 2017-01-10 | 2017-11-10 | 南方科技大学 | 一种低压差线性稳压器 |
| CN106774578B (zh) * | 2017-01-10 | 2018-02-27 | 南方科技大学 | 低压差线性稳压器 |
| CN107390772A (zh) * | 2017-08-31 | 2017-11-24 | 电子科技大学 | 高电源电压低功耗低压差线性稳压器 |
| CN107402594A (zh) * | 2017-08-31 | 2017-11-28 | 电子科技大学 | 实现高电源电压转变的低功耗低压差线性稳压器 |
| CN107402594B (zh) * | 2017-08-31 | 2019-01-18 | 电子科技大学 | 实现高电源电压转变的低功耗低压差线性稳压器 |
| CN109491437B (zh) * | 2019-01-14 | 2024-03-22 | 成都凡米科技有限公司 | 一种线性稳压器电路 |
| CN109491437A (zh) * | 2019-01-14 | 2019-03-19 | 成都凡米科技有限公司 | 一种线性稳压器电路 |
| CN110928358A (zh) * | 2019-11-29 | 2020-03-27 | 芯原微电子(上海)股份有限公司 | 低压差电压调节电路 |
| CN113050737A (zh) * | 2019-12-27 | 2021-06-29 | 立锜科技股份有限公司 | 快速瞬态响应线性稳压电路及信号放大电路 |
| CN112947670B (zh) * | 2021-04-01 | 2024-01-30 | 苏州喻芯半导体有限公司 | 一种可快速响应的ldo电路 |
| CN112947670A (zh) * | 2021-04-01 | 2021-06-11 | 苏州喻芯半导体有限公司 | 一种可快速响应的ldo电路 |
| WO2023011223A1 (zh) * | 2021-08-06 | 2023-02-09 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电源抑制电路、芯片及通信终端 |
| CN113922763A (zh) * | 2021-12-14 | 2022-01-11 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
| CN113922761A (zh) * | 2021-12-14 | 2022-01-11 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
| CN113922761B (zh) * | 2021-12-14 | 2022-03-25 | 深圳市时代速信科技有限公司 | 一种二级放大电路与电子设备 |
| CN113970949A (zh) * | 2021-12-27 | 2022-01-25 | 江苏长晶科技股份有限公司 | 一种快速响应的高速线性稳压器 |
| CN113970949B (zh) * | 2021-12-27 | 2022-03-29 | 江苏长晶科技股份有限公司 | 一种快速响应的高速线性稳压器 |
| CN114637367A (zh) * | 2022-03-18 | 2022-06-17 | 深圳市诚芯微科技股份有限公司 | 一种芯片内部低压电源产生电路 |
| CN114706446A (zh) * | 2022-04-01 | 2022-07-05 | 广州润芯信息技术有限公司 | 一种高电源抑制ldo电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106055012A (zh) | 一种提高电源抑制比的高速ldo电路 | |
| Garimella et al. | Reverse nested Miller compensation using current buffers in a three-stage LDO | |
| Fan et al. | Single Miller capacitor frequency compensation technique for low-power multistage amplifiers | |
| CN102707757B (zh) | 一种动态电荷放电电路以及集成该电路的ldo | |
| CN106774580B (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
| Lai et al. | A fully on-chip area-efficient CMOS low-dropout regulator with fast load regulation | |
| CN106406411B (zh) | 低压差线性稳压器电路及电源 | |
| CN205827288U (zh) | 一种提高电源抑制比的高速ldo电路 | |
| WO2016131354A1 (zh) | 一种宽耐压范围的自适应低压差线性稳压器、芯片及终端 | |
| CN105811889B (zh) | 一种前馈补偿式跨导运算放大器 | |
| CN105573396A (zh) | 一种低压差线性稳压器电路 | |
| CN104793672A (zh) | 一种高电源抑制比的低压差线性稳压器 | |
| Saberkari et al. | Fast transient current-steering CMOS LDO regulator based on current feedback amplifier | |
| CN104007777A (zh) | 一种电流源产生器 | |
| CN208351365U (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| Yu et al. | A fast-transient low-dropout regulator (LDO) with Super Class-AB OTA | |
| Kargaran et al. | A 1.5 V high swing ultra-low-power two stage CMOS OP-AMP in 0.18 µm technology | |
| CN107402594A (zh) | 实现高电源电压转变的低功耗低压差线性稳压器 | |
| Li et al. | Design of a capacitor-less adaptively biased low dropout regulator using recycling folded cascode amplifier | |
| CN100539403C (zh) | 电子放大器 | |
| Hinojo et al. | Internally compensated LDO regulator based on the cascoded FVF | |
| CN204314761U (zh) | 电压调节器 | |
| Dong et al. | A three-stage OTA with hybrid active miller enhanced compensation technique for large to heavy load applications | |
| CN109445507A (zh) | 一种宽频率内高电源抑制比的带隙基准电路 | |
| CN108445959A (zh) | 一种可选接片外电容的低压差线性稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice |
Addressee: SHANGHAI HUANGYU PHOTOELECTRIC TECHNOLOGY CO.,LTD. Person in charge of patentsThe principal of patent Document name: Notice of First Examination Opinion |
|
| DD01 | Delivery of document by public notice |