CN113970949A

CN113970949A - 一种快速响应的高速线性稳压器

Info

Publication number: CN113970949A
Application number: CN202111606908.3A
Authority: CN
Inventors: 杨国江; 王海波
Original assignee: Jiangsu Changjing Technology Co ltd
Current assignee: Jiangsu Changjing Technology Co ltd
Priority date: 2021-12-27
Filing date: 2021-12-27
Publication date: 2022-01-25
Anticipated expiration: 2041-12-27
Also published as: CN113970949B

Abstract

本发明公开了一种快速响应的高速线性稳压器，包括PMOS管P1、P2、P3、P4和NMOS管N1、N2构成第一级运算放大器，NMOS管N3、N4、N5以及电阻R2和电阻R1构成第二级运算放大器，NMOS管Nc和电容Cc构成动态补偿电路，第一和第二两级运算放大器、PMOS功率管Ppower以及电阻Rfb1和Rfb2构成反馈网络，通过电阻Rfb1与电阻Rfb2连接点产生的反馈电压fb连接P4的栅极与连接P3栅极的基准电压Vref进行比较，控制PMOS功率管Ppower产生稳定的输出电压Vout，Vout=Vref（Rfb1+Rfb2）/Rfb2。

Description

一种快速响应的高速线性稳压器

技术领域

本发明涉及电源管理芯片，尤其涉及一种快速响应的高速线性稳压器，属于集成电路技术领域。

背景技术

随着便携式电子产品的广泛使用于工作和生活的各个方面，对供电电源的性能提出了更高的要求，尤其是系统的抗干扰能力、低电压工作能力以及低功耗等等。线性稳压器（LDO）电源可以提供优良的抗电源干扰能力和低噪声特性，被广泛应用于电路设计中，但是随着通信技术的发展，对电子终端的导通时间、切换时间和关闭时间等性能提出了更高的要求，因此需要模拟集成电路具有更快的响应速度，而负责为模拟集成电路提供直流工作点的电源偏置电路首当其冲。LDO电路作为一种常用的电源偏置电路，面临着减少响应时间的迫切要求。

如图1，传统的LDO电路偏置和基准用于提供基准电压和偏置电流的参考电压，Rfb1和Rfb2为反馈电阻网络，反馈电压为fb，P11/P12/P13/P14/N11/N12/N13/R_C/C_C组成两级运放，通过比较基准电压和反馈电压fb，来控制功率管Ppower输出电压Vout稳定。其中运放的第一级只有P11供电，是固定的偏置电流，导致运放的带宽受限；运放的第二级由电流源P12和输出管N13组成，会在在功率管Power的栅极形成一个大的极点，会明显影响环路稳定性。此外，Rc和Cc组成固定补偿，针对全负载范围的应用，只能补偿负载范围的一端，要么轻载，要么重载，不能实现全负载范围内补偿的兼顾。

中国专利ZL 201710905386.4提供了一种快速响应LDO电路，通过AB类驱动电路实现很小的静态功耗情况下产生很大的电流驱动，在功耗一定的情况下加快了功率管控制端信号的建立，进而加快了环路的调整速度；申请号为201711004540.7的中国专利申请也提供了一种LDO电路，通过采用瞬态反应电路实现快速响应输出电压的变化，迅速调节功率器件的驱动电压，进而改善LDO电路的瞬态特性，增加LDO电路的交流精度。

上述两种现有技术LDO电路的不足在于：增加了电路级数和反馈电容，会影响电路的环路稳定性，甚至会恶化原LDO电路的性能；并且不能根据负载变化实时调节快速响应电路，从而局限了应用范围。芯片面积和成本大幅增加，因此并不适用于目前的便携式设备的发展趋势。

发明内容

为解决现有技术存在的缺陷，本发明提供一种快速响应的高速线性稳压器，可以明显提升LDO的环路带宽，在显著提升响应速度的基础上还可以明显降低成本，简化芯片的外围电路。

为实现上述发明目的，本发明采用的技术方案如下：一种快速响应的高速线性稳压器，其特征在于，包括PMOS管P1、P2、P3、P4和Ppower，NMOS管N1、N2、N3、N4和Nc，电阻R1、R2、Rfb1、Rfb2和Rload以及电容Cc1和电容Cout；

PMOS管P1的栅极连接偏置和基准模块的输出的偏置电压BIAS，PMOS管P1的漏极与PMOS管P2的漏极互连并连接PMOS管P3的源极和衬底以及PMOS管P4的源极和衬底，PMOS管P3的栅极连接偏置和基准模块输出的基准电压Vref，PMOS管P3的漏极连接NMOS管N1的漏极和栅极以及NMOS管N2的栅极，NMOS管N1的源极和衬底与NMOS管N2的源极和衬底、NMOS管Nc的源极和衬底、NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底连接在一起并接地，NMOS管N2的漏极连接PMOS管P4的漏极和电容Cc1的一端、NMOS管Nc的栅极以及NMOS管N3的栅极和NMOS管N4的栅极，电容Cc1的另一端连接NMOS管Nc的漏极，NMOS管N3的漏极连接NMOS管N5的栅极和电阻R2的一端，NMOS管N4的漏极连接NMOS管N5的源极和衬底以及PMOS管P2的栅极、电阻R1的一端和PMOS管Ppower的栅极，PMOS管Ppower的源极和衬底与电阻R1的另一端和NMOS管N5的漏极、电阻R2的另一端、PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底连接在一起并连接电源电压VIN，PMOS管Ppower的漏极连接电阻Rfb1的一端、电容Cout的一端和电阻Rload的一端并输出电压Vout，电阻Rfb1的另一端连接电阻Rfb2的一端产生的反馈电压fb连接PMOS管P4的栅极，电阻Rfb2的另一端以及电容Cout的另一端和电阻Rload的另一端均接地。

所述PMOS管P1与PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1和NMOS管N2构成运算放大器的第一级，NMOS管N3与NMOS管N4、NMOS管N5、电阻R2和电阻R1构成运算放大器的第二级，NMOS管Nc和电容Cc构成动态补偿电路，第一、第二两级运算放大器、PMOS管Ppower以及电阻Rfb1和Rfb2构成反馈网络，通过电阻Rfb1与电阻Rfb2连接点产生的反馈电压fb与基准电压Vref进行比较，控制PMOS管Ppower产生稳定的输出电压Vout，Vout=Vref*（Rfb1+Rfb2）/Rfb2。

进一步地，所述PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4和PMOS管Ppower均为增强PMOS管，其中PMOS管Ppower为高速线性稳压器的输出功率管。

进一步地，所述NMOS管N1、NMOS管N2、 NMOS管N3、NMOS管N4、NMOS管N5和NMOS管Nc均为增强NMOS管。

本发明的优点及显著效果：与现有技术图1相比较，在运放的第二级，引入N5构成NMOS输出的跟随器，作为输出power栅极的上拉电阻，降低输出阻抗，提升上拉能力；增加下拉NMOS管N4的尺寸，增强下拉能力；在运放的第一级中引入随负载增加而增加的动态偏置电流源P2，从而提升补偿电容Cc1的上电速度；同时采用动态补偿（Nc和Cc1）替代固定补偿（Rc和Cc），以实现全负载范围内的环路稳定性。在运放的第一级、第二级驱动能力显著提升的基础上，由于又引入动态补偿来保证全范围环路稳定性，可以明显提升LDO的环路带宽，从而可以在显著提升响应速度的基础上还可以明显降低成本，简化芯片的外围电路。

附图说明

图1为传统的LDO电路。

图2为本发明快速响应的高速LDO电路。

具体实施方式

在图2为本发明快速响应的高速LDO电路图中，偏置和基准模块分别用于提供运放所需要PMOS电流源偏置电压BIAS，和基准电压Vref。其中P1/P2/P3/P4/Ppower为增强PMOS管，并且Ppower为LDO的输出功率管。N1/N2/N3/N4/N5/Nc为增强NMOS管。R1/R2/Rfb1/Rfb2为电阻，Cc为补偿电容，Cout为输出电容，Rload为负载电阻。

P1和P2的源衬相接，连接至VIN。P1的栅极接偏置和基准模块的BIAS电压。P1的漏极和P2的漏极一起连接至P3及P4的源衬。P3的栅极接基准电压Vref。P3的漏极接N1的栅漏极，和N2的栅极。N1、N2、Nc、N3、N4的源衬相接，连接至地。N2的漏极接P4的漏极、Nc的栅极、补偿电容Cc的上极板、N3和N4的栅极。P4的栅极接至Rfb1和Rfb2的交点fb处。Cc的下级板接Nc的漏极。N3的漏极接N5的栅极和电阻R2的一端。R2的另一端和N5的漏极接至VIN。N5的源衬相接，连接N4的漏极、Ppower的栅极、P2的栅极、电阻R1的一端。R1的另一端和Ppower的源衬一起，连接至VIN。Ppower的漏极接Rfb1的一端、Cout的上极板、Rload的一端和Vout。Rfb2和Rload另一端、Cout的下级板一起接地。

本发明图2的运行方式如下：

P1/P2/P3/P4/N1/N2组成运放的第一级，Nc和Cc构成动态补偿电路，N3/N4/N5/R2/R1构成运放的第二级，用于驱动Ppower的栅极。两级运放、输出管Ppower以及反馈电阻Rfb1和Rfb2形负反馈环路，通过比较反馈电压fb和基准电压Vref，从而控制输出管Ppower产生稳定的输出Vout，并且Vout=Vref*（Rfb1+Rfb2）/Rfb2。其中P1/P3/P4/N1/N2与现有技术图1第一级运放结构P11/P13/P14/N11/N12相同，但元器件参数有调整。且图2中增加了P2管作为运放第一级中的动态电流源，可以随负载电流增加而增加。N3/N4/N5/R2/R1构成运放的第二级，改进了图1现有技术，采用跟随器N5大幅提升了栅极驱动能力，并且由于跟随器的低输出阻抗，将功率管Ppower的栅电容形成的极点推向带宽范围外，在提升响应速度的基础上，还可显著提升环路稳定性。此外，采用动态补偿替代图1传统的固定补偿，补偿电阻随负载电流增加而减小，有利于补偿全负载范围内的环路稳定性，对宽带宽应用的适用性更强。

当反馈节点fb处的电压等于基准电压Vref时，误差放大器是平衡的，此时线性稳压器的输出稳定。当负载减小，反馈fb电压大于基准电压Vref时，误差放大器的平衡被打破，P3电流大于P4，N1串联P3，并且和N2镜像相等的电流，因此N2电流大于P4。从而导致增强管N3和N4的栅极电压下降，漏极电流减小。由于R2和N3串联，因此R2的分压减小，即N5的栅极上升，同时N4电流减小，导致N5的源极电位也上升。造成Ppower的栅极上升，漏极电流减小。负载分压减小，进而造成反馈电阻Rfb2的分压减小，即反馈电压FB减小，直至反馈电压重新等于基准电压Vref，此时，误差放大器被平衡。同理，当负载增加，反溃电压fb小于基准电压Vre3时，P4电流大于P3，进而大于N2电流，即增强管N3栅极电压上升，增强管N3漏极电流增加。由于R2和N3串联，因此R2的分压增加，即N5的栅极下降，同时N4电流增加，导致N5的源极电位也下降。造成Ppower的栅极下降，漏极电流增加。负载分压增加，进而造成反馈电阻Rfb2的分压增加，即反馈电压FB增加，直至反馈电压重新等于基准电压Vref，此时，误差放大器被平衡。

空载时，由于负载电流为0，Ppower管输出电流只有反馈电阻的电流，在uA级别，因此P2镜像Ppower的电流可以忽略不计，运放只有P1供电，因此可以实现空载时的低功耗。

带载时，由于Ppower管输出负载电流增加，P2电流增加，此时运放的偏置电流由P1和P2共同提供，增加了偏置电流，明显提升了运放第一级对补偿电容的充电速度。同时，运放的第二级，由于N5作为跟随器引入，输出阻抗很小，N4可以增加尺寸以提供强下拉作用，但是此处Ppower栅极极点由于N5的低阻抗而被推远，从而有利于实现宽带宽的应用，提升响应速度。此外，补偿方式采用动态补偿，补偿电阻随负载电流增加而减小，有利于补偿全负载范围内的环路稳定性，对宽带宽应用的适用性更强。

综上所述，由于本发明线性稳压器采用了运放第一级的动态偏置，运放第二级的跟随器结构以及动态补偿，相比于传统的线性稳压器，可以显著增加带宽，进而实现快速响应的高速LDO电路。

Claims

1.一种快速响应的高速线性稳压器，其特征在于，包括PMOS管P1、P2、P3、P4和Ppower，NMOS管N1、N2、N3、N4和Nc，电阻R1、R2、Rfb1、Rfb2和Rload以及电容Cc1和电容Cout；

2.根据权利要求1所述的快速响应的高速线性稳压器，其特征在于，所述PMOS管P1与PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1和NMOS管N2构成第一级运算放大器，NMOS管N3与NMOS管N4、NMOS管N5、电阻R2和电阻R1构成第二级运算放大器，NMOS管Nc和电容Cc1构成动态补偿电路，第一和第二两级运算放大器、PMOS管Ppower以及电阻Rfb1和Rfb2构成反馈网络，通过电阻Rfb1与电阻Rfb2连接点产生的反馈电压fb与基准电压Vref进行比较，控制PMOS管Ppower产生稳定的输出电压Vout，Vout=Vref*（Rfb1+Rfb2）/Rfb2。

3.根据权利要求1所述的快速响应的高速线性稳压器，其特征在于，所述PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4和PMOS管Ppower均为增强PMOS管，其中PMOS管Ppower为高速线性稳压器的输出功率管。

4.根据权利要求1所述的快速响应的高速线性稳压器，其特征在于，所述NMOS管N1、NMOS管N2、 NMOS管N3、NMOS管N4、NMOS管N5和NMOS管Nc均为增强NMOS管。