CN113778158A - 一种面积紧凑的自适应偏置nmos型ldo电路 - Google Patents

一种面积紧凑的自适应偏置nmos型ldo电路 Download PDF

Info

Publication number
CN113778158A
CN113778158A CN202110953699.3A CN202110953699A CN113778158A CN 113778158 A CN113778158 A CN 113778158A CN 202110953699 A CN202110953699 A CN 202110953699A CN 113778158 A CN113778158 A CN 113778158A
Authority
CN
China
Prior art keywords
electrically connected
nmos
source
electrode
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110953699.3A
Other languages
English (en)
Inventor
白春风
潘成生
邵子健
乔东海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202110953699.3A priority Critical patent/CN113778158A/zh
Publication of CN113778158A publication Critical patent/CN113778158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明公开了一种面积紧凑的自适应偏置NMOS型LDO电路，包括误差放大器电路、自适应偏置电流源电路、NMOS管N5、电阻R2、频率补偿电路、用于自适应控制NMOS管N6的开启与关闭的上过冲检测电路和用于自适应控制PMOS管P5的开启与关闭的下过冲检测电路；上过冲检测电路在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流；下过冲检测电路在检测到发生下过冲时打开PMOS管P5，以向误差放大器电路提供额外的偏置电流；NMOS管N5的漏极电性连接到电压源VDD1，源极电性连接到电阻R2的一端并作为LDO电路的输出电源端VP；电阻R2的另一端接地。本发明不但能够实现过冲输出的快速恢复，而且由于过冲检测电路的简洁结构而具有占用芯片面积小的优点。

Description

一种面积紧凑的自适应偏置NMOS型LDO电路
技术领域
本发明涉及集成电路设计技术领域，具体涉及一种面积紧凑的自适应偏置NMOS型LDO电路。
背景技术
图1至3给出了实现全集成LDO线性稳压器的3种基本结构。人们习惯把低压降(LDO)线性稳压器简化称呼为LDO，本发明中亦延续这一习惯。其中：
参见图1所示，第一种结构为采用PMOS管作功率传输管的电路结构，其容易通过密勒补偿得到一个极低的主极点以保证环路的稳定性，具有负载电流范围大、线性调整率和负载调整率好等优点；而且适合在较低电源电压下工作。为了把输出电压过冲控制在一定的范围之内，输出端的等效阻抗必须控制在一定的范围之内，由于PMOS的载流子迁移率低，需要以更大的尺寸和更大的输出级电流(即R取值不能过大)保证输出端的低阻特性。这意味着，在同等的静态电流下其误差放大器的带宽往往小得多、功率传输管栅极负载大得多，因而难以满足全集成线性稳压器的快速响应要求。主要用在负载切换速率小于100mA/μs的场合。
参见图2所示，第二种结构为采用NMOS管作功率传输管的电路结构，由于输出端固有的低阻特性和NMOS管的高载流子迁移率特性，输出级不需要维持较大的最小偏置电流，而且作为功率传输管的NMOS管的尺寸更小一些，因而容易实现快速响应特性，能够应对负载切换速率更高的场合。此外，其带宽随负载变化小，因而环路稳定性好；NMOS功率传输管的漏极接电源，因此，电源抑制能力更好。由于功率传输管的栅极比输出电压高出一个VGS，要求误差放大器具有较高的工作电压，不过这在多数电子系统中都不是问题，因为I/O的标准供电电压是2.5/3.3V，带隙基准一般也采用3.3V电压供电，远高于SoC内核所需的1～1.2V电压。由于功率传输级没有电压增益，该结构的调整范围有限，最大负载电流往往较小，但是SoC的模块功耗往往也只有几十mA。
参见图3所示，第三种结构为采用FVF结构的电路结构，实际上是第一种结构的变种，适合全集成实现和快速响应场合，但是其线性调整率较差，而且，如果添加额外的共栅增益级以改善线性调整率的话，需要一定的稳态电流以维持环路稳定性，不利于降低静态功耗。
本发明的背景是给数模混合集成电路提供稳定的1.2V电压源，最大负载电流为20mA，所处的应用环境可能在1ns时间里完成最大电流和最小电流(约200uA)之间的切换，切换速率高达19.8A/μs；过冲电压要在1μs内恢复到稳态值附近。
第二种结构是本发明的全集成线性稳压器的基本实现框架。
由于低静态电流是线性稳压器的基本要求，误差放大器的带宽和输出摆率都是十分有限的，即便采用第二种结构，其固有的瞬态恢复速度也往往不能满足建立时间的要求。因此，一般都是需要采取额外的措施以加快功率传输管栅极电压的恢复速度，进而实现快速的瞬态恢复。
这里涉及到两个问题：(1)瞬变过冲的检测；(2)功率传输管栅极电压的恢复机制。其中：
(1)瞬变过冲的检测
传统的过冲检测机制是通过一个C-R高通网络监测输出电压的瞬变，问题在于，要提高阶跃检测幅度就得增加电阻和电容的大小，需要消耗较多的芯片面积；
(2)功率传输管栅极电压的恢复机制
在负载切换时输出电压过冲的本质在于功率传输管的栅极电压不能及时恢复到负反馈环路的线性调整范围内(这个范围实际上是非常小的，反比于环路增益)。原因在于占据LDO芯片主要面积的功率传输管的栅极寄生电容非常大！解决这一问题的基本途径也是两个：提高误差放大器的输出摆率，以及直接向功率传输管的栅极注入(或者抽取)一定的电流。第一种途径的响应速度一般要慢一点，但是不会发生过调整导致的震荡；第二种途径的响应速度快一点，但是可能会出现过调整导致的震荡，而且无法借助线性分析工具去预知其行为。
发明内容
本发明目的是提供一种面积紧凑的自适应偏置NMOS型LDO电路，通过采用非平衡负载差分放大器检测过冲并向误差放大器注入额外的偏置电流以提高瞬时输出摆率，进而实现过冲输出的快速恢复；同时，由于误差放大器始终在负反馈环路中，能够对功率传输管栅极充放电电流的大小进行控制，因而能够适应多种负载切换的情况。
本发明的技术方案是：一种面积紧凑的自适应偏置NMOS型LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R2、频率补偿电路、上过冲检测电路和下过冲检测电路，所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；
所述上过冲检测电路被配置为在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流，当输出上过冲电压恢复到接近稳态值时关闭NMOS管N6；
所述下过冲检测电路被配置为在检测到发生下过冲时打开PMOS管P5，并通过NMOS管N7～N8构成的电流镜向误差放大器电路提供额外的偏置电流，当输出下过冲电压恢复到接近稳态值时关闭PMOS管P5；
所述NMOS管N5的漏极电性连接到电压源VDD1，源极电性连接到电阻R2的一端并作为LDO电路的输出电源端VP；
所述电阻R2的另一端接地。
上述技术方案中，所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB 1，其中，
所述PMOS管P1的源极电性连接到电压源VDD2，栅极分别电性连接到PMOS管P2的栅极、PMOS管P3的漏极和NMOS管N3的漏极，漏极电性连接到PMOS管P3的源极；
所述PMOS管P2的源极电性连接到电压源VDD2，漏极电性连接到PMOS管P4的源极；
所述PMOS管P3的栅极分别电性连接到偏置电压源VB2和PMOS管P4的栅极；
所述PMOS管P4的漏极分别电性连接到NMOS管N5的栅极和NMOS管N4的漏极；
所述NMOS管N3的栅极分别电性连接到偏置电压源VB 1和NMOS管N4的栅极，源极电性连接到NMOS管N1的漏极；
所述NMOS管N4的源极电性连接到NMOS管N2的漏极；
所述NMOS管N1的栅极电性连接到参考电压源VR，源极分别电性连接到NMOS管N1的源极和经偏置电流源IB 1接地；
所述NMOS管N2的栅极分别电性连接到上过冲检测电路的输入端、下过冲检测电路的输入端和输出电源端VP。
上述技术方案中，所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，
所述PMOS管P5的源极电性连接到电压源VDD2，栅极电性连接到下过冲检测电路的输出端，漏极分别电性连接到NMOS管N7的栅极、漏极和NMOS管N8的栅极；
所述NMOS管N6的源极接地，栅极电性连接到上过冲检测电路的输出端，漏极分别电性连接到NMOS管N1的源极NMOS管N2的源极；
所述NMOS管N7的源极接地；
所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。
上述技术方案中，所述上过冲检测电路包括PMOS管P9、PMOS管P10、NMOS管N11、NMOS管N12和偏置电流源IB3；
所述PMOS管P9的源极分别电性连接到PMOS管P10的源极和经偏置电流源IB3电性连接到电压源，栅极电性连接到参考电压源VR，漏极分别电性连接到NMOS管N6的栅极和NMOS管N11的漏极；
所述PMOS管P10的栅极电性连接到输出电源端VP，漏极分别电性连接到NMOS管N12的漏极、栅极和NMOS管N11的栅极；
所述NMOS管N11的源极接地；
所述NMOS管N12的源极接地。
上述技术方案中，所述NMOS管N11与NMOS管N12的器件尺寸比例为2:1。
上述技术方案中，所述下过冲检测电路包括PMOS管P7、PMOS管P8、NMOS管N9和NMOS管N10；
所述PMOS管P7的源极分别电性连接到电压源和PMOS管P8的源极，栅极分别电性连接到PMOS管P8的栅极、漏极和NMOS管N10漏极，漏极分别电性连接到PMOS管P5的栅极和NMOS管N9的漏极；
所述NMOS管N9的源极分别电性连接到NMOS管N10的源极和经偏置电流源IB2接地，栅极电性连接到参考电压源VR；
所述NMOS管N10的栅极电性连接到输出电源端VP。
上述技术方案中，所述PMOS管P7与PMOS管P8的器件尺寸比例为2:1。
上述技术方案中，还包括PMOS管P6和电阻R1；
所述PMOS管P6的源极和漏极均电性连接到NMOS管N5的栅极，栅极电性连接到电阻R1的一端；
所述电阻R1的另一端接地。
本发明的优点是：
1.本发明引入一种非平衡负载差分放大器作为下过冲检测单元，具有芯片面积小、瞬态注入电流大的优点。
2.本发明的过冲触发的额外电流注入误差放大器作为其偏置电流，这能够保证给NMOS管N5的栅极充电的电流大小受到负反馈环路的控制，能够适应多种负载切换速度场合。
3.本发明的PMOS管P6起到双重的作用，快速切换负载瞬间的稳压效果和频率补偿效果，实现了器件的功能复用，不需要额外的补偿电容，有利于节省芯片面积。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为背景技术中采用PMOS管作为功率传输管的LDO线性稳压器的基本电路结构图。
图2为背景技术中采用NMOS管作为功率传输管的LDO线性稳压器的基本电路结构图。
图3为背景技术中采用FVF结构的LDO线性稳压器的基本电路结构图。
图4为本发明的线性稳压器的主体电路图。
图5为本发明的上过冲检测电路的电路结构图。
图6为本发明的下过冲检测电路的电路结构图。
图7为在典型工艺角下负载电流以1ns在200μA和20mA之间切换时本发明的输出电压(实线)与关闭自适应偏置的输出电压(虚线)的对比示意图。
图8为在典型工艺角下负载电流以1ns从200μA切换到20mA时本发明的上冲响应的局部放大图。
图9为在典型工艺角下负载电流以1ns从20mA切换到200μA时本发明的下冲响应的局部放大图。
图10为本发明在负载5mA、10mA、15mA、20mA时的环路特性示意图(负载100pF)。
图11为本发明在负载5mA、10mA、15mA、20mA时的线性调整率仿真结果示意图。
图12为本发明在输出压降为40mV、130mV、220mV、400mV时的负载调整率仿真结果示意图。
图13为本发明在负载电流分别为5mA、10mA、15mA、20mA时的最小压降示意图。
图14为本发明在负载电流分别为0.2mA、2mA、20mA时的PSRR。
具体实施方式
实施例：
参见图4所示，一种面积紧凑的自适应偏置NMOS型LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R2、频率补偿电路、上过冲检测电路和下过冲检测电路，所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；
所述上过冲检测电路被配置为在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流，当输出上过冲电压恢复到接近稳态值时关闭NMOS管N6；
所述下过冲检测电路被配置为在检测到发生下过冲时打开PMOS管P5，并通过NMOS管N7～N8构成的电流镜向误差放大器电路提供额外的偏置电流，当输出下过冲电压恢复到接近稳态值时关闭PMOS管P5；
所述NMOS管N5的漏极电性连接到电压源VDD1，源极电性连接到电阻R2的一端并作为LDO电路的输出电源端VP；
所述电阻R2的另一端接地。
本实施例中，所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB 1，其中，
所述PMOS管P1的源极电性连接到电压源VDD2，栅极分别电性连接到PMOS管P2的栅极、PMOS管P3的漏极和NMOS管N3的漏极，漏极电性连接到PMOS管P3的源极；
所述PMOS管P2的源极电性连接到电压源VDD2，漏极电性连接到PMOS管P4的源极；
所述PMOS管P3的栅极分别电性连接到偏置电压源VB2和PMOS管P4的栅极；
所述PMOS管P4的漏极分别电性连接到NMOS管N5的栅极和NMOS管N4的漏极；
所述NMOS管N3的栅极分别电性连接到偏置电压源VB 1和NMOS管N4的栅极，源极电性连接到NMOS管N1的漏极；
所述NMOS管N4的源极电性连接到NMOS管N2的漏极；
所述NMOS管N1的栅极电性连接到参考电压源VR，源极分别电性连接到NMOS管N1的源极和经偏置电流源IB 1接地；
所述NMOS管N2的栅极分别电性连接到上过冲检测电路的输入端、下过冲检测电路的输入端和输出电源端VP。
本实施例中，所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，
所述PMOS管P5的源极电性连接到电压源VDD2，栅极电性连接到下过冲检测电路的输出端，漏极分别电性连接到NMOS管N7的栅极、漏极和NMOS管N8的栅极；
所述NMOS管N6的源极接地，栅极电性连接到上过冲检测电路的输出端，漏极分别电性连接到NMOS管N1的源极NMOS管N2的源极；
所述NMOS管N7的源极接地；
所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。
参见图5所示，所述上过冲检测电路包括PMOS管P9、PMOS管P10、NMOS管N11、NMOS管N12和偏置电流源IB3；
所述PMOS管P9的源极分别电性连接到PMOS管P10的源极和经偏置电流源IB3电性连接到电压源，栅极电性连接到参考电压源VR，漏极分别电性连接到NMOS管N6的栅极和NMOS管N11的漏极；
所述PMOS管P10的栅极电性连接到输出电源端VP，漏极分别电性连接到NMOS管N12的漏极、栅极和NMOS管N11的栅极；
所述NMOS管N11的源极接地；
所述NMOS管N12的源极接地。
本实施例中，所述NMOS管N11与NMOS管N12的器件尺寸比例为2:1。
参见图6所示，所述下过冲检测电路包括PMOS管P7、PMOS管P8、
NMOS管N9和NMOS管N10；
所述PMOS管P7的源极分别电性连接到电压源和PMOS管P8的源极，栅极分别电性连接到PMOS管P8的栅极、漏极和NMOS管N10漏极，漏极分别电性连接到PMOS管P5的栅极和NMOS管N9的漏极；
所述NMOS管N9的源极分别电性连接到NMOS管N10的源极和经偏置电流源IB2接地，栅极电性连接到参考电压源VR；
所述NMOS管N10的栅极电性连接到输出电源端VP。
本实施例中，所述PMOS管P7与PMOS管P8的器件尺寸比例为2:1。
本实施例中，还包括PMOS管P6和电阻R1；
所述PMOS管P6的源极和漏极均电性连接到NMOS管N5的栅极，栅极电性连接到电阻R1的一端；
所述电阻R1的另一端接地。
SoC芯片的IO环供电标准一般是2.5V或者3.3V，110nm以后节点的数字内核供电电压一般是1.2V，因此，这种用于给数字内核供电的线性稳压器有足够的电压空间采用NMOS作为NMOS管，即本发明的电路结构。
NMOS型全集成LDO的优点在于快速响应、要求的最小压降小、电源抑制比高、带宽恒定等，为了缓解环路增益不足的缺点，本发明的误差放大器采用套筒式共源共栅结构，参见图4所示。误差放大器中的NMOS管N1～N4和PMOS管P1～P4都偏置在亚阈值区，以保证在偏置电流增加几十倍的时候还能够工作在饱和区。发生上过冲时打开NMOS管N6管以提供额外的偏置电流，发生下过冲时打开PMOS管P5管以提供额外的偏置电流。
PMOS管P6起到两个作用：(1)其源极和漏极与N阱衬底之间的PN结在输出下冲时能够利用反向稳压特性削减下冲的幅度；(2)其栅源和栅漏寄生电容和电阻R1构成频率补偿结构，引入的额外零点使得本发明也能够在挂载nF级电容负载时保持稳定。
本发明的静态电流分配如下：偏置电流源IB1提供的偏置电流为3μA，下过冲检测和上过冲检测模块各消耗约0.5μA电流，输出级的空载静态电流约为5μA。整个LDO加上偏置电路的偏置电流不超过10μA。
本发明的实施方案在55nm CMOS工艺下实现，电压源VDD1采用大于1.3V的电源供电即可，电压源VDD2与基准共用电源，一般在2.5～3.6V之间。本发明的空载静态电流小于10μA。
下面结合附图具体说明本发明的优点
参见图7所示，可以看到，当负载电流以1ns在200μA和20mA之间切换时，本发明具有明显的过冲恢复速度加快的效果，下过冲恢复速度增加的尤其明显。
参见图8所示，是上过冲响应的局部放大图，可以看到，上过冲电压可以在175ns内恢复到终值的10％范围内(即1.32V)，大约300ns就可以恢复到终值附近1％范围内。
参见图9所示，是下过冲响应的局部放大图，可以看到，下过冲电压可以在40ns内恢复到终值的10％范围内(即1.08V)，大约60ns就可以恢复到终值附近1％范围内。
参见图10所示，是五种负载电流情况下的环路特性波特图，正常工作时具有带宽基本恒定的特点，空载的相位裕度为40度。
参见图11所示，是不同负载电流时输出电压随输出压降变化的曲线，由仿真波形可以计算出，当输出压降从50mV变化到300mV时，在负载电流为5mA时的平均线性调整率为0.0012％(12μV/V)；负载电流为10mA，线性调整率为0.0018％(18μV/V)；负载电流为15mA，线性调整率为0.0024％(24μV/V)；负载电流为20mA时，线性调整率为0.003％(29μV/V)。
参见图12所示，是不同压降时输出电压随负载电流的变化情况，由此可以计算出本发明压降40mV时，满负载范围内的平均负载调整率为1.67μV/mA；压降130mV时，满负载范围内的平均负载调整率为1.19μV/mA；压降220mV时，满负载范围内的平均负载调整率为1.14μV/mA；压降400mV时，满负载范围内的平均负载调整率为1.13μV/mA。
参见图13所示，是不同负载电流时输出电压随输出压降变化的曲线。如果以线性调整率小于5mV/V为标准，在负载电流为5mA时，使输出电压保持稳压的最小压降约为10mV；负载电流为10mA时，使输出电压保持稳压的最小压降约为15mV；负载电流为15mA时，使输出电压保持稳压的最小压降约为20mV；负载电流为20mA时，使输出电压保持稳压的最小压降约为25mV。这意味着本发明具有极高的效率。
参见图14所示，是负载电流分别为0.2mA、2mA、20mA时的PSRR。
从仿真波形可以看出在低频PSRR可达100dB以上。频率为1MHz时，负载电流为0.2mA时的PSRR为54dB；负载电流为2mA时的PSRR为51dB；负载电流为20mA时的PSRR为44dB。最差的PSRR大于10dB。
当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种面积紧凑的自适应偏置NMOS型LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R2、频率补偿电路、上过冲检测电路和下过冲检测电路，其特征在于：所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；
所述上过冲检测电路被配置为在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流，当输出上过冲电压恢复到接近稳态值时关闭NMOS管N6；
所述下过冲检测电路被配置为在检测到发生下过冲时打开PMOS管P5，并通过NMOS管N7～N8构成的电流镜向误差放大器电路提供额外的偏置电流，当输出下过冲电压恢复到接近稳态值时关闭PMOS管P5；
所述NMOS管N5的漏极电性连接到电压源VDD1，源极电性连接到电阻R2的一端并作为LDO电路的输出电源端VP；
所述电阻R2的另一端接地。
2.根据权利要求1所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB1，其中，
所述PMOS管P1的源极电性连接到电压源VDD2，栅极分别电性连接到PMOS管P2的栅极、PMOS管P3的漏极和NMOS管N3的漏极，漏极电性连接到PMOS管P3的源极；
所述PMOS管P2的源极电性连接到电压源VDD2，漏极电性连接到PMOS管P4的源极；
所述PMOS管P3的栅极分别电性连接到偏置电压源VB2和PMOS管P4的栅极；
所述PMOS管P4的漏极分别电性连接到NMOS管N5的栅极和NMOS管N4的漏极；
所述NMOS管N3的栅极分别电性连接到偏置电压源VB1和NMOS管N4的栅极，源极电性连接到NMOS管N1的漏极；
所述NMOS管N4的源极电性连接到NMOS管N2的漏极；
所述NMOS管N1的栅极电性连接到参考电压源VR，源极分别电性连接到NMOS管N1的源极和经偏置电流源IB1接地；
所述NMOS管N2的栅极分别电性连接到上过冲检测电路的输入端、下过冲检测电路的输入端和输出电源端VP。
3.根据权利要求1所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，
所述PMOS管P5的源极电性连接到电压源VDD2，栅极电性连接到下过冲检测电路的输出端，漏极分别电性连接到NMOS管N7的栅极、漏极和NMOS管N8的栅极；
所述NMOS管N6的源极接地，栅极电性连接到上过冲检测电路的输出端，漏极分别电性连接到NMOS管N1的源极NMOS管N2的源极；
所述NMOS管N7的源极接地；
所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。
4.根据权利要求1所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述上过冲检测电路包括PMOS管P9、PMOS管P10、NMOS管N11、NMOS管N12和偏置电流源IB3；
所述PMOS管P9的源极分别电性连接到PMOS管P10的源极和经偏置电流源IB3电性连接到电压源，栅极电性连接到参考电压源VR，漏极分别电性连接到NMOS管N6的栅极和NMOS管N11的漏极；
所述PMOS管P10的栅极电性连接到输出电源端VP，漏极分别电性连接到NMOS管N12的漏极、栅极和NMOS管N11的栅极；
所述NMOS管N11的源极接地；
所述NMOS管N12的源极接地。
5.根据权利要求4所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述NMOS管N11与NMOS管N12的器件尺寸比例为2:1。
6.根据权利要求1所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述下过冲检测电路包括PMOS管P7、PMOS管P8、NMOS管N9和NMOS管N10；
所述PMOS管P7的源极分别电性连接到电压源和PMOS管P8的源极，栅极分别电性连接到PMOS管P8的栅极、漏极和NMOS管N10漏极，漏极分别电性连接到PMOS管P5的栅极和NMOS管N9的漏极；
所述NMOS管N9的源极分别电性连接到NMOS管N10的源极和经偏置电流源IB2接地，栅极电性连接到参考电压源VR；
所述NMOS管N10的栅极电性连接到输出电源端VP。
7.根据权利要求6所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：所述PMOS管P7与PMOS管P8的器件尺寸比例为2:1。
8.根据权利要求1所述的面积紧凑的自适应偏置NMOS型LDO电路，其特征在于：还包括PMOS管P6和电阻R1；
所述PMOS管P6的源极和漏极均电性连接到NMOS管N5的栅极，栅极电性连接到电阻R1的一端；
所述电阻R1的另一端接地。
CN202110953699.3A 2021-08-19 2021-08-19 一种面积紧凑的自适应偏置nmos型ldo电路 Pending CN113778158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110953699.3A CN113778158A (zh) 2021-08-19 2021-08-19 一种面积紧凑的自适应偏置nmos型ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110953699.3A CN113778158A (zh) 2021-08-19 2021-08-19 一种面积紧凑的自适应偏置nmos型ldo电路

Publications (1)

Publication Number Publication Date
CN113778158A true CN113778158A (zh) 2021-12-10

Family

ID=78838425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110953699.3A Pending CN113778158A (zh) 2021-08-19 2021-08-19 一种面积紧凑的自适应偏置nmos型ldo电路

Country Status (1)

Country Link
CN (1) CN113778158A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114510112A (zh) * 2022-01-12 2022-05-17 电子科技大学 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路
CN114967819A (zh) * 2022-08-01 2022-08-30 苏州悉芯射频微电子有限公司 基于soi工艺的带隙基准电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114510112A (zh) * 2022-01-12 2022-05-17 电子科技大学 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路
CN114967819A (zh) * 2022-08-01 2022-08-30 苏州悉芯射频微电子有限公司 基于soi工艺的带隙基准电路
CN114967819B (zh) * 2022-08-01 2022-10-25 苏州悉芯射频微电子有限公司 基于soi工艺的带隙基准电路

Similar Documents

Publication Publication Date Title
US10423176B2 (en) Low-dropout regulators
US8917071B2 (en) Regulator circuit
CN102830742B (zh) 一种低压差线性稳压器
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN108508953B (zh) 新型摆率增强电路、低压差线性稳压器
US20230229182A1 (en) Low-dropout regulator for low voltage applications
CN113778158A (zh) 一种面积紧凑的自适应偏置nmos型ldo电路
CN108874008A (zh) 一种具有双反馈的ldo电路
CN114167933B (zh) 低功耗快速瞬态响应的低压差线性稳压器电路
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
US8836303B2 (en) Active leakage consuming module for LDO regulator
Kamel et al. A hybrid NMOS/PMOS capacitor-less low-dropout regulator with fast transient response for SoC applications
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
Han et al. A 340-nA-quiescent 80-mA-load 0.02-fs-FOM active-capacitor-based low-dropout regulator in standard 0.18-μm CMOS
Huang et al. A 10 nA ultra-low quiescent current and 60 ns fast transient response low-dropout regulator for Internet-of-Things
US11625057B2 (en) Voltage regulator providing quick response to load change
CN216248988U (zh) 一种面积紧凑的自适应偏置nmos型ldo电路
Nagateja et al. A 8-ns Settling Time Fully Integrated LDO with Dynamic Biasing and Bulk Modulation Techniques in 40nm CMOS
CN113835463A (zh) 一种小面积快速瞬态响应全片上集成ldo电路
Tang et al. A Low-Power Fast-Transient Output-Capacitorless LDO
CN114115415B (zh) 一种低压差线性稳压电路
US7196505B2 (en) Device and method for low-power fast-response voltage regulator with improved power supply range
Shen et al. A fast-response low-dropout regulator based on power-efficient low-voltage buffer
US11906997B2 (en) Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
US20240126317A1 (en) Low dropout regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination