CN215642444U

CN215642444U - 一种低静态电流nmos型全集成ldo电路

Info

Publication number: CN215642444U
Application number: CN202122206684.9U
Authority: CN
Inventors: 白春风; 张开
Original assignee: Suzhou University
Current assignee: Suzhou University
Priority date: 2021-09-13
Filing date: 2021-09-13
Publication date: 2022-01-25
Anticipated expiration: 2031-09-13

Abstract

本实用新型公开了一种低静态电流NMOS型全集成LDO电路，包括误差放大器电路、自适应偏置电流源电路、NMOS管N5、电阻R1和R2、频率补偿电路、用于自适应控制NMOS管N6的开启与关闭的上过冲检测电路和用于自适应控制PMOS管P5的开启与关闭的下过冲检测电路；上过冲检测电路在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流；下过冲检测电路在检测到发生下过冲时打开PMOS管P5，以向误差放大器电路提供额外的偏置电流。本实用新型能够以非常低的静态电流实现全集成LDO在面对几十A/μs的负载电流切换速率时的快速响应。

Description

一种低静态电流NMOS型全集成LDO电路

技术领域

本实用新型涉及集成电路设计技术领域，具体涉及一种低静态电流NMOS型全集成LDO电路。

背景技术

低压降(LDO)线性稳压器，一般习惯简称为LDO，是提供干净稳定电压源的电路模块。全集成则要求它的所有元器件都在片内实现，以给片上系统(SoC)中的模块供电。SoC经常需要多个全集成LDO给它供电，比如模拟模块一个，射频模块一个，其他的模块则使用另一个LDO。模拟模块对LDO输入电源的干扰小，负载电流变化比较缓；射频模块容易干扰LDO输入电源，需要全频带较高的电源抑制比(PSRR)，而且负载电流变化比较急，但是负载电流变化幅度不大；其他的数字电路模块和混合信号电路模块则可能因瞬间休眠或者开启一些或者全部数字模块而导致急剧的负载电流变化，这种情况下，尤其是LDO的下冲电压，如果幅度太大或者恢复时间过长，都可能导致电路重启或者影响其他模块的正常工作。

图1至3给出了全集成LDO的3种基本结构，其中：

参见图1所示，第一种结构采用PMOS管作为功率传输管，其容易通过密勒补偿得到一个极低的主极点以保证环路的稳定性，具有负载电流范围大、线性调整率和负载调整率好等优点；而且适合在较低电源电压下工作。但是，功率传输管的栅漏寄生电容会限制环路带宽；并且由于功率传输管的源极连接输入电源，电源抑制比会比较差。

参见图2所示，第二种结构采用NMOS管作为功率传输管，其环路宽带随负载变化小，因而环路稳定性好；寄生效应小，容易实现宽带；NMOS功率传输管的漏极连接输入电源，因此，电源抑制能力更好。但是，其由于功率传输管的栅极比输出电压高出一个VGS，要求误差放大器具有较高的工作电压，不过这在多数电子系统中都不是问题，因为I/O的标准供电电压是2.5/3.3V，带隙基准一般也采用2.5/3.3V电压供电，远高于SoC内核所需的1～1.2V电压。误差放大器的偏置电流一般非常小，不会影响接口电路。

参见图3所示，第三种结构采用FVF结构，其实际上是第一种结构的变种，结构紧凑，适合全集成实现和快速响应场合；但是其环路响应复杂，导致输出电流调整范围小。

全集成LDO不像传统LDO那样可以依赖片外大电容维持低输出阻抗，因此，负载切换时过冲电压一般很大。提高误差放大器的输出摆率以加快过冲电压的恢复，是抑制过冲幅度的基本途径。同时，LDO的静态电流必须非常小以保证较高的电流效率。

传统的LDO电路架构,为了削减负载突变时的过冲幅度,一般在输出端接μF级的大片外电容。而在SoC系统内,为了便于片上集成，LDO的输出电容均是内置，片上可实现的电容容值一般都不大，其容值一般在pF级；而且，芯片面积也是重要的设计约束，有时甚至不会额外添加任何输出电容。这样会导致LDO在负载切换时的过冲幅度大的问题，尤其下过冲，如果太大，可能导致电路的意外重启。

为了改善负载瞬态响应性能,抑制输出端过冲电压和选择合理的频率补偿方案让环路稳定，LDO电路往往需要额外的复杂电路,控制输出功率管栅极的充放电，而这些额外电路往往意味着更多的电流支路，不可避免地增加了LDO的静态电流。

低静态电流是线性稳压器的基本要求，是指当外部负载电流为零时为LDO自身消耗的电流。它包括基准电压源、误差放大器、输出分压电阻等电路的工作电流。静态电流由拓扑结构、输入电压和温度确定。

为了延长电池供电系统的使用时间，SoC系统一般都要求待机模式下的低功耗，如何以非常低的静态电流实现全集成LDO在面对几十A/μs的负载电流切换速率时的快速响应，是本领域技术人员所要解决的问题。

发明内容

本实用新型目的是提供一种低静态电流NMOS型全集成LDO电路，以非常低的静态电流实现全集成LDO在面对几十A/μs的负载电流切换速率时的快速响应。

本实用新型的技术方案是：一种低静态电流NMOS型全集成LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R1和R2、频率补偿电路、上过冲检测电路和下过冲检测电路，所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；

所述上过冲检测电路被配置为在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流，当输出上过冲电压恢复到接近稳态值时关闭NMOS管N6；

所述下过冲检测电路被配置为在检测到发生下过冲时打开PMOS管P5，并通过NMOS管N7～N8构成的电流镜向误差放大器电路提供额外的偏置电流，当输出下过冲电压恢复到接近稳态值时关闭PMOS管P5；

所述NMOS管N5的漏极分别电性连接到电压源VDD1和下过冲检测电路的第一输入端，源极分别电性连接到电阻R1的一端、上过冲检测电路的第一输入端和下过冲检测电路的第二输入端并作为LDO电路的输出电源端VP，所述电阻R1的另一端分别电性连接到电阻R2的一端、上过冲检测电路的第二输入端和偏置电压源VB；

所述电阻R2的另一端接地。

上述技术方案中，所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB1，其中，

所述PMOS管P1的源极电性连接到电压源VDD2，栅极分别电性连接到PMOS管P2的栅极、PMOS管P3的漏极和NMOS管N3的漏极，漏极电性连接到PMOS管P3的源极；

所述PMOS管P2的源极电性连接到电压源VDD2，漏极电性连接到PMOS管P4的源极；

所述PMOS管P3的栅极分别电性连接到偏置电压源VB2和PMOS管P4的栅极；

所述PMOS管P4的漏极分别电性连接到NMOS管N5的栅极和NMOS管N4的漏极；

所述NMOS管N3的栅极分别电性连接到偏置电压源VB1和NMOS管N4的栅极，源极电性连接到NMOS管N1的漏极；

所述NMOS管N4的源极电性连接到NMOS管N2的漏极；

所述NMOS管N1的栅极电性连接到参考电压源VR，源极分别电性连接到NMOS管N2的源极和经偏置电流源IB1接地；

所述NMOS管N2的栅极电性连接到输出电源端VP。

上述技术方案中，所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，

所述PMOS管P5的源极电性连接到电压源VDD2，栅极电性连接到下过冲检测电路的输出端，漏极分别电性连接到NMOS管N7的栅极、漏极和NMOS管N8的栅极；

所述NMOS管N6的源极接地，栅极电性连接到上过冲检测电路的输出端，漏极分别电性连接到NMOS管N1的源极和NMOS管N2的源极；

所述NMOS管N7的源极接地；

所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。

上述技术方案中，所述上过冲检测电路包括PMOS管P7、NMOS管N9、NMOS管N10、偏置电流源IB2和电容C1；

所述PMOS管P7的源极电性连接到电压源VDD2并经偏置电流源IB2分别电性连接到PMOS管P7的栅极、NMOS管N9的栅极和NMOS管N10的漏极，漏极分别电性连接到NMOS管N6的栅极和NMOS管N9的漏极；

所述NMOS管N9的源极接地；

所述NMOS管N10的栅极分别电性连接到电容C1的一端和偏置电压源VB，源极接地；

所述电容C1的另一端电性连接到输出电源端VP。

上述技术方案中，所述下过冲检测电路包括PMOS管P8、PMOS管P9、NMOS管N11和偏置电流源IB3；

所述PMOS管P8的源极电性连接到电压源VDD1，栅极电性连接到输出电源端VP，漏极分别电性连接到PMOS管P9的栅极和NMOS管N11的栅极并经偏置电流源IB3接地；

所述PMOS管P9的源极电性连接到电压源VDD2，漏极分别电性连接到PMOS管P5的栅极和NMOS管N11的漏极；

所述NMOS管N11的源极接地。

上述技术方案中，还包括PMOS管P6和电阻R3；

所述PMOS管P6的源极和漏极均电性连接到NMOS管N5的栅极，栅极电性连接到电阻R3的一端；

所述电阻R3的另一端接地。

上述技术方案中，所述NMOS管N7与NMOS管N8的器件尺寸比例为1:4。

本实用新型的优点是：

1.本实用新型的误差放大器电路的尾电流由偏置电流源IB1和NMOS管N6、NMOS管N8提供的动态电流两部分组成，偏置电流源IB1是确定的，由偏置电压决定，动态电流在稳态时几乎为零，而且，NMOS管N6和NMOS管N8不会同时开启；

2.本实用新型的PMOS管P6具有多重效用：a、下冲的瞬间PMOS管P6的N型衬底与P型源漏两端之间的PN结的反向稳压特性会提供NMOS管N5栅源之间的瞬变电流，因而下冲电压得到大幅度的衰减，这有利于加快下冲的恢复；b、频率补偿以提高空载时的稳定性，进而进一步降低静态电流；c、此外，PMOS管P6的栅源电容能够有效抑制耦合到NMOS管N5栅极的电源噪声，有利于提升PSRR；

3.本实用新型的低功耗上过冲检测电路仅在负载电流瞬间减小时工作，上冲的瞬间电容C1两端电压被拉高，NMOS管N10的栅源电压增大，电流源工作，反相器检测到输入端的电压下降，从而抬高输出端电压，使NMOS管N6工作，电流通过NMOS管N6注入误差放大器电路，输出处于稳态时其静态电流几乎为零；

4.本实用新型的低功耗下过冲检测电路在负载电流瞬间变大时工作，下冲的瞬间PMOS管P8的栅源电压增大，电流源工作，反相器检测到输入端的电压上升，从而输出端电压下降，PMOS管P5导通，再通过镜像电流源将电流注入误差放大器电路的尾电流中，输出处于稳态时其静态电流也几乎为零。

附图说明

下面结合附图及实施例对本实用新型作进一步描述：

图1为背景技术中采用PMOS管作为功率传输管的LDO线性稳压器的基本电路结构图。

图2为背景技术中采用NMOS管作为功率传输管的LDO线性稳压器的基本电路结构图。

图3为背景技术中采用FVF结构的LDO线性稳压器的基本电路结构图。

图4为本实用新型的线性稳压器的主体电路图。

图5为本实用新型的上过冲检测电路的电路结构图。

图6为本实用新型的下过冲检测电路的电路结构图。

图7为本实用新型的负载瞬态响应图。

图8为负载电流以1ns从200μA切换到50mA时本实用新型的下冲响应与普通的NMOS型的对比图。

图9为负载电流以1ns从50mA切换到200μA时本实用新型的上冲响应与普通的NMOS型LDO的对比。

图10为本实用新型的环路增益与稳定性示意图(负载电流为0、0.2mA、2mA、20mA、60mA时在1Hz～100MHz范围内环路增益与稳定性)。

图11为本实用新型的线性调整率示意图(负载电流分别为0、0.2mA、2mA、20mA、50mA时输入电压从1.25V变化到1.5V对应的输出电压变化)。

图12为本实用新型的负载调整率示意图(Vdropout分别为40mV、150mV、200mV、400mV时负载电流从0变化到60mA对应的输出电压变化)。

图13为本实用新型无负载电容时的PSRR示意图。

图14为本实用新型加100pF负载电容时的PSRR示意图。

具体实施方式

实施例：

参见图4所示，本实用新型提供一种低静态电流NMOS型全集成LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R1和R2、频率补偿电路、上过冲检测电路和下过冲检测电路，所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；

所述电阻R2的另一端接地。

本实施例中，所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB1，其中，

所述NMOS管N4的源极电性连接到NMOS管N2的漏极；

所述NMOS管N2的栅极电性连接到输出电源端VP。

本实施例中，所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，

所述NMOS管N7的源极接地；

所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。

参见图5所示，本实施例中，所述上过冲检测电路包括PMOS管P7、

NMOS管N9、NMOS管N10、偏置电流源IB2和电容C1；

所述NMOS管N9的源极接地；

所述电容C1的另一端电性连接到输出电源端VP。

参见图6所示，本实施例中，所述下过冲检测电路包括PMOS管P8、

PMOS管P9、NMOS管N11和偏置电流源IB3；

所述NMOS管N11的源极接地。

本实施例中，还包括PMOS管P6和电阻R3；

所述电阻R3的另一端接地。

本实施例中，所述NMOS管N7与NMOS管N8的器件尺寸比例为1:4。

为保证误差放大器电路的增益、带宽和输出摆率，本实用新型采用NMOS管作为功率传输管的LDO线性稳压器的电路结构，为使瞬态恢复速度能满足建立时间的要求，本实用新型采用的方法是通过在负载切换的瞬间自适应增加误差放大器电路的偏置电流，提高误差放大器电路的输出摆率以加快恢复速度。

为了解决LDO低功耗问题,本实用新型采用的低功耗上过冲检测电路和低功耗下过冲检测电路仅在负载瞬态变化时工作，稳态时处于关闭状态，即稳态时仅误差放大器电路和功率传输管工作，没有多余的电路支路消耗电流，从而实现低静态电流，进而实现低静态功耗。

继续参见图4所示，本实用新型缩短建立时间的基本途径是通过自适应偏置提高误差放大器电路的输出摆率，即在上(下)过冲时开启NMOS管N6(NMOS管N8)给误差放大器电路提供额外的大偏置电流。此外，PMOS管P6有两个作用：(1)其源漏与N阱衬底之间的PN结在负载电流正向快速变化引起下过冲时起到稳压的作用；(2)其栅源和栅漏寄生电容与电阻R3构成相位超前补偿的结构，用于频率补偿，这个频率补偿也有利于降低系统静态功耗，因为频率补偿引入的零点可用于补偿空载时输出极点向低频方向移动到最低值时的影响。

继续参见图5和6所示，给出了低功耗过冲检测电路的电路图，其特点在于输出稳态时几乎没有静态电流，大大降低了整个LDO的静态功耗。输出电压处于稳态时，NMOS管N10和PMOS管P8均工作在截止区，低功耗上过冲检测电路和低功耗下过冲检测电路中的偏置电流源IB2和IB3均工作在线性区，电流非常小。

当出现上冲时，NMOS管N10打开，拉低NMOS管N10漏极的电压，进而通过反相器(PMOS管P7和NMOS管N9)打开NMOS管N6，给误差放大器电路提供额外的偏置电流以提高输出摆率，加快上冲的恢复速度。

当出现下冲时，PMOS管P8打开，拉高PMOS管P8漏极的电压，进而通过反相器(PMOS管P9和NMOS管N11)打开PMOS管P5，再通过NMOS管N7和NMOS管N8组成的电流镜，给误差放大器电路提供额外的偏置电流以提高输出摆率，加快下冲的恢复速度。

本实用新型的实施方案在180nm CMOS工艺下实现，目标是为内核提供1.2V的电源电压并提供最大50mA的负载电流。误差放大器电路的工作电压可取2.5～5V，NMOS管N5的供电电压可取1.25～1.6V。本实用新型的空载静态电流仅为3.6μA，实现了低静态电流的目标。

下面结合附图具体说明本实用新型的优点

参见图7所示，当负载电流以1ns在200μA和50mA之间切换时，本实用新型具有明显的过冲恢复速度加快的效果，下过冲恢复速度增加的尤其明显。

参见图8所示，下过冲电压可以在160ns内恢复到终值的10％范围内(即1.15V)。

参见图9所示，上过冲电压可以在240ns内恢复到终值的10％范围内(即1.22V)。

参见图10所示，本实用新型在负载电流0～60mA内具有良好稳定性。

参见图11所示，线性调整率在空载、0.2mA、2mA、20mA、60mA负载电流时分别为0.018mV/V,0.01mV/V，0.014mV/V，0.096mV/V，0.32mV/V。

参见图12所示，Vdropout分别为40mV、150mV、200mV、400mV时负载调整率分别为5.67mV/A、4.1mV/A、4.05mV/A、4mV/A。

参见图13和14所示，本实用新型具有良好的PSRR特性，高频时仍能保持大于10dB的电源抑制。

当然上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型主要技术方案的精神实质所做的修饰，都应涵盖在本实用新型的保护范围之内。

Claims

1.一种低静态电流NMOS型全集成LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R1和R2、频率补偿电路、上过冲检测电路和下过冲检测电路，其特征在于：所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；

所述电阻R2的另一端接地。

2.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB1，其中，

所述NMOS管N4的源极电性连接到NMOS管N2的漏极；

所述NMOS管N2的栅极电性连接到输出电源端VP。

3.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，

所述NMOS管N7的源极接地；

所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。

4.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述上过冲检测电路包括PMOS管P7、NMOS管N9、NMOS管N10、偏置电流源IB2和电容C1；

所述NMOS管N9的源极接地；

所述电容C1的另一端电性连接到输出电源端VP。

5.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述下过冲检测电路包括PMOS管P8、PMOS管P9、NMOS管N11和偏置电流源IB3；

所述NMOS管N11的源极接地。

6.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：还包括PMOS管P6和电阻R3；

所述电阻R3的另一端接地。

7.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述NMOS管N7与NMOS管N8的器件尺寸比例为1:4。