CN114371757A - 一种高压线性稳压器 - Google Patents

一种高压线性稳压器 Download PDF

Info

Publication number
CN114371757A
CN114371757A CN202210279238.7A CN202210279238A CN114371757A CN 114371757 A CN114371757 A CN 114371757A CN 202210279238 A CN202210279238 A CN 202210279238A CN 114371757 A CN114371757 A CN 114371757A
Authority
CN
China
Prior art keywords
tube
voltage
nmos
pmos
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210279238.7A
Other languages
English (en)
Other versions
CN114371757B (zh
Inventor
杨国江
王海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Changjing Technology Co ltd
Original Assignee
Jiangsu Changjing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjing Technology Co ltd filed Critical Jiangsu Changjing Technology Co ltd
Priority to CN202210279238.7A priority Critical patent/CN114371757B/zh
Publication of CN114371757A publication Critical patent/CN114371757A/zh
Application granted granted Critical
Publication of CN114371757B publication Critical patent/CN114371757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明公开了一种高压线性稳压器,通过高压降为低压的控制方式,采用NJFET管和高压NMOS管结合,实现为低压电路供电,包括通过修调基准电压来调节输出电压VOUT和通过修调输出反馈电阻来调节输出电压VOUT两种电路,不需要额外的降压电路和启动电路,可以明显改善低功耗应用的静态功耗,同时引入了动态补偿来实现全负载范围的有效补偿,在保证高压性能的情况下,可以显著降低静态功耗,并且全负载范围保持稳定,同时方便实现小型化封装,从而实现性能和成本的最佳结合。

Description

一种高压线性稳压器
技术领域
本发明涉及电源管理电路,尤其涉及一种高压线性稳压器,属于集成电路及电子电路技术领域。
背景技术
随着便携式电子产品广泛使用于工作和生活的各个方面,对供电电源的性能提出了更高的要求,尤其是系统的小型化和低功耗性能。传统的高压线性稳压器可以提供优良的抗电源干扰能力,被广泛应用于电路设计中,由于该架构中必须同时包含高压转低压的降压电路以及基准电路和运放电路,所以这种结构通常会带来其他问题,例如静态功耗偏大和电路复杂等等,静态电流大就限制了电池的使用寿命,降低了便携式设备的工作时间,电路复杂还会限制产品的小型化封装。因此整体电路的静态功耗和成本都有一定劣势。在CN103955251B和CN210983127U专利中,运放直接采用高压器件,没有采用降压操作,导致高压器件的面积会非常大,并且器件的跨导等性能远低于低压器件。在CN105955385B、CN103729012B以及CN203084588U的专利中,由于采用齐纳管钳位来降压,串联电阻来限流,会导致整体的静态功耗会随VIN的增加而线性增加,如果要实现低功耗,就需要非常大的电阻,但是要占用非常的大芯片面积,带来高成本。CN203084588U专利中,由于没有采用高压NJFET和耗尽管的结合,并不能实现低功耗和免除启动电路的设计,电路的成本控制会比较困难,并且由于运放第二级为Lv_pmos做的跟随器,没有增益,因此密勒补偿效果非常有限,并不能实现全负载范围内的补偿,不利于宽负载应用。
发明内容
为解决现有技术存在的缺陷,本发明提供一种高压线性稳压器,通过引入高压NJFET和低压耗尽管,结合高压NMOS管,不需要额外的降压电路和启动电路,电路极其简易,还可以明显改善低功耗应用的静态功耗,同时引入了动态补偿来实现全负载范围的有效补偿。
为实现上述发明目的,本发明采用以下技术方案:一种高压线性稳压器,其特征在于:通过高压降为低压的控制方式,采用NJFET管和低压耗尽管实现钳位电压,再和高压NMOS管结合,实现为低压电路供电,包括通过修调基准电压来调节输出电压VOUT和通过修调输出反馈电阻来调节输出电压VOUT两种电路;
通过修调基准电压来调节输出电压VOUT的高压线性稳压器包括PMOS管P1~P4以及PMOS管HP1和HP2,NMOS管N1~N5以及NMOS管ND1、NMOS管ND2、NMOS管HN1 和NJFET管以及可变电阻R1、电阻R2~ R6和电容C1及电容Cc;NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的漏极连接NMOS管ND1的漏极、PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的漏极和NMOS管ND2的栅极,NMOS管N1的源极和衬底接地,NMOS管N1的栅极连接NMOS管ND2的源极和衬底以及可变电阻R1的一端,可变电阻R1的另一端连接电阻R2的一端以及电容C1的一端和PMOS管P1的栅极,电阻R2的另一端和电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底接地,NMOS管N2的漏极连接NMOS管HN1的源极和衬底,NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接电阻R5的一端并作为通过修调基准电压来调节输出电压VOUT的高压线性稳压器的输出端,电阻R5的另一端连接电阻R6的一端并产生反馈电压连接APMOS管P2的栅极,电阻R6的另一端接地。
通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器包括PMOS管P1~P4以及PMOS管HP1和HP2,NMOS管N1~N5以及NMOS管ND1、NMOS管HN1 和NJFET管以及可变电阻R51、电阻R3、R4、R61和电容C1、电容Cc及电容CFB;NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的漏极连接PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的漏极连接PMOS管P3的漏极和栅极以及PMOS管P4的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的栅极和漏极以及PMOS管P14的栅极和电容C1的一端,NMOS管N1的源极和衬底以及电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底以及NMOS管N2的源极和衬底均接地,NMOS管N2的漏极连接NMOS管N2的漏极连接NMOS管HN1的源极和衬底, NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接可变电阻R51的一端和电容CFB的一端并作为通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器的输出端,可变电阻R51的另一端连接电阻R61的一端和电容CFB的另一端以及PMOS管P2的栅极,电阻R61的另一端接地。
进一步地,所述NJFET管为高耐压的N型JFET管,ND1和ND2为耗尽型NMOS场效应管,N1/N2/N3/N4/N5为低压增强型NMOS场效应管,P1/P2/P3/P4为低压增强型PMOS场效应管,HN1为隔离型高耐压NMOS管,HP1和HP2为高耐压增强型PMOS场效应管。
本发明的优点及显著效果:本发明通过引入高压NJFET和低压耗尽管再结合高压NMOS管,不需要额外的降压电路和启动电路,电路极其简易,还可以明显改善低功耗应用的静态功耗,同时引入了动态补偿来实现全负载范围的有效补偿,因此,本发明在保证高压性能的情况下,可以显著降低静态功耗,并且全负载范围保持稳定,同时方便实现小型化封装,从而实现性能和成本的最佳结合。
附图说明
图1是本发明通过修调基准电压来调节输出电压VOUT的高压线性稳压器。
图2是本发明通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器。
具体实施方式
图1和图2采用相同的高压降为低压的控制方式,都是采用高压NJFET、低压耗尽管和高压NMOS管结合来实现为低压电路供电,但是两者由于输出电压VOUT的调节方式不同,因此内部电路略有区别。其中图1中设置输出电压VOUT的反馈电阻固定,但是可以通过修调基准电压来调节输出电压VOUT。而图2为基准固定的高压线性稳压器,但是输出电压VOUT是可以通过修调输出反馈电阻来调节。图1为修调基准的高压线性稳压器,而图2的为修调反馈电阻的高压线性稳压器。
如图1,NJFET管为高耐压的N型JFET管,ND1和ND2为耗尽型NMOS场效应管,N1/N2/N3/N4/N5为低压增强型NMOS场效应管,P1/P2/P3/P4为低压增强型NMOS场效应管,HN1为隔离型高耐压NMOS管,HP1和HP2为高耐压增强型PMOS场效应管,R1为可修调的可变电阻, R2/R3/R4为固定电阻, Cc为补偿电容。VIN为输入电源,VOUT为输出电压,ADJ为输出电压的反馈端,用于和R5和R6反馈电阻一起设置输出电压。
连接关系具体如下:NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的漏极连接NMOS管ND1的漏极、PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的漏极和NMOS管ND2的栅极,NMOS管N1的源极和衬底接地,NMOS管N1的栅极连接NMOS管ND2的源极和衬底以及可变电阻R1的一端,可变电阻R1的另一端连接电阻R2的一端以及电容C1的一端和PMOS管P1的栅极,电阻R2的另一端和电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底接地,NMOS管N2的漏极连接NMOS管HN1的源极和衬底,NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接电阻R5的一端并作为通过修调基准电压来调节输出电压VOUT的高压线性稳压器的输出端,电阻R5的另一端连接电阻R6的一端并产生反馈电压ADJ连接PMOS管P2的栅极,电阻R6的另一端接地。
图1中,ND1、N1、ND2、P3、R1、R2、C1组成可修调的基准电路,用于为线性稳压器中的误差放大器提供参考电压。其中ref1为零温度系数的基准电压,而ref2为通过修调反馈电阻实现的高精度基准,用于作为可调LDO的基准电压。在耗尽管基准中,ND1和N1电流相同,通过调节合适的尺寸比例,实现零温度系数的基准电压Vref。
由饱和区漏电流公式
Figure 286313DEST_PATH_IMAGE001
可得到:
Figure 1197DEST_PATH_IMAGE002
可以得到:
Figure 791298DEST_PATH_IMAGE003
VthND1和VthN1分别为耗尽管和增强管的阈值,其中耗尽管阈值为负,增强管的阈值为正,但是耗尽管和增强管都呈现负的温度系数,因此通过合理选择耗尽管ND1的尺寸(W/L)N1和增强管N1的尺寸(W/L)ND1,即可以实现零温度系数的耗尽管基准电压。
图中耗尽管ND1和增强管N1的尺寸采用上面计算的零温度系数耗尽管基准的尺寸。当反馈节点ref1处的电压等于基准电压Vref时,耗尽管ND1和增强管N1的电流相同,误差放大器是平衡的,同时控制ND2输出电压ref1为零温度系数电压。当反馈ref1电压大于耗尽基准电压Vref时,耗尽基准的平衡被打破,众所周知,增强管NMOS管,源极电压不变,栅极电压上升时,漏极电流增加,因此此时增强管N1栅极电压增加带来其漏极电流增加,大于耗尽管ND1的电流。从而导致增强管N1的漏端电压下降,即耗尽管ND2栅极电压下降,ND2漏极电流减小。由于HP2的和增强管NE2串联,因此HP2电流减小。进而造成反馈电阻(R1+R2)的分压减小,即反馈电压ref1减小,直至反馈电压ref1重新等于基准电压Vref,此时,耗尽基准被平衡。同理,当反溃电压小于耗尽基准电压Vref时,增强管N1栅极电压减小带来其漏极电流减小,小于耗尽管ND1的电流。从而导致耗尽管ND1的漏端电压上升,即耗尽管ND2栅极电压上升,漏极电流增加。进而造成反馈电阻(R1+R2)的分压增加,即反馈电压ref1增加,直至反馈电压重新等于基准电压Vref,此时,耗尽基准被平衡。同时,P3可以为内部误差放大器提供偏置电流。
图1中,P4/P1/P2/N3/N4/N2/N5/HN1/HP2/R3/R4/Cc组成误差放大器,用于检测基准电压ref2和可调反馈管脚,来控制输出功率管HP1,从而实现输出VOUT的稳定。其中N5和Cc组成补偿网络。R5和R6为外接的反馈电阻网络。当反馈节点ADJ处的电压等于基准电压ref2时,误差放大器是平衡的,此时线性稳压器的输出稳定。当反馈ADJ电压大于基准电压ref2时,误差放大器的平衡被打破,P1电流大于P2,N3串联P1,并且和N4镜像相等的电流,因此N4电流大于P2。从而导致增强管N2的栅极电压下降,漏极电流减小。由于HP2的和增强管N2串联,因此HP2电流减小。同时又由于增强管HP2和HP1是镜像管,电流成比例,从而HP1漏极电流减小。进而造成反馈电阻R6的分压减小,即反馈电压ADJ减小,直至反馈电压重新等于基准电压ref2,此时,误差放大器被平衡。同理,当反溃电压小于耗尽基准电压ref2时,P2电流大于P1,进而大于N4电流,即增强管N2栅极电压上升,增强管N2漏极电流增加。由于增强管HP2的和增强管N2串联,因此HP2电流增加。同时又由于增强管HP2和HP1是镜像管,电流成比例,从而HP1漏极电流增加。进而造成反馈电阻R6的分压增加,即反馈电压ADJ增加,直至反馈电压重新等于基准电压ref2,此时,误差放大器被平衡。在线性稳压器应用中,基准和误差放大器用作低压差电压调节器的控制电路,其能够产生经分压电阻R6和R5调节的输出电压VOUT,该电压和零温度系数的耗尽管基准成比例,因此可以实现在宽的输出电压范围内具有零温度系数。
由于NJFET的稳压作用,可以钳位在低水平电压,保护HN1的栅极和P3、P4以及ND1不会损坏,同时HN1的源极电压也被该电位限制,从而保证N2不会被高压损坏。因此,该高压LDO可以在保证所有性能的前提下,实现高耐压的可靠性。
如图2,NJFET为高耐压的N型JFET管,ND1为耗尽型NMOS场效应管,N1/N2/N3/N4/N5为低压增强型NMOS场效应管,P1/P2/P3/P4为低压增强型NMOS场效应管,HN1为隔离型高耐压NMOS管,HP1和HP2为高耐压增强型PMOS场效应管,R51为可修调的可变电阻, R61为固定电阻, Cc为补偿电容。CFB为前馈电容,VIN为输入电源,VOUT为输出电压。
连接关系具体如下:
NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的漏极连接PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的漏极连接PMOS管P3的漏极和栅极以及PMOS管P4的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的栅极和漏极以及PMOS管P14的栅极和电容C1的一端,NMOS管N1的源极和衬底以及电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底以及NMOS管N2的源极和衬底均接地,NMOS管N2的漏极连接NMOS管N2的漏极连接NMOS管HN1的源极和衬底, NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接可变电阻R51的一端和电容CFB的一端并作为通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器的输出端,可变电阻R51的另一端连接电阻R61的一端和电容CFB的另一端以及PMOS管P2的栅极,电阻R61的另一端接地。
图2中,ND1和N1组成耗尽基准,ND1和N1电流相同,通过调节合适的尺寸比例,实现零温度系数的基准电压ref3。图2中ND1和N1的尺寸即采用零温度系数耗尽管基准的尺寸。P3通过镜像电流源给误差放大器提供偏置电流。
图2中,P4/P1/P2/N3/N4/N2/N5/HN1/HP2/R3/R4/Cc组成误差放大器,用于检测基准电压ref3和反馈管脚FB,来控制输出功率管HP1,从而实现输出VOUT的稳定。其中N5和Cc组成补偿网络。R51和R61为反馈电阻网络。通过修调反馈电阻R51,可实现的高精度的输出电压。当反馈节点FB处的电压等于基准电压ref3时,误差放大器是平衡的,此时线性稳压器的输出稳定。当反馈FB电压大于基准电压ref3时,误差放大器的平衡被打破,P1电流大于P2,N3串联P1,并且和N4镜像相等的电流,因此N4电流大于P2。从而导致增强管N2的栅极电压下降,漏极电流减小。由于HP2的和增强管N2串联,因此HP2电流减小。同时又由于增强管HP2和HP1是镜像管,电流成比例,从而HP1漏极电流减小。进而造成反馈电阻R61的分压减小,即反馈电压FB减小,直至反馈电压重新等于基准电压ref3,此时,误差放大器被平衡。同理,当反溃电压小于耗尽基准电压ref3时,P2电流大于P1,进而大于N4电流,即增强管N2栅极电压上升,增强管N2漏极电流增加。由于增强管HP2的和增强管N2串联,因此HP2电流增加。同时又由于增强管HP2和HP1是镜像管,电流成比例,从而HP1漏极电流增加。进而造成反馈电阻R61的分压增加,即反馈电压FB增加,直至反馈电压重新等于基准电压ref3,此时,误差放大器被平衡。在线性稳压器应用中,基准和误差放大器用作低压差电压调节器的控制电路,其能够产生经分压电阻R51和R61调节的输出电压VOUT,该电压和零温度系数的耗尽管基准成比例,因此可以实现在宽的输出电压范围内具有零温度系数。
由于NJFET的稳压作用,可以钳位在低水平电压,保护HN1的栅极和P3、P4以及ND1不会损坏,同时HN1的源极电压也被该电位限制,从而保证N2不会被高压损坏。因此,该高压LDO可以在保证所有性能的前提下,实现高耐压的可靠性。
本发明中的基准不局限于耗尽基准,也可以采用三极管的带隙基准电路。

Claims (3)

1.一种高压线性稳压器,其特征在于:通过高压降为低压的控制方式,采用NJFET管和高压NMOS管结合实现为低压电路供电,包括通过修调基准电压来调节输出电压VOUT和通过修调输出反馈电阻来调节输出电压VOUT两种电路;
通过修调基准电压来调节输出电压VOUT的高压线性稳压器包括PMOS管P1~P4以及PMOS管HP1和HP2,NMOS管N1~N5以及NMOS管ND1、NMOS管ND2、NMOS管HN1 和NJFET管以及可变电阻R1、电阻R2~ R6和电容C1及电容Cc;NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的漏极连接NMOS管ND1的漏极、PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的漏极和NMOS管ND2的栅极,NMOS管N1的源极和衬底接地,NMOS管N1的栅极连接NMOS管ND2的源极和衬底以及可变电阻R1的一端,可变电阻R1的另一端连接电阻R2的一端以及电容C1的一端和PMOS管P1的栅极,电阻R2的另一端和电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底接地,NMOS管N2的漏极连接NMOS管HN1的源极和衬底,NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接电阻R5的一端并作为通过修调基准电压来调节输出电压VOUT的高压线性稳压器的输出端,电阻R5的另一端连接电阻R6的一端并产生反馈电压连接PMOS管P2的栅极,电阻R6的另一端接地;
通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器包括PMOS管P1~P4以及PMOS管HP1和HP2,NMOS管N1~N5以及NMOS管ND1、NMOS管HN1 和NJFET管以及可变电阻R51、电阻R3、R4、R61和电容C1、电容Cc及电容CFB;NJFET管的漏极、电阻R3的一端、电阻R4的一端和PMOS管HP1的源极和衬底均连接输入电源VIN,NJFET管的栅极接地,NJFET管的源极连接PMOS管P3的源极和衬底、PMOS管P4的源极和衬底以及NMOS管HN1的栅极,NMOS管ND1的漏极连接PMOS管P3的漏极和栅极以及PMOS管P4的栅极,NMOS管ND1的栅极、衬底和漏极互连并连接NMOS管N1的栅极和漏极以及PMOS管P14的栅极和电容C1的一端,NMOS管N1的源极和衬底以及电容C1的另一端均接地,PMOS管P4的漏极连接PMOS管P1的源极和衬底以及PMOS管P2的源极和衬底,PMOS管P1的漏极连接NMOS管N3的漏极和栅极以及NMOS管N4的栅极,NMOS管N3的源极和衬底以及NMOS管N4的源极和衬底均接地,PMOS管P2的漏极连接NMOS管N4的漏极、NMOS管N5的栅极以及电容Cc的一端和NMOS管N2的栅极,电容Cc的另一端连接NMOS管N5的漏极,NMOS管N5的源极和衬底以及NMOS管N2的源极和衬底均接地,NMOS管N2的漏极连接NMOS管N2的漏极连接NMOS管HN1的源极和衬底, NMOS管HN1的漏极连接PMOS管HP2的漏极和栅极以及PMOS管HP1的栅极和电阻R4的另一端,PMOS管HP2的源极和衬底连接电阻R3的另一端,PMOS管HP1的漏极连接可变电阻R51的一端和电容CFB的一端并作为通过修调输出反馈电阻来调节输出电压VOUT的高压线性稳压器的输出端,可变电阻R51的另一端连接电阻R61的一端和电容CFB的另一端以及PMOS管P2的栅极,电阻R61的另一端接地。
2.根据权利要求1所述的高压线性稳压器,其特征在于:所述NJFET管为高耐压的N型JFET管,ND1和ND2为耗尽型NMOS场效应管,N1/N2/N3/N4/N5为低压增强型NMOS场效应管,P1/P2/P3/P4为低压增强型PMOS场效应管,HN1为隔离型高耐压NMOS管,HP1和HP2为高耐压增强型PMOS场效应管。
3.根据权利要求2所述的高压线性稳压器,其特征在于:所述NMOS管ND1和NMOS管N1的尺寸采用零温度系数耗尽管基准的尺寸。
CN202210279238.7A 2022-03-22 2022-03-22 一种高压线性稳压器 Active CN114371757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210279238.7A CN114371757B (zh) 2022-03-22 2022-03-22 一种高压线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210279238.7A CN114371757B (zh) 2022-03-22 2022-03-22 一种高压线性稳压器

Publications (2)

Publication Number Publication Date
CN114371757A true CN114371757A (zh) 2022-04-19
CN114371757B CN114371757B (zh) 2022-07-01

Family

ID=81146444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210279238.7A Active CN114371757B (zh) 2022-03-22 2022-03-22 一种高压线性稳压器

Country Status (1)

Country Link
CN (1) CN114371757B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906557A (zh) * 2004-10-08 2007-01-31 株式会社理光 恒流电路和使用此恒流电路的系统电源
CN204576336U (zh) * 2015-04-10 2015-08-19 无锡中星微电子有限公司 基准电压源电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN113970949A (zh) * 2021-12-27 2022-01-25 江苏长晶科技股份有限公司 一种快速响应的高速线性稳压器
CN114115425A (zh) * 2022-01-26 2022-03-01 江苏长晶科技股份有限公司 一种基准和运放合二为一的线性稳压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906557A (zh) * 2004-10-08 2007-01-31 株式会社理光 恒流电路和使用此恒流电路的系统电源
CN204576336U (zh) * 2015-04-10 2015-08-19 无锡中星微电子有限公司 基准电压源电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN113970949A (zh) * 2021-12-27 2022-01-25 江苏长晶科技股份有限公司 一种快速响应的高速线性稳压器
CN114115425A (zh) * 2022-01-26 2022-03-01 江苏长晶科技股份有限公司 一种基准和运放合二为一的线性稳压器

Also Published As

Publication number Publication date
CN114371757B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN109976424B (zh) 一种无电容型低压差线性稳压器
CN114115425B (zh) 一种基准和运放合二为一的线性稳压器
KR20060085166A (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
CN213069627U (zh) 一种基于缓冲器阻抗衰减的低静态电流ldo电路
CN210691138U (zh) 线性稳压器电路
CN212183486U (zh) 误差放大器、电路和电压调节器
CN115328254B (zh) 一种基于多种频率补偿方式的高瞬态响应ldo电路
CN111273724A (zh) 一种稳定性补偿的线性稳压器及其设计方法
TW202013115A (zh) 低壓降穩壓電路及其穩壓方法
CN113448372A (zh) 低压差稳压器的补偿
CN114756083A (zh) 低压差线性稳压电路及电子设备
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
CN111857230B (zh) 线性稳压器及电子设备
CN110389614B (zh) 高效低压差稳压器
CN114371757B (zh) 一种高压线性稳压器
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN107256055B (zh) 一种无片外电容ldo电路
CN211827060U (zh) 一种缓冲器及稳压器
CN110262610B (zh) 一种功率管的线性稳压器
Liu et al. An output-capacitor-less low-dropout regulator with transient-improved technique
CN115129102B (zh) 低压差线性稳压器电路及电源管理芯片
CN116301170B (zh) 一种降低亚阈值摆幅的低压差线性稳压器及其实现方法
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN114115415B (zh) 一种低压差线性稳压电路
CN114815949B (zh) 宽范围快速响应稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant