CN211827060U - 一种缓冲器及稳压器 - Google Patents

Abstract

本实用新型涉及一种缓冲器及稳压器，用于提高缓冲器的频率补偿能力。该缓冲器包括：第一电流镜、第二电流镜和跟随模块，其中：第一电流镜的输入端与电压源连接，第一电流镜的控制端与功率输出模块的控制端连接；第二电流镜的控制端与第一电流镜的输出端连接，第二电流镜的输出端与接地端连接；跟随模块的输入端与第一电流镜的输出端连接，跟随模块的输出端与第二电流镜的输入端连接。

Description

一种缓冲器及稳压器

技术领域

本实用新型涉及电学技术领域，具体涉及一种缓冲器及稳压器。

背景技术

低压差稳压器(low drop output，LDO)是最关键的电源管理模块之一，它可以为噪声敏感的电路原件提供稳定的低噪声和精确的电源电压。因此，通常在LDO中增加带跟随器的缓冲器，实现频率补偿，保证LDO输出电压的稳定性。

随着科技的不断进步，需要LDO可以承载更多的负载，而传统的频率补偿的方法中，通常是通过增加跟随器的尺寸或增加缓冲器的偏置电流的方式，提高LDO承载负载的能力，因此，跟随器的尺寸固定，或缓冲器的偏置电流固定的情况下，LDO承载负载的能力也就固定了，缓冲器的频率补偿能力较低，无法根据负载的实际情况对LDO进行频率补偿，使得LDO无法为较大的负载提供高负载电流，LDO的瞬态响应能力较差。

实用新型内容

本实用新型实施例提供一种缓冲器及稳压器，用于提高缓冲器的频率补偿能力。

第一方面，提供了一种缓冲器，所述缓冲器包括：第一电流镜模块，第二电流镜模块和跟随模块；其中：

所述第一电流镜的输入端与电压源连接，所述第一电流镜的控制端与功率输出模块的控制端连接；

所述第二电流镜的控制端与所述第一电流镜的输出端连接，所述第二电流镜的输出端与接地端连接；

所述跟随模块的输入端与所述第一电流镜的输出端连接，所述跟随模块的输出端与所述第二电流镜的输入端连接；

其中，当所述功率输出模块的控制端的电压下降时，所述第一电流镜的控制端的电压下降为第一电压，所述第一电流镜的输出的电流增加为第一电流，所述第一电流镜的输出端产生第二电压，所述第二电流镜在所述第二电压的控制下，在所述第二电流镜的输出端输出第二电流，所述第一电流和所述第二电流均通过所述跟随模块。

本申请实施例中，通过第一电流镜检测缓冲器的输出端的电压，获得缓冲器的输出端的电流变化，并在缓冲器的输出端的电压的控制下，输出第一电流。第二电流镜在第一电流的控制下，输出第二电流。第一电流和第二电流均流过跟随模块，也就是说，跟随模块的输出电流可以根据功率输出模块的控制端电压的降低而增加，从而可以降低缓冲器的输出阻抗，提高缓冲器中极点频率，实现对稳压器的频率补偿。且，本申请实施例中的缓冲器在不改变跟随模块的尺寸，或额外增加缓冲器的偏置电流的情况下，可以根据负载电流的增加，降低缓冲器的输出阻抗，提高了缓冲器的频率补偿能力。相对于通过增加跟随模块尺寸，或增加补偿电容，增加频率补偿功能的方式，本申请实施例有利于减小缓冲器占用的版图面积，提高了缓冲器的集成性。

可选的，所述缓冲器还包括增益模块，其中：

所述增益模块的控制端与所述跟随模块的输出端连接，所述增益模块的输入端与所述第一电流镜的输出端连接，所述增益模块的输出端与所述接地端连接；

其中，在所述增益模块的控制端输入的第三电流的控制下，所述增益模块根据输入端输入的第一电流，输出第四电流；其中，所述第三电流为所述第二电流与所述第一电流之差。

本申请实施例中，增益模块可以与第一电流镜连接，使得在重载电流条件下，第一电流镜的第一电流中存在部分电流流入增益模块中，使得增益模块的电流增益增加，从而进一步减小了缓冲器的输出阻抗，进一步提高了缓冲器的频率补偿能力，进一步提高了稳压器的稳定性。

可选的，所述第一电流镜包括：第一晶体管和第二晶体管，其中：

所述第一晶体管，所述第一晶体管的输入端与所述电压源连接，所述第一晶体管的输出端与所述跟随模块连接，；

所述第二晶体管，所述第二晶体管的控制端与所述第一晶体管的控制端连接，所述第二晶体管的输入端与所述电压源连接，所述第二晶体管的输出端与所述第二电流镜的输入端连接。

本申请实施例中，通过第一晶体管和第二晶体管实现第一电流镜，第一晶体管可以在功率输出模块的控制端的电压的控制下，输出第一晶体管的输出电流，第二晶体管可以在第一晶体管的控制端的电压的控制下，输出第二晶体管的输出电流，从而，第二晶体管的输出电流可以反映功率输出模块的控制端的电压的变化情况，并向第二电流镜反映功率输出模块的控制端的电压的变化情况，使得跟随模块可以更加准确地获得功率输出模块的控制端的电压变化情况。

可选的，所述第一晶体管的控制端与所述第一晶体管的输出端连接，所述第二晶体管的控制端与所述第二晶体管的输出端连接。

本申请实施例中，通过二极管接法在缓冲器的电路中连接第一晶体管和第二晶体管，使得第一晶体管和第二晶体管可以为自身提供偏置电压，不需要额外设置电流源为晶体管提供偏置电压，进一步简化的缓冲器的电路结构，减小了缓冲器占用的版图面积，提高了缓冲器的集成性。

可选的，所述第二电流镜包括：第三晶体管和第四晶体管，其中：

所述第三晶体管的控制端与所述第一电流镜的输出端连接，所述第三晶体管的输入端与所述第一电流镜的输出端连接，所述第三晶体管的输出端与接地端连接；

所述第四晶体管的控制端与所述第三晶体管的控制端连接，所述第四晶体管的输入端与所述跟随模块的输出端连接，所述第四晶体管的输出端与所述接地端连接。

本申请实施例中，通过第三晶体管和第四晶体管实现第二电流镜，第三晶体管在第一电流镜输出的第一电流的控制下，可以根据第一电流，输出第三晶体管的输出电流。第四晶体管可以在第一电流的控制下，根据第三晶体管的输出电流，输出第四晶体管的输出电流，从而，第二电流镜可以获得第一电流镜检测的功率输出模块的控制端的电压的变化情况，并根据获得的功率输出模块的控制端的电压的变化情况，向跟随模块反馈功率输出模块的控制端的电压的变化情况，使得跟随模块可以更加准确地获得功率输出模块的控制端的电压的电流变化情况。

可选的，所述跟随模块包括第五晶体管，其中：

所述第五晶体管的输入端与所述第一电流镜的第一输出端连接，所述第五晶体管的输出端与所述第二电流镜的第二输入端连接。

本申请实施例中，通过第一电流镜检测功率输出模块的控制端的电压的变化情况，第二电流镜获得第一电流镜检测的功率输出模块的控制端的电压的变化情况，并向跟随模块反馈功率输出模块的控制端的电压的变化情况，使得跟随模块可以根据功率输出模块的控制端的电压的变化情况，调整缓冲器的输出阻抗，提高了缓冲器的频率补偿能力，提高了稳压器的稳定性。

可选的，所述缓冲器还包括第一电流源和第二电流源，其中：

所述第一电流源，与所述跟随模块的输入端连接；

所述第二电流源，与所述第二电流镜的第一输入端连接。

本申请实施例中，通过设置第一电流源和第二电流源，可以为缓冲器提供用于正常工作的偏置电流，即稳压器无负载连接时，缓冲器需要消耗的静态电流，使得缓冲器可以在稳压器连接负载之前处于正常工作的状态，在稳压器连接负载之后，及时的对稳压器进行频率补偿。

第二方面，提供了一种稳压器，所述稳压器包括：如第一方面任一所述的缓冲器、误差放大器和功率输出模块，其中：

所述误差放大器的反向输入端与基准电压端连接，所述误差放大器的同相输入端与所述功率输出模块的输出端连接，所述误差放大器的输出端与所述缓冲器中的跟随模块的控制端连接，所述缓冲器中的第一电流镜的控制端与所述功率输出模块的输入端连接。

可选的，所述功率输出模块包括第六晶体管，其中：

所述第六晶体管的控制端与所述第一电流镜的控制端连接，所述第六晶体管的输入端与电压源连接。

附图说明

图1为相关技术中的一种缓冲器的电路结构示意图；

图2为本申请实施例提供的一种稳压器的结构示意图；

图3为本申请实施例提供的一种缓冲器的结构示意图；

图4为本申请实施例提供的一种第一电流镜的电路结构示意图；

图5为本申请实施例提供的一种第二电流镜的电路结构示意图；

图6为本申请实施例提供的一种缓冲器的电路结构示意图；

图7为本申请实施例提供的一种稳压器的电路结构示意图。

具体实施方式

为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

另外，本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

请参考图1，为相关技术中缓冲器的一种电路结构示意图，该缓冲器包括晶体管101、电流源102。晶体管101的控制端为该缓冲器的N1节点，晶体管101的输入端为该缓冲器的N2节点，该缓冲器的输出阻抗的计算公式如下所示。

其中，r_ob表示缓冲器的输出阻抗，g_m1表示晶体管101的跨导。

为了降低缓冲器的输出阻抗，可以通过增加g_m1，实现该缓冲器的N2节点的P₂极点超出环路的单位增益带宽。那么，为了增加g_m1，可以通过增加晶体管101的宽长比实现，或者，可以通过增加电流源102提供的偏置电流实现。然而，增加晶体管101的宽长比会导致缓冲器的输入电容增加，即该缓冲器的N1节点处的等效电容C₁增加，从而导致P₁极点频率降低，影响稳压器的稳定性；增加电流源102提供的偏置电流会造成稳压器的静态电流增加，同样会影响无负载状态下，稳压器的稳定性。且，晶体管101的宽长比，或电流源102提供的偏置电流在设置好之后，并不会随着负载的增加而随之增加，因此，在负载增加时，极点P1或极点P2不会发生变化，因此，在负载增加时，稳压器无法为较大的负载提供较高的负载电流，稳压器的瞬态响应能力降低。可见，相关技术中的缓冲器的频率补偿能力较低，无法保证稳压器的稳定性。

鉴于此，本申请实施例提出一种缓冲器，对稳压器进行频率补偿，提高缓冲器的频率补偿能力。

为了清楚请第说明缓冲器的使用场景，缓冲器一般应用在稳压器中。稳压器是最关键的电源管理模块之一，它可以为噪声敏感的模拟模块提供稳定的低噪声和精确的电源电压。比如请参考图2，为一种稳压器的结构示意图，该稳压器包括误差放大器201、缓冲器202和稳压器的功率输出模块203。误差放大器201的反向输入端与基准电压端连接，误差放大器201的正向输入端与功率输出模块203的输出端连接，误差放大器201的输出端与缓冲器202的控制端连接，缓冲器202的输入端与电压源连接，缓冲器202的输出端与功率输出模块203的控制端连接，功率输出模块203的输入端与电压源连接。功率输出模块203的输出端为稳压器的输出端，稳压器可以根据电压源提供的输入电压，为稳压器的输出端连接的负载提供一个稳定的输出电压。

下面对稳压器的工作过程进行简单介绍：N1节点的极点计算公式如下所示：

N2节点的极点计算公式如下所示：

N3节点的极点计算公式如下所示：

其中，P₁表示N1节点处的极点，r_o1表示误差放大器的输出阻抗，C₁表示N1节点处的等效电容；P₂表示N2节点处的极点，r_ob表示缓冲器202的输出阻抗，C_P表示N2节点处的等效电容；P₃表示N3节点处的极点，r_op表示负载端的等效阻抗，C_L表示N3节点处的电容。

在功率输出模块203后连接负载或连接的负载增加时，可以通过提高P₁极点或P₂极点的频率，使极点超出环路的单位增益带宽，从而实现单极点，可以降低N1节点处的等效电容C₁，或者，可以降低缓冲器202的输出阻抗r_ob，达到稳定稳压器的输出电压的目的。

请参考图3，为本申请实施例提出的缓冲器202的结构示意图。该缓冲器202包括第一电流镜301、第二电流镜302和跟随模块303。

第一电流镜301的第一输出端与跟随模块303的输入端连接，第一电流镜301的第二输出端与第二电流镜302的第一输入端连接，第一电流镜301的输入端与电压源连接。第一电流镜301的控制端与功率输出模块203的控制端连接。功率输出模块203属于稳压器的一部分，功率输出模块203与电压源连接。

第二电流镜302的控制端与第一电流镜301的第二输出端连接，第二电流镜302的第二输入端与所述跟随模块303的输出端连接，第二电流镜302的输出端与接地端连接。

其中，电压源表示输入缓冲器202的电压的高电位的一端，接地端表示输入缓冲器202的电压的低电位的一端，电压源与接地端之间的电位差形成了输入缓冲器202的电压。

在第一电流镜301的控制端的电压降低时，第一电流镜的第一输出端输出的输出电流增加为第一电流，第一电流镜的第二输出端输出的电流增加，并产生第二电压。在第二电压的控制下，第二电流镜的输出端输出的电流增加为第二电流。第一电流和第二电流均通过跟随模块，跟随模块的输出端输出的电流增加。从而，在第一电流镜301的输出电流增加时，跟随模块303输出的电流会随之增加，跟随模块303的跨导会随之增加，缓冲器202的输出阻抗会随之减小。

本申请实施例可以在不增加跟随模块303的尺寸，或不单独增加缓冲器202偏置电流的情况下，通过缓冲器202的频率补偿，在单位增益带宽内实现单极点，从而，可以提高稳压器的稳定性。

请参考图4，为第一电流镜301的一种电路结构示意图。第一电流镜301包括第一晶体管M4和第二晶体管M5。

第一晶体管M4的控制端为缓冲器202的输出端，第一晶体管M4的控制端与功率输出模块203的控制端连接，第一晶体管M4的输入端与电压源连接，第一晶体管M4的输出端与跟随模块303的输入端连接。在功率输出模块203的控制端的电压降低时，第一晶体管M4的控制端的电压降低，第一晶体管M4输出的电流随之增加，第一晶体管M4输出的电流增加为第一电流。

作为一种实施例，缓冲器202还可以包括第一电流源I1，第一晶体管M4可以与电流源I1并联，第一电流源I1为缓冲器202提供用于使缓冲器202处于工作状态的偏置电流。第一电流源I1可以是直流源，具体可以是恒流源。

第一晶体管M4与第一电流源I1并联后的输入端与电压源连接，并联后的输出端与跟随模块303的输入端连接。第一晶体管M4与第一电流源I1并联后的输出端，可以为跟随模块303提供输入电流。在第一晶体管M4的控制端的电压下降时，第一晶体管M4输出的电流增加，第一晶体管M4与第一电流源I1并联后的输出电流增加，第一晶体管M4与第一电流源I1并联后的输出电流为第一电流。

作为一种实施例，第一晶体管M4的控制端与第一晶体管M4的输出端连接，采用二极管接法，使得第一晶体管M4自身可以产生偏置电压，为第一晶体管M4自身的控制端-输入端之间和控制端-输出端之间提供稳定的电压，从而可以不需要为第一晶体管M4设置电流源或电压源，来为第一晶体管M4提供偏置电流或偏置电压，在一定程度上，简化了缓冲器202的电路结构，减少了缓冲器202占用的版图面积，提高了缓冲器202的集成性。

第二晶体管M5的控制端与第一晶体管M4的控制端连接，第二晶体管M5的输入端与电压源连接，第二晶体管M5的输出端与第二电流镜302的第一输入端连接。第二晶体管M5可以以预设比例复制第一晶体管M4输出的电流，并输出电流。在第一晶体管M4的输出电流增加时，第二晶体管M5的输出电流随之增加。

作为一种实施例，缓冲器202还可以包括第二电流源I2，第二晶体管M5可以与第二电流源I2并联，第二电流源I2为缓冲器202用于使缓冲器202处于工作状态的提供偏置电流。第二电流源I2可以是直流源，具体可以是恒流源。

本申请实施例中，以第二电流源I2为恒流源，偏置电流为恒流为例进行介绍。其中第一电流源I1提供的电流和第二电流源I2提供的电流的取值可以是相同的，或者，可以是不同的，具体不作限制。

第二晶体管M5与第二电流源I2并联后的控制端与第一晶体管M4的控制端连接，并联后的输入端与电压源连接，并联后的输出端与第二电流镜302的第一输入端连接。第二晶体管M5与第二电流源I2并联后的输出端，可以为第二电流镜302的第一输入端提供输入电流。

作为一种实施例，第二晶体管M5的控制端与第二晶体管M5的输出端连接，第二晶体管M5采用二极管接法，使得第二晶体管M5自身可以产生偏置电压，为第二晶体管M5自身的控制端-输入端之间和控制端-输出端之间提供稳定的电压，从而可以不需要为第二晶体管M5设置电流源或电压源，来为第二晶体管M5提供偏置电流或偏置电压，在一定程度上，简化了缓冲器202的电路结构，减少了缓冲器202占用的版图面积，提高了缓冲器202的集成性。

请参考图5，为第二电流镜302的一种电路结构示意图。第二电流镜302包括第三晶体管M3和第四晶体管M2。

第三晶体管M3的控制端与第一电流镜301的第二输出端连接，第三晶体管M3的输入端与第一电流镜301的第二输出端连接，第三晶体管M3的输出端与接地端连接。第三晶体管M3可以在第一电流镜301的第二输出端输出的电流的控制下，在第一电流镜301的第二输出端输出的电流增加时，第三晶体管M3的输出电流随之增加。

作为一种实施例，第三晶体管M3的控制端可以与第三晶体管M3的输入端连接，采用二极管接法，使得第三晶体管M3自身可以产生偏置电压，进一步简化了缓冲器202的电路结构，减少了缓冲器202占用的版图面积。

第四晶体管M2的控制端与第三晶体管M3的控制端连接，第四晶体管M2的输入端与跟随模块303的输出端连接，第四晶体管M2的输出端与接地端连接。第四晶体管M2可以以预设比例复制第三晶体管M3的输出电流，输出第二电流。在第三晶体管M3的输出电流增加时，第四晶体管M2的输出电流随之增加，第四晶体管M2的输出电流增加为第二电流，从而，第四晶体管M2的输入电流随之增加。第一电流和第二电流均通过跟随模块303，因此，跟随模块303的输出电流增加。

在一种的可能的实施例，请参考图6，为本申请实施例提供的一种缓冲器202的电路结构示意图。下面对跟随模块303进行介绍。跟随模块303可以包括第五晶体管M1。

第五晶体管M1的控制端为缓冲器202的输入端，第五晶体管M1的输入端与第一电流镜301的第一输出端，即第一晶体管M4的输出端连接，第五晶体管M1的输出端与第二电流镜302的第二输入端，即第四晶体管M2的输入端连接。在第一电流镜301输出的电流增加为第一电流，第二电流镜302输出的电流增加为第二电流时，第五晶体管M1的输出电流增加。

请继续参考图6，缓冲器202还可以包括增益模块304，下面对增益模块304进行介绍。增益模块304可以包括第六晶体管Q2。

第六晶体管Q2的控制端与第二电流镜302的第二输入端，即第四晶体管M2的输入端，以及跟随模块303的输出端，即第五晶体管M1的输出端连接，第六晶体管Q2的输入端与第一电流镜301的第一输出端，即第一晶体管M4的输出端连接，第六晶体管Q2的输出端与接地端连接。第六晶体管Q2在第三电流的控制下，根据第一晶体管M4的输出电流，输出第四电流。其中，第三电流为第一电流与第二电流之间的差值，在第一晶体管M4的输出电流增加为第一电流时，第六晶体管Q2的输出电流随之增加，第六晶体管Q2的输出电流增加为第四电流。

作为一种实施例，第二晶体管M5的控制端与第二晶体管M5的输出端连接，使得第二晶体管M5可以为第二晶体管M5自身提供用于启动的偏置电压，从而，第二晶体管M5和第一晶体管M4可以设置为相同尺寸，不需要将第一晶体管M4的尺寸设置成大于第二晶体管M5的形式，以使第一晶体管M4为第二晶体管M5提供用于启动的偏置电压。在一定程度上，减小了第一晶体管M4的尺寸，减小了缓冲器202的工作电压，减少了缓冲器202占用的版图面积，提高了缓冲器202的集成性。且，第二晶体管M5和第一晶体管M4的尺寸相同，可以避免以预设比例复制第一晶体管M4的输出电流时，产生误差的情况。

作为一种实施例，第一晶体管M4与电流源I1并联，第二晶体管M5与电流源I2并联，那么上述第一晶体管M4的输出电流可以理解为第一晶体管M4与电流源I1并联后的输出电流，上述第二晶体管M5的输出电流，可以理解为第二晶体管M5与电流源I2并联后的输出电流。

下面以图6所示的缓冲器202为例，对缓冲器202进行频率补偿过程进行介绍。缓冲器202的输入端为N1节点，缓冲器202的输出端为N2节点。

第一阶段：在第一晶体管M4的控制端，即N2节点的电压下降，第一晶体管M4的栅源电压增加，因此第一晶体管M4的输出电流增加，第一晶体管M4的输出电流增加为第一电流，第二晶体管M5的输出电流增加。第一晶体管M4的栅源电压具体可以表示如下：

其中，V_GS表示第一晶体管M4的栅源电压，V_CC表示电压源的输入电压，

表示N2节点的电压。

第一晶体管M4与第二晶体管M5组成第一电流镜301。由于第一晶体管M4与第二晶体管M5的控制端连接，因此，第二晶体管M5的栅源电压与第一晶体管M4的栅源电压相同。因此，第一晶体管M4和第二晶体管M5的尺寸相同时，即第一晶体管M4和第二晶体管M5的宽长比相同时，第二晶体管M5的输出电流，与第一晶体管M4的输出的第一电流相同。也就是说，预设比例为1时，表示第一晶体管M4和第二晶体管M5的尺寸相同，第二晶体管M5可以复制第一晶体管M4的输出电流；预设比例不为1时，表示第一晶体管M4和第二晶体管M5的尺寸不同，预设比例与第一晶体管M4和第二晶体管M5的宽长比相关，例如预设比例与第一晶体管M4和第二晶体管M5的宽长比之间的关系可以表示为：

其中，I_m5表示第二晶体管M5的输出电流I_m4表示第一晶体管M4的输出电流，(W/L)_m5表示第二晶体管M5的宽长比，(W/L)_m4表示第一晶体管M4的宽长比。

第二阶段：第二晶体管M5的输出电流作为第三晶体管M3的输入电流，在第二晶体管M5的输出电流的控制下，第三晶体管M3输出电流。在第二晶体管M5的输出电流增加时，第三晶体管M3输出的电流增加。

第四晶体管M2的控制端与第三晶体管M3的控制端连接，第四晶体管M2可以复制第三晶体管M3的输出电流，具体复制方式，可以参照前文论述的第二晶体管M5复制第一晶体管M4的输出电流的过程，在此不再赘述。第四晶体管M2可以以预设比例复制第三晶体管M3的输出电流，预设比例与第三晶体管M3和第四晶体管M2的宽长比相关，具体参照前文论述的预设比例与第二晶体管M5和第一晶体管M4的宽长比之间的关系，在此不再赘述。在第三晶体管M3的输出电流增加时，第四晶体管M2的输出电流增加为第二电流。

第三阶段，第五晶体管M1的输出端与第四晶体管M2的输入端连接，在第四晶体管M2的输出电流增加为第二电流时，第四晶体管M2的输入电流增加为第二电流。由于第二晶体管M5的输出电流增加为第一电流，第四晶体管M2的输入电流增加为第二电流，因此，第五晶体管M1输出的电流增加。

作为一种实施例，第六晶体管Q2的控制端和第四晶体管M2的输入端并联，与第五晶体管M1的输出端连接，因此，第五晶体管M1的输出电流可以包括第四晶体管M2的输入电流和第六晶体管Q2的控制电流。第六晶体管Q2的输入端与第五晶体管M1的输入端并联，与第一晶体管M4与电流源I1并联后的输出端连接，第六晶体管Q2的输出端与接地端连接。在重载电流条件下，第一晶体管M4与电流源I1并联后的输出端的输出电流大于第五晶体管M1的输出电流的部分，可以流入第六晶体管Q2的输入端，使得第六晶体管Q2的输出电流增加。第六晶体管Q2的电流增益β与第六晶体管Q2的控制电流和第六晶体管Q2的输出电流相关，例如，第六晶体管Q2的电流增益β与第六晶体管Q2的控制电流和第六晶体管Q2的输出电流之间的关系可以表示为：

其中，I_e表示第六晶体管Q2的输出电流，I_b表示第六晶体管Q2的控制电流，在第六晶体管Q2的控制电流不变的情况下，第六晶体管Q2的输出电流增加时，第六晶体管Q2的电流增益β增加。

缓冲器202的输出阻抗的计算公式具体如下：

其中，r_ob表示缓冲器202的输出阻抗，g_m1表示第五晶体管M1的跨导，g_m4表示第一晶体管M4的跨导，β表示第六晶体管Q2的电流增益。

根据公式(9)，第五晶体管M1的跨导与第五晶体管M1的输出电流I_m1，即第三输出电流，以及第五晶体管M1的输入电压V_n1相关。

在N1节点的电压降低，第五晶体管M1的输出电流增加时，第五晶体管M1的跨导增加。

根据公式(10)，第一晶体管M4的跨导与第一晶体管M4的输出电流I_m4，以及第一晶体管M4的输入电压V_n2相关。

在N2节点的电压降低，第一晶体管M4的输出电流增加时，第一晶体管M4的跨导增加。

根据前文论述的内容，结合根据公式(8)，缓冲器202的输出阻抗降低。根据公式(3)，缓冲器202的输出端，即节点N2处的极点与缓冲器202的输出阻抗，以及N2节点处的等效电容相关。

在缓冲器202的输出阻抗降低时，极点P2增加，极点P2的频率增加，因此，极点P2将远离单位增益带宽，实现缓冲器202的频率补偿作用，提高稳压器的稳定性。因此，在稳压器连接的负载较大时，即N2节点电压下降时，通过缓冲器202的频率补偿作用，使得稳压器可以为负载提供稳定的高负载电流，以及稳压器对于负载的变换具有良好的瞬态响应能力。且，第一电流镜301中的第一晶体管M4和第二晶体管M5均采用二极管接法连接，不需要额外设置电流源，为第一晶体管M4和第二晶体管M5提供用于使第二晶体管M5处于工作状态的偏置电流，使得稳压器在未连接负载时，由稳压器内部的静态电流引起的稳压器的功率消耗更小。同时，也不需要将第一晶体管M4的尺寸设置为大于第二晶体管M5的尺寸的形式，减小了第一晶体管M4的尺寸，减小了缓冲器202的工作电压，减少了缓冲器202占用的版图面积，提高了缓冲器202的集成性。且，通过缓冲器202对稳压器进行频率补偿之后，提高了稳压器的稳定性，以及瞬态响应能力，因此，可以降低稳压器补偿电容的大小，即减小补偿电容的尺寸，从而可以减少稳压器占用的版图面积，提高了稳压器的集成性。

作为一种实施例，缓冲器202中的晶体管，即第一晶体管M4、第二晶体管M5、第三晶体管M3、第四晶体管M2和第六晶体管Q2，可以是晶体三极管，或者，可以是场效应晶体管，或者，可以是其他类型的晶体管，具体不做限制。场效应晶体管可以是金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，简称MOS管。第六晶体管Q2可以是晶体三极管；第一晶体管M4可以是N型MOS管；第二晶体管M5、第三晶体管M3和第四晶体管M2可以是P型MOS管。N型MOS管可以是增强型N型MOS管，或者，可以是耗尽型N型MOS管；P型MOS管可以是增强型P型MOS管，或者，可以是耗尽型P型MOS管，等等。

基于同一发明构思，本申请实施例还提供一种稳压器，请继续参照前文的图2，为本申请实施例提供的稳压器的一种电路结构示意图，该稳压器包括前文论述缓存器202、误差放大器201和功率输出模块203。

具体的，误差放大器201的反向输入端与基准电压端连接，误差放大器201的同相输入端与功率输出模块203的输出端连接，误差放大器201的输出端与缓冲器202中的跟随模块303的控制端连接，缓冲器202中的第一电流镜301的控制端与功率输出模块203的输入端连接。缓冲器202的具体实现方式可以参照前文论述的内容，此处不再赘述。

请参照图7，作为一种实施例，误差放大器201包括第七晶体管M6、第八晶体管M7、第九晶体管M8第十晶体管M9，第十一晶体管M10、第十二晶体管M11、第十三晶体管M12、第十四晶体管M13、第十五晶体管M14、第十六晶体管M15、第十七晶体管M16、第三电流源I3、第四电流源I4和第五电流源I5。

第七晶体管M6的控制端与第八晶体管M7的控制端连接，第七晶体管M6的输入端与电压源连接，第七晶体管M6的输出端为误差放大器的输出端。

可选的，第八晶体管M7的控制端与第八晶体管M7的输出端连接。

第八晶体管M7的输入端与电压源连接，第八晶体管M7的输出端与第五第十四晶体管M13的输入端连接。第九晶体管M8的控制端为误差放大器的正向输入端，第九晶体管M8的输入端与第三电流源I3连接，第九晶体管M8的输出端与第五第十四晶体管M13的输出端连接。

第十晶体管M9的控制端为误差放大器的反向输入端，第十晶体管M9的输入端与第三电流源I3连接，第十晶体管M9的输出端与第十五晶体管M14的输出端连接。

第十一晶体管M10的控制端与第十一晶体管M10的输入端连接，第十一晶体管M10的控制端与第十六晶体管M15和第十七晶体管M16的控制端连接，第十一晶体管M10的输入端与第五电流源I5连接，第十一晶体管M10的输出端与接地端连接。

第十二晶体管M11的控制端与第十三晶体管M12的控制端连接，第十二晶体管M11的输入端与第十三晶体管M12的输出端连接，第十二晶体管M11的输出端与接地端连接。第十三晶体管M12的控制端与第四电流源I4连接，第十三晶体管M12的输入端与第四电流源I4连接。

第十四晶体管M13的控制端与第十三晶体管M12的控制端和第十五晶体管M14的控制端连接，第十四晶体管M13的输出端与第十六晶体管M15的输入端连接。第十五晶体管M14的输出端与第十七晶体管M16的输入端连接。第十六晶体管M15的输出端与接地端连接。第十七晶体管M16的输出端与接地端连接。第三电流源I3、第四电流源I4、第五电流源I5与电压源连接。

作为一种实施例，功率输出模块203包括第十八晶体管MP、第一电阻R1、第二电阻R2和电容CL，功率输出模块203的输入端为N2节点，功率输出模块203的输出端包括输出反馈端和输出电压端，功率输出模块203的输出反馈端为FB，功率输出模块203的输出电压端为N3。在功率输出模块203的输出电压端可以并联负载，LDO可以为负载提供稳定的电压。

作为一种实施例，功率输出模块203的电路结构示例如下：

第十八晶体管MP的控制端为功率输出模块203的输入端，第十八晶体管MP的输入端与电压源连接，第十八晶体管MP的输出端与第一电阻R1的电流输入端连接，第十八晶体管MP的输出端为功率输出模块203的电压输出端。第一电阻R1与第二电阻R2串联，第一电阻R1的电流输出端为功率输出模块203的输出反馈端。第二电阻R2的电流输出端与接地端连接。电容CL与串联后的第一电阻R1和第二电阻R2并联。前文论述的功率输出模块203的控制端也就是第十八晶体管MP的控制端。

作为一种实施例，误差放大器201中的晶体管，以及功率输出模块203中的晶体管，也就是说第七晶体管M6、第八晶体管M7、第九晶体管M8第十晶体管M9，第十一晶体管M10、第十二晶体管M11、第十三晶体管M12、第十四晶体管M13、第十五晶体管M14、第十六晶体管M15、第十七晶体管M16和第十八晶体管MP，可以是晶体三极管或场效应晶体管，具体不做限制。

第七晶体管M6、第八晶体管M7、第九晶体管M8第十晶体管M9，第十一晶体管M10、第十二晶体管M11、第十三晶体管M12、第十四晶体管M13、第十五晶体管M14、第十六晶体管M15、第十七晶体管M16和第十八晶体管MP可以是N型MOS管，或者P型MOS管。具体N型MOS管可以是增强型N型MOS管，或者，可以是耗尽型N型MOS管；P型MOS管可以是增强型P型MOS管，或者，可以是耗尽型P型MOS管。

下面结合图7对稳压器的工作过程进行介绍。

应当说明的是，误差放大器201的同相输入端为FB，误差放大器201的反向输入端为Vref，误差放大器201的输出端为N1，功率输出模块203的输入端表示为N2，功率输出模块203的输出端表示为N3，缓冲器202中晶体管的连接方式如前文介绍的内容，在此不再赘述。

第十八晶体管MP可以为功率输出模块203和在功率输出模块203的输出电压端连接的负载提供电流，在负载增加时，第十八晶体管MP不足以提供当前负载所需要的负载电流，使得第十八晶体管MP为功率输出模块203提供的电流降低，使得功率输出模块203的输出电压端的输出电压降低，即N3节点处的电压降低，从而输出反馈端FB的电压降低，使得误差放大器201的同相输入端为FB和反向输入端为Vref之间的电压差降低，从而误差放大器201的输出电压，即N1节点处的电压降低，通过缓冲器202，由于第五晶体管M1的输出端电压不变，因此，第五晶体管M1的输入端电压降低，因此，缓冲器202的输出端的输出电压，即N2节点处的电压，跟随N1节点处的电压降低而降低。在N2节点处的电压降低后，根据公式(5)，第十八晶体管MP的栅源电压增加，从而第十八晶体管MP提供的电流增加，使得功率输出模块203的输出电压端的输出电压恢复到负载增加前的初始值，实现稳压器输出稳定的输出电压。

下面继续结合图7对稳压器的频率补偿过程进行介绍。其中，缓冲器202中各晶体管的具体工作过程可以参照前文介绍的内容，在下文中不再赘述。

第一阶段：在功率输出模块203的输出电压端连接的负载增加时，第十八晶体管MP需要提供的电流增加，功率输出模块203的控制端，即N2节点的电压下降，第一电流镜301的第一输出端，即第一晶体管M4的输出端输出电流增加为第一电流，第二晶体管M5以预设比例复制第一晶体管M4的输出端输出电流，第二晶体管M5的输出端的输出电流增加。其中，预设比例与第一晶体管M4和第二晶体管M5的宽长比相关，在此不再赘述。

第二阶段，在第一电流镜301的输出电流增加为第一电流时，第三晶体管M3输出的电流增加。第四晶体管M2可以以预设比例复制第三晶体管M3的输出电流，第三晶体管M3输出的输出电流增加时，第四晶体管M2的输出电流增加为第二电流。

第三阶段，在第四晶体管M2的输出电流增加为第二电流时，由于第一电流和第二电流均流过第五晶体管M1，在第四晶体管M2的输出电流和第一晶体管M4的输出电流增加时，第五晶体管M1的输出电流增加。

根据公式(8)，公式(9)和公式(10)，在功率输出模块203连接的负载增加时，缓冲器202的输出阻抗降低，缓冲器202的输出端，即节点N2处的极点P2增加，极点P2的频率增加，因此，极点P2将远离单位增益带宽，实现对稳压器频率补偿，提高稳压器的稳定性。

本申请实施例中，在稳压器连接的负载较大时，通过缓冲器202的频率补偿作用，使得稳压器的功率输出模块203可以为负载提供稳定的高负载电流，以及稳压器对于负载的变换具有良好的瞬态响应能力。不需要额外设置电流源，为第一晶体管M4和第二晶体管M5提供用于启动的偏置电流，使得稳压器在未连接负载时，由稳压器内部的静态电流引起的稳压器的功率消耗更小。同时，也不需要将第一晶体管M4的尺寸设置为大于第二晶体管M5的尺寸的形式，减小了第一晶体管M4的尺寸，减小了缓冲器202的工作电压，减少了缓冲器202占用的版图面积，提高了缓冲器202的集成性。且，通过对稳压器进行频率补偿之后，提高了稳压器的稳定性，以及瞬态响应能力，因此，可以降低稳压器补偿电容的大小，即减小补偿电容的尺寸，从而可以减少稳压器占用的版图面积，提高了稳压器的集成性。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种缓冲器，其特征在于，包括：第一电流镜、第二电流镜和跟随模块，其中：

所述第一电流镜的输入端与电压源连接，所述第一电流镜的控制端与功率输出模块的控制端连接；

所述第二电流镜的控制端与所述第一电流镜的输出端连接，所述第二电流镜的输出端与接地端连接；

所述跟随模块的输入端与所述第一电流镜的输出端连接，所述跟随模块的输出端与所述第二电流镜的输入端连接；

其中，当所述功率输出模块的控制端的电压下降时，所述第一电流镜的控制端的电压下降为第一电压，所述第一电流镜的输出的电流增加为第一电流，所述第一电流镜的输出端产生第二电压，所述第二电流镜在所述第二电压的控制下，在所述第二电流镜的输出端输出第二电流，所述第一电流和所述第二电流均通过所述跟随模块。

2.根据权利要求1所述的缓冲器，其特征在于，所述缓冲器还包括增益模块，其中：

所述增益模块的控制端与所述跟随模块的输出端连接，所述增益模块的输入端与所述第一电流镜的输出端连接，所述增益模块的输出端与所述接地端连接；

其中，在所述增益模块的控制端输入的第三电流的控制下，所述增益模块根据输入端输入的第一电流，输出第四电流；其中，所述第三电流为所述第二电流与所述第一电流之差。

3.根据权利要求1所述的缓冲器，其特征在于，所述第一电流镜包括：第一晶体管和第二晶体管，其中：

所述第一晶体管的输入端与所述电压源连接，所述第一晶体管的输出端与所述跟随模块连接；

所述第二晶体管的控制端与所述第一晶体管的控制端连接，所述第二晶体管的输入端与所述电压源连接，所述第二晶体管的输出端与所述第二电流镜的输入端连接。

4.根据权利要求3所述的缓冲器，其特征在于，所述第一晶体管的控制端与所述第一晶体管的输出端连接，所述第二晶体管的控制端与所述第二晶体管的输出端连接。

5.根据权利要求1所述的缓冲器，其特征在于，所述第二电流镜包括：第三晶体管和第四晶体管，其中：

所述第三晶体管的控制端与所述第一电流镜的输出端连接，所述第三晶体管的输入端与所述第一电流镜的输出端连接，所述第三晶体管的输出端与接地端连接；

所述第四晶体管的控制端与所述第三晶体管的控制端连接，所述第四晶体管的输入端与所述跟随模块的输出端连接，所述第四晶体管的输出端与所述接地端连接。

6.根据权利要求1所述的缓冲器，其特征在于，所述跟随模块包括第五晶体管，其中：

所述第五晶体管的输入端与所述第一电流镜的第一输出端连接，所述第五晶体管的输出端与所述第二电流镜的第二输入端连接。

7.根据权利要求1所述的缓冲器，其特征在于，所述缓冲器还包括第一电流源和第二电流源，其中：

所述第一电流源，与所述跟随模块的输入端连接；

所述第二电流源，与所述第二电流镜的第一输入端连接。

8.一种稳压器，其特征在于，包括：如权利要求1～7任一所述的缓冲器、误差放大器和功率输出模块，其中：

所述误差放大器的反向输入端与基准电压端连接，所述误差放大器的同相输入端与所述功率输出模块的输出端连接，所述误差放大器的输出端与所述缓冲器中的跟随模块的控制端连接，所述缓冲器中的第一电流镜的控制端与所述功率输出模块的输入端连接。

9.根据权利要求8所述的稳压器，其特征在于，所述功率输出模块包括第六晶体管，其中：

所述第六晶体管的控制端与所述第一电流镜的控制端连接，所述第六晶体管的输入端与电压源连接。

Images