CN211207200U

CN211207200U - 一种高电源抑制比基准电路

Info

Publication number: CN211207200U
Application number: CN202020058684.1U
Authority: CN
Inventors: 王宇星; 曹薇薇
Original assignee: Wuxi Professional College of Science and Technology
Current assignee: Wuxi Professional College of Science and Technology
Priority date: 2020-01-10
Filing date: 2020-01-10
Publication date: 2020-08-07
Anticipated expiration: 2030-01-10

Abstract

一种高电源抑制比基准电路，其结构设计简单合理，可降低功耗和投入成本，其包括启动电路模块、带隙基准电路模块，其还包括预调节电路模块，所述预调节电路模块输入端连接电压源VDD，预调节电路模块用于形成内部稳定电压，产生预稳压源Vreg，为带隙基准电路模块供电，启动电路模块分别与所述带隙基准电路模块、预调节电路模块连接，所述带隙基准电路模块采用自偏置电流镜的电流模结构。

Description

一种高电源抑制比基准电路

技术领域

本实用新型涉及电源技术领域，尤其涉及一种高电源抑制比基准电路。

背景技术

近年来，随着便携式电子产品和无线通信系统的广泛应用，对供电电源电压在一定范围内的稳定性提出了更高要求，尤其是随着电路集成度、电路结构和功能的日益复杂和完善，对低压低功耗、低温度系数、高电源抑制比(PSRR)带隙基准源的电路设计提出了更高要求，传统的带隙基准电路的偏置电流由额外的偏置电路产生，并且为增强电源抑制比，还需要在基准电路中加入额外的增强电路，额外的偏置电路、增强电路的使用不仅增加了整个电源的结构复杂度，而且易产生额外的功耗，使投入成本较高，因此，实用新型一种电路结构简单、低功耗、低成本，同时又具有低温度系数、高电源抑制比的高性能带隙基准电路，同时基准电路还需要与标准CMOS工艺兼容，成为本领域人员亟待解决的问题。

实用新型内容

针对现有技术中存在的基准电路的结构复杂、功耗大、投入成本高的问题，本实用新型提供了一种高电源抑制比基准电路，其结构设计简单合理，可降低功耗和投入成本，同时可大大提高电源抑制比。

一种高电源抑制比基准电路，其包括启动电路模块、带隙基准电路模块，其特征在于，其还包括预调节电路模块，所述预调节电路模块输入端连接电压源VDD，所述预调节电路模块用于形成内部稳定电压，产生预稳压源Vreg，为所述带隙基准电路模块供电，所述启动电路模块分别与所述带隙基准电路模块、预调节电路模块连接，所述带隙基准电路模块采用自偏置电流镜的电流模结构。

其进一步特征在于，所述启动电路包括MOS管MS1，所述MOS管MS1源极分别连接MOS管MS2源极、MOS管MP1、MP2、MP3、MP4、MP5、MP6源极、MOS管MP7、MN10漏极、电容Cc一端，所述MOS管MS1漏极分别连接MOS管MS2栅极、电容Cs一端，所述MOS管MS2漏极分别连接所述MOS管MP1、MN1漏极和栅极、MOS管MN2、MN6、MP6栅极；

所述带隙基准电路模块包括所述MOS管MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6、MN7，所述MOS管MP1的栅极分别连接所述MOS管MP2栅极和漏极、MOS管MN2、MN6漏极、MOS管MP3栅极、MOS管MP4栅极、MOS管MP5栅极，所述MOS管MN1源极连接三极管QB1发射极，所述MOS管MN2源极连接电阻R1一端，所述电阻R1另一端连接三极管QB2发射极，所述MOS管MN6源极分别连接MOS管MN3、MN4漏极，所述MOS管MN3源极连接电阻R2一端，所述MOS管MN4源极分别连接三极管QB3发射极、MOS管MN5源极，所述MOS管MN5基极分别连接所述MOS管MN5漏极、MOS管MN7栅极、MOS管MP3漏极，所述MOS管MN7源极分别连接电容C1一端、电阻R5一端、MOS管MP4漏极；

所述预调节电路模块包括所述MOS管MP5、MP6、MP7、MP8，所述MOS管MP5漏极分别连接所述MOS管MN8漏极和栅极、MN9栅极、MOS管MN11栅极，所述MOS管MP6漏极分别连接所述电容Cc另一端、MOS管MN10栅极、MOS管MN9漏极，所述MOS管MN11漏极分别连接所述MOS管MP7栅极、MP8栅极和漏极，所述MOS管MP7源极、MP8源极连接所述电压源VDD，所述MOS管MN11源极、MOS管MN8、MN9源极、电阻R5另一端、电容C1另一端、三极管QB3基极和集电极、电阻R2另一端、三极管QB2基极和集电极、三极管QB1基极和集电极、电容Cs另一端、MOS管MS1栅极连接后接地。

采用本实用新型的上述结构可以达到如下有益效果：电压源VDD不直接对电压基准核心供电，而是接入预调节电路模块，通过预调节电路模块形成稳定电压稳压源Vreg，由稳压源Vreg对带隙基准电路模块供电，这种供电方式相当于在输出基准电压和输入电压源VDD之间增加了一级稳压源Vreg，预调节电路模块产生的稳压源Vreg对电源纹波也有一定程度的抑制能力，因此电源电压在到达带隙基准电路模块前先经过一级抑制，最终应用到LDO系统中，系统整体的电源抑制性能是预稳压源电源抑制比和引入的误差放大器负反馈环路电源抑制比的乘积，从而可以使系统的电源抑制比获得很大的提高，可见，带隙基准电路模块通过稳压源供电采用自偏置电流镜的电流模结构，其无需使用额外的偏置电路和增强电路，即可达到增强电源抑制比的效果，额外的偏置电路和增强电路的减少使得整个电路装置结构简单，在降低电路功耗同时，降低了电路复杂度。

附图说明

图1为本实用新型的电路结构框图；

图2为本实用新型的电路原理图；

图3为本实用新型的电源抑制比仿真曲线。

具体实施方式

见图1，一种高电源抑制比基准电路，其包括启动电路模块1、带隙基准电路模块2，预调节电路模块3，预调节电路模块3输入端连接电压源VDD，预调节电路模块3用于形成内部稳定电压，产生预稳压源Vreg，为带隙基准电路模块2供电，启动电路模块1分别与带隙基准电路模块2、预调节电路模块3连接，启动电路模块1在工作开始时拉伸基准电压源使得自偏置放大电路正常工作，带隙基准电路模块2采用基于自偏置电流镜的电流模结构。

见图2，启动电路1包括MOS管MS1，MOS管MS1源极分别连接MOS管MS2源极、MOS管MP1、MP2、MP3、MP4、MP5、MP6源极、MOS管MP7、MN10漏极、电容Cc一端，MOS管MS1漏极分别连接MOS管MS2栅极、电容Cs一端，MOS管MS2漏极分别连接MOS管MP1、MN1漏极和栅极、MOS管MN2、MN6、MP6栅极；

带隙基准电路模块2包括MOS管MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6、MN7，MOS管MP1的栅极分别连接MOS管MP2栅极和漏极、MOS管MN2、MN6漏极、MOS管MP3栅极、MOS管MP4栅极、MOS管MP5栅极，MOS管MN1源极连接三极管QB1发射极，MOS管MN2源极连接电阻R1一端，电阻R1另一端连接三极管QB2发射极，MOS管MN6源极分别连接MOS管MN3、MN4漏极，MOS管MN3源极连接电阻R2一端，MOS管MN4源极分别连接三极管QB3发射极、MOS管MN5源极，MOS管MN5基极分别连接MOS管MN5漏极、MOS管MN7栅极、MOS管MP3漏极，MOS管MN7源极分别连接电容C1一端、电阻R5一端、MOS管MP4漏极；

预调节电路模块3包括MOS管MP5、MP6、MP7、MP8，MOS管MP5漏极分别连接MOS管MN8漏极和栅极、MN9栅极、MOS管MN11栅极，MOS管MP6漏极分别连接电容Cc另一端、MOS管MN10栅极、MOS管MN9漏极，MOS管MN11漏极分别连接MOS管MP7栅极、MP8栅极和漏极，MOS管MP7源极、MP8源极连接电压源VDD，MOS管MN11源极、MOS管MN8、MN9源极、电阻R5另一端、电容C1另一端、三极管QB3基极和集电极、电阻R2另一端、三极管QB2基极和集电极、三极管QB1基极和集电极、电容Cs另一端、MOS管MS1栅极连接；

图2中，启动电路1中的MOS管MS1、MS2和电容Cs给带隙基准电路模块2中的MOS管MN1、MN2、MP1和MP2组成的自偏置电路强制注入电流，电压源VDD上电后，MOS管MS1栅极接地，MOS管MS1处于导通状态，逐渐给电容Cs充电。初始状态下，电容Cs上无电荷，MOS管MS2导通，启动电流由MOS管MS2流进自偏置电路，使其摆脱零点状态，进入正常工作点；随着MOS管MS1对电容Cs充电的进行，电容Cs上的电压增加，即MOS管MS2的栅极电压逐渐上升，当接近稳压源Vreg后MOS管MS2被关断。电路正常工作后，启动电路便不再起作用，也不再消耗任何静态功耗，因此可起到降低功耗的作用；

带隙基准电路模块2中的MOS管MN1、MN2、MP1和MP2组成的自偏置电流镜与三极管QB1、QB2和电阻R1共同作用产生电流I_PTAT，MOS管MN3、MN4、MN6、三极管QB3和电阻R2则用于产生电流I_CTAT。两支电流I_PTAT、I_CTAT通过MOS管MP2汇合并镜像输出到MOS管MP4支路，在电阻R5上转换生成基准电压Vref(图2中MOS管MN7源极、MP4漏极、电阻连接点处的电压)；而镜像到MOS管MP3支路的电流通过MOS管MN5的电压转换分别给MOS管MN3、MN4提供栅极偏置电压，同时三极管QB3获得部分偏置电流。MOS管MN7起到负反馈的微调作用：当MOS管MP4支路电流增大时，MOS管MN7的源极端相应电位被提高，使MOS管MN7流入负载电阻的电流减小；反之，若MP4支路电流减小，MOS管MN7的源极端电位下降，其支路的电流增大，由于输出电压变化对MOS管MN7中电流的变化影响较大，因此MOS管MN7电流只能占输出总电流很小的比重，即起到微小的负反馈调节作用，以维持输出的稳定。右边由MOS管MP5、MP6、MP7、MP8、MN8、MN9、MN10、MN11和电容Cc构成电压预调节电路，图2中节点D到地存在低阻交流通路，这样电源噪声对节点D的影响有效抑制。通过节点D对基准核心电路再进行供电，由此电源叠加到基准电压上的噪声被抑制地更低，电路可为系统中其它模块电路提供一个与电源电压、温度、工艺无关的参考电压，对系统静态和噪声性能具有重要影响。

其中：基准电压产生原理：

电流模电压基准由两个温度系数极性相反的电压进行权加，通过两个温度系数极性相反的电流相加，得一个零温度系数的电流，再将此电流在电阻上转换生成电压，最后按照电路需要输出不同数值的基准电压。

本实施例带隙基准电路中的电流产生原理：

正温度系数电流即I_PTAT电流可由零温度系数电阻R1上的PTAT电压转换得到，PTAT电压由ΔV_BE提供，ΔV_BE是指第一双极性晶体管Q1和第二双极性晶体管Q2的V_BE电压之差。

V_BEQB3为三极管QB3的V_BE电压，由于V_BE的负温度系数并不固定，所获得的负温度系数电流I_CTAT仅具有近似的I_CTAT特性。

V_REF＝(I_PTAT+I_CTAT)R₅

△V_BE/R₁的PTAT电流和V_BEQB3/R₂的CTAT(Complementary PTAT)电流耦合在一起通过MOS管MP2的PMOS电流镜传输到输出级，通过电阻R5转化为基准输出电压Vref。

本基准电路可应用于LDO系统中，还可以应用于DC-DC或ADC等电源产品中，以提供高精度的参考电压，图3为当电压源VDD为3.3V时，基准电压源Vref的PSRR(即电源抑制比)仿真结果，图3中竖轴表示基准电压Vref的PSRR值，横轴表示频率范围为10⁰HZ～10⁸HZ，曲线表示电源抑制比的变化，范围为-110dB～-30dB，从图3中可以看出在电源抑制比的变化状况，低频为100HZ时PSRR可以达到-103dB，正常情况下，当电源抑制比PSRR达到60dB以上，说明抑制效果越好，现有专利提供一种高电源抑制比基准电路，例如专利名称为：一种自偏置高电源抑制比基准电路，专利号为CN105955328B的专利，其可以解决现有的带隙基准需要额外加入偏置电路以及电源抑制比增强电路而导致的电路复杂以及功耗大的问题，但是从其说明书以及附图中可以看出，其需设置电流放大器、调制运放进行放大和调整，启动电路还包含有启动支路，电路结构相比于本申请更为复杂，并且电源抑制比能达到77dB，而本申请通过预调节电路即可实现电流的调整，采用了本申请中的基准电路后电源抑制比可以达到103dB，远远超过77dB，因此采用本电路装置能很好的抑制电源电压的影响，同时可进一步简化电路结构，降低能耗，节约成本。

Claims

1.一种高电源抑制比基准电路，其包括启动电路模块、带隙基准电路模块，其特征在于，其还包括预调节电路模块，所述预调节电路模块输入端连接电压源VDD，所述预调节电路模块用于形成内部稳定电压，产生预稳压源Vreg，为所述带隙基准电路模块供电，所述启动电路模块分别与所述带隙基准电路模块、预调节电路模块连接，所述带隙基准电路模块采用自偏置电流镜的电流模结构。

2.根据权利要求1所述的一种高电源抑制比基准电路，其特征在于，所述启动电路包括MOS管MS1，所述MOS管MS1源极分别连接MOS管MS2源极、MOS管MP1、MP2、MP3、MP4、MP5、MP6源极、MOS管MP7、MN10漏极、电容Cc一端，所述MOS管MS1漏极分别连接MOS管MS2栅极、电容Cs一端，所述MOS管MS2漏极分别连接所述MOS管MP1、MN1漏极和栅极、MOS管MN2、MN6、MP6栅极。

3.根据权利要求2所述的一种高电源抑制比基准电路，其特征在于，所述带隙基准电路模块包括所述MOS管MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6、MN7，所述MOS管MP1栅极分别连接所述MOS管MP2栅极和漏极、MOS管MN2、MN6漏极、MOS管MP3、MP4、MP5栅极，所述MOS管MN1源极连接三极管QB1发射极，所述MOS管MN2源极连接电阻R1一端，所述电阻R1另一端连接三极管QB2发射极，所述MOS管MN6源极分别连接MOS管MN3、MN4漏极，所述MOS管MN3源极连接电阻R2一端，所述MOS管MN4源极分别连接三极管QB3发射极、MOS管MN5源极，所述MOS管MN5基极分别连接所述MOS管MN5漏极、MOS管MN7栅极、MOS管MP3漏极，所述MOS管MN7源极分别连接电容C1一端、电阻R5一端、MOS管MP4漏极。

4.根据权利要求3所述的一种高电源抑制比基准电路，其特征在于，所述预调节电路模块包括所述MOS管MP5、MP6、MP7、MP8，所述MOS管MP5漏极分别连接所述MOS管MN8漏极和栅极、MN9栅极、MOS管MN11栅极，所述MOS管MP6漏极分别连接所述电容Cc另一端、MOS管MN10栅极、MOS管MN9漏极，所述MOS管MN11漏极分别连接所述MOS管MP7栅极、MP8栅极和漏极，所述MOS管MP7源极、MP8源极连接所述电压源VDD，所述MOS管MN11源极、MOS管MN8、MN9源极、电阻R5另一端、电容C1另一端、三极管QB3基极和集电极、电阻R2另一端、三极管QB2基极和集电极、三极管QB1基极和集电极、电容Cs另一端、MOS管MS1栅极连接后接地。