CN115826667A - 一种低压高阶补偿带隙基准电压源 - Google Patents

Abstract

本发明公开了一种低压高阶补偿带隙基准电压源，属于模拟集成电路技术领域。所述低压高阶补偿带隙基准电压源包括一阶多级可调温度补偿电路、高阶温度补偿电路、降压电路、电流电压转换电路。所述一阶多级可调温度补偿电路用于产生温漂系数较大的电流；所述高阶温度补偿电路用于补偿一阶多级可调温度补偿电路产生温漂系数较大的电流；所述降压电路用于抽取一阶多级可调温度补偿电路中流过BJT的电流；所述电压转换电路用于将一阶补偿电路和高阶温度补偿电路转换成所需的电压。本发明针对温漂特性曲线以及BJT的电压特性引入高阶温度补偿电路和降压电路，即能够实现低电源电压下低温漂的特性，也能够保证整体电路的稳定性。

Description

一种低压高阶补偿带隙基准电压源

技术领域

本发明属于模拟集成电路设计领域，主要涉及一种低压高阶补偿带隙基准电压源。

背景技术

不同电子产品中的芯片由不同的模块组成，各自具有特定的功能，一起实现产品的要求。带隙基准电路模块是芯片中最重要的基本模块之一，其主要功能是产生恒定的直流电压。理想情况下，基准电路模块不受工作电压、负载电流、温度、时间或其他干扰的影响。但本质上电路中的无源和有源元件受电流、温度和电压等外部因素的影响，其器件参数会发生变化，影响基准电路的性能，最终影响整个芯片的性能、因此，研究高性能的带隙基准电路具有十分重要的意义。

国内外针对带隙基准源的研究各式各样。随着摩尔定律的发展，器件的特征尺寸缩小，阈值电压下降，电路的电源电压也随之逐渐下降。为了满足不同的电子设备的要求，针对温度系数、电源抑制比、功耗等不同性能指标的改善技术被大量提出。

目前，带隙基准的结构主要分为四种，第一种是Widlar带隙基准结构，该结构难以保证BJT集电极电流的稳定，受温度的影响很大，同时电源电压的也会对输出电压产生很大的扰动，影响输出精度；第二种是Kujik带隙基准结构，引入了运算放大器，而结构不对称的运算放大器的输入端会引入失调电压这一非理想因素，失调电压通常会增大输出电压的误差；第三种是Brokaw带隙基准结构，同样会有失调电压的存在；第四种是CMOS带隙基准结构，采用了多条支路，增大了芯片的面积消耗。

发明内容

针对现有带隙基准电压源的电压高、精度低、失调大等一些问题，本发明设计了一种低压高阶补偿带隙基准电压源，利用NPN晶体管的设计减小放大器的偏移和噪声的放大，同时也避免放大器的失调对输出精度的影响，利用放大器的虚短特性来提高电路的匹配性以及减小晶体管的源漏失配，此外通过降压电路降低流过BJT的电流来降低VBE，从而实现低电源电压下电路的正常工作，以达到低功耗的目的。

为了达成上述目的，本发明的解决方案是：

一种低压高阶补偿带隙基准电压源，包括一阶多级可调温度补偿电路、高阶温度补偿电路、降压电路、电流电压转换电路；其中：

所述一阶多级可调温度补偿电路用于产生正温度系数电流I_PTAT1和第一负温度系数电流I_CTAT1；

所述高阶温度补偿电路用于产生第二负温度系数电流I_CTAT2，以补偿一阶多级可调温度补偿电路产生的I_PTAT1和I_CTAT1的温度系数；

所述降压电路用于降低一阶多级可调温度补偿电路中晶体管BJT的电压，并保证其稳定性；

所述电压转换电路用于将一阶多级可调温度补偿电路产生的I_PTAT1、I_CTAT1和高阶温度补偿电路产生的I_CTAT2合并，然后转换成所需的基准电压V_REF输出。

作为本发明的一种优选技术方案：所述一阶多级可调温度补偿电路包括放大器A1、放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、双极型PNP型晶体管Q1、双极型PNP型晶体管Q2、双极型PNP型晶体管Q3、双极型PNP型晶体管Q4、双极型PNP型晶体管Q5、单极型PMOS晶体管MP3、单极型PMOS晶体管MP4、单极型PMOS晶体管MP5、单极型PMOS晶体管MP6、单极型PMOS晶体管MP7，其中；

A1的正向输入端接MP5的漏极，负向输入端接MP6的栅极和漏极，输出端连接Q3的基极和R1的一端；

A2的正向输入端接MP5的漏极，负向输入端接MP3的栅极和漏极，输出端连接Q5和Q3的基极；

Q1的基极与R1的另一端相连，发射极连接R2的一端，集电极连接MP6的漏极；

Q2的基极与R2的另一端相连，发射极连接R3的一端，集电极与MP7的漏极相连；

Q3的基极与A1的输出端相连，发射极连接到Q4的基极一端，集电极连接到MP5的漏极；

Q4的发射极接地GND，集电极连接MP4的漏极；

Q5的基极与Q3的基极相连接，发射极连接R4的一端，集电极连接MP3的漏极；

MP3的源极接VDD；

MP4的源极接VDD，栅极连接单极型PMOS晶体管MP5的栅极；

MP5的源极接VDD，栅极连接MP6的栅极；

MP6的源极接VDD，栅极连接MP7的栅极；

MP7的源极接VDD；

电阻R3的另一端连接GND；电阻R4的另一端连接GND。

作为本发明的一种优选技术方案：所述高阶温度补偿电路包括放大器A5、电阻R5，其中：

A5的正向输入端连接MP5的漏极，负向输入端连接A5的输出端，输出端连接R5的一端；

R5的另一端作为高阶温度补偿电路的输出。作为本发明的一种优选技术方案：所述电流电压转换电路包括单极型PMOS晶体管MP10、单极型PMOS晶体管MP11、电阻R6、电阻R7，其中：

MP10的源极连接VDD，漏极连接MP11的漏极，栅极连接MP3的栅极；

MP11的源极连接VDD，漏极连接R5的另一端和R6的一端，栅极连接MP8的栅极；

R6的另一端连接R7的一端；R7的另一端连接GND；R6和R7的公共端为基准电压输出端。

作为本发明的一种优选技术方案：所述降压电路包括放大器A3、放大器A4、单极型PMOS晶体管MP1、单极型PMOS晶体管MP2、单极型PMOS晶体管MP8、单极型PMOS晶体管MP9、单极型NMOS晶体管MN1、单极型NMOS晶体管MN2、单极型NMOS晶体管MN3、单极型NMOS晶体管MN4、单极型NMOS晶体管MN5，其中：

A3的正向输入端连接MP2的源极，负向输入端连接MP3的漏极；

MP1的源极接VDD，漏极连接MP2的源极，栅极连接MP3的栅极；

MP2的漏极连接MN1的漏极，栅极连接A3的输出端；

MP8的源极接VDD，漏极连接MP9的源极，栅极连接MP7的栅极；

MP9的漏极连接MN5的漏极，栅极连接A4的输出端；

MN1的源极连接地GND，漏极和栅极相连接；

MN2的源极连接地GND，漏极连接Q5的集电极和A3的负向输入端，栅极连接MN1的栅极；

MN3的源极连接地GND，漏极连接Q3和Q4的集电极，栅极连接MN4的栅极；

MN4的源极连接地GND，漏极连接Q1的集电极和Q2的集电极，栅极与MN5的栅极连接；

MN5的源极连接地GND，漏极连接MP9的漏极，栅极连接漏极。

本发明与现有技术相比，其显著优点是：

本发明所设计一种低压高阶补偿带隙基准电压源的设计和实现，采用一阶多级可调温度补偿电路、高阶温度补偿电路、降压电路、电流电压转换电路；先由一阶多级可调温度补偿电路用于产生正温度系数电流I_PTAT1和负温度系数电流I_CTAT1；再通过高阶温度补偿电路产生一个负温度系数电流I_CTAT2用于补偿一阶多级可调温度补偿电路产生电流的温度系数；同时利用降压电路用于抽取一阶多级可调温度补偿电路中流过晶体管BJT的电流，使BJT工作在很小的V_be电压下并实现低电源电压下稳定正常工作。本发明有效的解决传统的带隙基准电路电源电压高，温漂系数大，输出精度低的问题，避免了消除失调模块电路的使用，电路结构简化，并实现在0.9V电源电压下的正常工作，达到低功耗的目的。

附图说明

图1是本发明一种低压高阶补偿带隙基准电压源的主体框图；

图2是本发明一种低压高阶补偿带隙基准电压源的结构示意图；

图3是电路温漂系数仿真图；

图4是电源抑制比仿真图；

图5是电路失调电压仿真图。

具体实施方式

下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。

如图1所示，本发明所设计的一种低压高阶补偿带隙基准电压源，包括一阶多级可调温度补偿电路、高阶温度补偿电路、降压电路、电流电压转换电路。所述一阶多级可调温度补偿电路用于产生正温度系数电流I_PTAT1和负温度系数电流I_CTAT1；所述高阶温度补偿电路产生一个负温度系数电流I_CTAT2，用于补偿一阶多级可调温度补偿电路产生电流的温度系数；所述降压电路用于抽取一阶多级可调温度补偿电路中流过晶体管BJT的电流，使BJT工作在很小的V_be电压下且保证其稳定性；所述电压转换电路用于将一阶多级可调温度补偿电路产生的电流和高阶温度补偿电路产生的电流合并，然后转换成所需的基准电压V_REF输出。

如图2所示，本发明所设计一种低压高阶补偿带隙基准电压源在实际的应用过程当中，对一阶多级可调温度补偿电路进行了具体的设计，包括放大器A1、放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、双极型PNP型晶体管Q1、双极型PNP型晶体管Q2、双极型PNP型晶体管Q3、双极型PNP型晶体管Q4、双极型PNP型晶体管Q5、单极型PMOS晶体管MP3、单极型PMOS晶体管MP4、单极型PMOS晶体管MP5、单极型PMOS晶体管MP6、单极型PMOS晶体管MP7，其中；

放大器A1的正向输入端接MP5的漏极，负向输入端接MP6的栅极和漏极，输出端连接Q3的基极和电阻R1的一端；

放大器A2的正向输入端接MP5的漏极，负向输入端接MP3的栅极和漏极，输出端连接Q5和Q3的基极；

双极型PNP型晶体管Q1的基极与电阻R1的一端相连，发射极连接到电阻R2的一端，集电极连接MP6的漏极；

双极型PNP型晶体管Q2的基极与电阻R2的一端相连，发射极连接电阻R3的一端，集电极与MP7的漏极相连；

双极型PNP型晶体管Q3的基极与电阻R1的一端相连，发射极连接到电阻R2的一端，集电极连接到MP5的漏极；

双极型PNP型晶体管Q4的基极与Q3的发射极相连接，发射极接地GND，集电极连接MP4的发射极；

双极型PNP型晶体管Q5的基极与Q3的基极相连接，发射极连接电阻R4的一端，集电极连接MP3的漏极；

单极型PMOS晶体管MP3的源极接VDD，漏极连接Q5的集电极，栅极连接MP11的栅极；

单极型PMOS晶体管MP4的源极接VDD，漏极与Q4的集电极相连，栅极连接单极型PMOS晶体管MP5的栅极；

单极型PMOS晶体管MP5的源极接VDD，漏极连接Q3的集电极，栅极连接MP6的栅极；

单极型PMOS晶体管MP6的源极接VDD，漏极连接Q1的集电极，栅极连接MP7的栅极；

单极型PMOS晶体管MP7的源极接VDD，漏极连接Q2的集电极，栅极连接MP8的栅极；

电阻R1的一端连接放大器A1的输出端，另一端连接Q1的基极；电阻R2的一端连接Q1的发射极，另一端连接Q2的基极；电阻R3的一端连接Q2的发射极，另一端连接GND；电阻R4的一端连接Q5的发射极，另一端连接GND。

如图2所示，本发明不仅针对一阶多级可调温度补偿电路提出了具体设计，而且针对降压电路设计了具体的电路结构，所述降压电路包括放大器A3、放大器A4、单极型PMOS晶体管MP1、单极型PMOS晶体管MP2、单极型PMOS晶体管MP8、单极型PMOS晶体管MP9、单极型NMOS晶体管MN1、单极型NMOS晶体管MN2、单极型NMOS晶体管MN3、单极型NMOS晶体管MN4、单极型NMOS晶体管MN5，其中：

放大器A3的正向输入端连接MP2的源极，负向输入端连接MP3的漏极和放大器A2的负向输入端；

单极型PMOS晶体管MP1的源极接VDD，漏极连接MP2的源极，栅极连接MP3的栅极；

单极型PMOS晶体管MP2的源极连接MP1的漏极，漏极连接MN1的漏极，栅极连接A3的输出端；

单极型PMOS晶体管MP8的源极接VDD，漏极连接MP9的源极，栅极连接MP7的栅极；

单极型PMOS晶体管MP9的源极连接MP8的漏极，漏极连接MN5的漏极，栅极连接A4的输出端；

单极型NMOS晶体管MN1的源极连接地GND，漏极和栅极连接一起并与MN2的栅极连接；

单极型NMOS晶体管MN2的源极连接地GND，漏极连接Q5的集电极和放大器A3的负向输入端，栅极连接MN1的栅极；

单极型NMOS晶体管MN3的源极连接地GND，漏极连接Q3和Q4的集电极，栅极连接MN4的栅极；

单极型NMOS晶体管MN4的源极连接地GND，漏极连接Q1的集电极和Q2的集电极，栅极与MN5的栅极连接；

单极型NMOS晶体管MN5的源极连接地GND，漏极连接MP9的漏极，栅极连接漏极。

如图2所示，本发明所设计一种低压高阶补偿带隙基准电压源在实际的应用过程当中，对高阶温度补偿电路和电流电压转换电路进行了具体的设计。

所述高阶温度补偿电路包括放大器A5、电阻R5，其中：

放大器A5的正向输入端连接MP5的漏极，负向输入端连接A5的输出端，输出端连接R5的一端；

电阻R5的另一端连接MP11的漏极。

所述电流电压转换电路包括单极型PMOS晶体管MP10、单极型PMOS晶体管MP11、电阻R6、电阻R7，其中：

单极型PMOS晶体管MP10的源极连接VDD，漏极连接MP11的漏极，栅极连接MP3的栅极；

单极型PMOS晶体管MP11的源极连接VDD，漏极连接R6的一端，栅极连接MP8的栅极；

电阻R6的另一端连接R7的一端；R7的另一端连接GND；R6和R7的公共端为基准电压输出端。

本发明主要创新点在于：(1)通过一阶多级可调温度补偿电路中电阻R1、R2和R3的调整，来修调正温度系数电流I_PTAT1；(2)一阶多级可调温度补偿电路中放大器A1和A2的虚短特性以及NPN晶体管的设计，能够增加电流镜之间的匹配性，减小MOS管源漏之间的失配；(3)通过降压电路，并按照一定的电流比例来抽取流过BJT的电流，最终使流过BJT的电流只有(1-a)I_PTAT1和(1-b)I_CTAT1，电路中所有的三极管实现很低的V_be，整体电路能够在较低的电源电压正常工作。

如图3所示是电路温漂系数仿真图，在温度-45℃～125℃范围内，输出电压541mv的情况下，输出电压波动546μV，对应的温漂系数为5.9PPM/℃。

如图4所示是整体电路的电源抑制比仿真图，能够看出在1KHz时，对应的电源抑制比是56dB，在100KHz时，电源抑制比是53dB。

如图5所示是电路的失调电压仿真图，能够看到电路输出端的失调电压在一个sigma下是8.9mv。

本发明在电源电压0.9V，温度范围-45℃～125℃，输出电压VREF＝541mv的情况下，温漂系数能够达到5.9PPM/℃，相比于未加降压电路时，整体电路需要在1.3V的电源电压下才能正常工作，该电路只需要增加两条支路就可以实现0.9V电源电压下正常工作，大大降低了电路的功耗；在电源电压0.9V的情况下，功耗26.324μW，未加入降压电路时，在电源电压1.3V的情况下，则需要的功耗37.492μW。综上，本发明有效的解决传统的带隙基准电路电源电压高，温漂系数大，输出精度低的问题，避免了消除失调模块电路的使用，电路结构简化，并实现在0.9V电源电压下的正常工作，达到低功耗的目的。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (5)

1.一种低压高阶补偿带隙基准电压源，其特征在于，所述带隙基准电压源包括一阶多级可调温度补偿电路、高阶温度补偿电路、降压电路、电流电压转换电路；其中：

所述一阶多级可调温度补偿电路用于产生正温度系数电流I_PTAT1和第一负温度系数电流I_CTAT1；

所述高阶温度补偿电路用于产生第二负温度系数电流I_CTAT2，以补偿一阶多级可调温度补偿电路产生的I_PTAT1和I_CTAT1的温度系数；

所述降压电路用于降低一阶多级可调温度补偿电路中晶体管BJT的电压，并保证其稳定性；

所述电压转换电路用于将一阶多级可调温度补偿电路产生的I_PTAT1、I_CTAT1和高阶温度补偿电路产生的I_CTAT2合并，然后转换成所需的基准电压V_REF输出。

2.根据权利要求1所述的一种低压高阶补偿带隙基准电压源，其特征在于，所述一阶多级可调温度补偿电路包括放大器A1、放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、双极型PNP型晶体管Q1、双极型PNP型晶体管Q2、双极型PNP型晶体管Q3、双极型PNP型晶体管Q4、双极型PNP型晶体管Q5、单极型PMOS晶体管MP3、单极型PMOS晶体管MP4、单极型PMOS晶体管MP5、单极型PMOS晶体管MP6、单极型PMOS晶体管MP7，其中；

A1的正向输入端接MP5的漏极，负向输入端接MP6的栅极和漏极，输出端连接Q3的基极和R1的一端；

A2的正向输入端接MP5的漏极，负向输入端接MP3的栅极和漏极，输出端连接Q5和Q3的基极；

Q1的基极与R1的另一端相连，发射极连接R2的一端，集电极连接MP6的漏极；

Q2的基极与R2的另一端相连，发射极连接R3的一端，集电极与MP7的漏极相连；

Q3的基极与A1的输出端相连，发射极连接到Q4的基极一端，集电极连接到MP5的漏极；

Q4的发射极接地GND，集电极连接MP4的漏极；

Q5的基极与Q3的基极相连接，发射极连接R4的一端，集电极连接MP3的漏极；

MP3的源极接VDD；

MP4的源极接VDD，栅极连接单极型PMOS晶体管MP5的栅极；

MP5的源极接VDD，栅极连接MP6的栅极；

MP6的源极接VDD，栅极连接MP7的栅极；

MP7的源极接VDD；

电阻R3的另一端连接GND；电阻R4的另一端连接GND。

3.根据权利要求2所述的一种低压高阶补偿带隙基准电压源，其特征在于，所述高阶温度补偿电路包括放大器A5、电阻R5，其中：

A5的正向输入端连接MP5的漏极，负向输入端连接A5的输出端，输出端连接R5的一端；

R5的另一端作为高阶温度补偿电路的输出。

4.根据权利要求3所述的一种低压高阶补偿带隙基准电压源，其特征在于，所述电流电压转换电路包括单极型PMOS晶体管MP10、单极型PMOS晶体管MP11、电阻R6、电阻R7，其中：

MP10的源极连接VDD，漏极连接MP11的漏极，栅极连接MP3的栅极；

MP11的源极连接VDD，漏极连接R5的另一端和R6的一端，栅极连接MP8的栅极；

R6的另一端连接R7的一端；R7的另一端连接GND；R6和R7的公共端为基准电压输出端。

5.根据权利要求4所述的一种低压高阶补偿带隙基准电压源，其特征在于，所述降压电路包括放大器A3、放大器A4、单极型PMOS晶体管MP1、单极型PMOS晶体管MP2、单极型PMOS晶体管MP8、单极型PMOS晶体管MP9、单极型NMOS晶体管MN1、单极型NMOS晶体管MN2、单极型NMOS晶体管MN3、单极型NMOS晶体管MN4、单极型NMOS晶体管MN5，其中：

A3的正向输入端连接MP2的源极，负向输入端连接MP3的漏极；

MP1的源极接VDD，漏极连接MP2的源极，栅极连接MP3的栅极；

MP2的漏极连接MN1的漏极，栅极连接A3的输出端；

MP8的源极接VDD，漏极连接MP9的源极，栅极连接MP7的栅极；

MP9的漏极连接MN5的漏极，栅极连接A4的输出端；

MN1的源极连接地GND，漏极和栅极相连接；

MN2的源极连接地GND，漏极连接Q5的集电极和A3的负向输入端，栅极连接MN1的栅极；

MN3的源极连接地GND，漏极连接Q3和Q4的集电极，栅极连接MN4的栅极；

MN4的源极连接地GND，漏极连接Q1的集电极和Q2的集电极，栅极与MN5的栅极连接；

MN5的源极连接地GND，漏极连接MP9的漏极，栅极连接漏极。

Images