CN115437446B - 一种高精度曲率补偿带隙基准电路 - Google Patents
一种高精度曲率补偿带隙基准电路 Download PDFInfo
- Publication number
- CN115437446B CN115437446B CN202211183437.4A CN202211183437A CN115437446B CN 115437446 B CN115437446 B CN 115437446B CN 202211183437 A CN202211183437 A CN 202211183437A CN 115437446 B CN115437446 B CN 115437446B
- Authority
- CN
- China
- Prior art keywords
- unipolar
- resistor
- pmos transistor
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开一种高精度曲率补偿带隙基准电路,属于调节电变量或磁变量的系统的技术领域。该带隙基准电路包括正温度电流产生模块、负温度电流产生电流模块、高阶温度补偿模块、电流电压转换模块。正温度电流产生模块用于产生与绝对温度正相关的电流;负温度电流产生模块用于产生与绝对温度负相关的电流;带自适应调节反馈环路的高阶温度补偿模块用于对整体电路进行电流补偿;电流电压转换模块用于将正温度系数电流、负温度系数电流以及补偿电流转换成所需的电压。本发明针对温漂特性曲线引入高阶温度补偿模块,既有更好的温度特性,也提高整体电路的工作性能和可靠性。
Description
技术领域
本发明公开一种高精度曲率补偿带隙基准电路,涉及模拟集成电路设计,属于调节电变量或磁变量的系统的技术领域。
背景技术
不同电子产品中的芯片由不同的模块组成,各模块具有特定的功能,各模块组合在一起实现对电子产品芯片的功能。带隙基准电路模块是芯片中最重要的基本模块之一,其主要功能是产生恒定的直流电压。理想情况下,带隙基准电路模块不受工作电压、负载电流、温度、时间或其它因素的影响,但本质上带隙基准电路中的无源和有源元器件受电流、温度和电压等外部因素的影响,影响带隙基准电路模块的性能,最终影响整个芯片的性能。因此,研究高性能的带隙基准电路具有十分重要的意义。
目前,带隙基准电路模块的结构主要分为四种,第一种是Widlar带隙基准结构,该结构难以保证BJT集电极电流的稳定,受温度的影响很大,同时电源电压的波动也会对输出电压产生很大的扰动,影响输出精度;第二种是Kujik带隙基准结构,引入了运算放大器,而结构不对称的运算放大器的输入端会引入失调电压这一非理想因素,失调电压通常会增大输出电压的误差;第三种是Brokaw带隙基准结构,同样会有失调电压的存在;第四种是CMOS带隙基准结构,采用了多条支路,增大了芯片的面积消耗。
由于传统的带隙基准电路模块具有温漂系数大、面积大、功耗高等问题,不能满足当今芯片高集成度的发展现状。为降低温漂,减小曲率对基准电压的影响,许多高阶补偿技术被相继提出,但是随着温度、电压以及工艺角的变化,补偿电路中的补偿电流也会随之变化,这也就导致了输出电压的波动,所以研究一种补偿电流不随温度和电压变化的带隙基准电路十分重要;与此同时,高阶补偿电路的功耗问题也备受关注,如何在降低温漂的同时保持较低的功耗也是带隙基准电路模块设计需要考虑的问题。
综上,本发明旨在提出一种高精度曲率补偿带隙基准电路以克服上述缺陷。
发明内容
本发明的发明目的是针对上述背景技术的不足,提供一种高精度曲率补偿带隙基准电路,利用正温度电流产生电路和负温度电流产生电路以及能够自适应调节负温度系数补偿电流的高阶温度补偿方案,实现在减小芯片面积的同时提高输出电压精度的发明目的,解决现有带隙基准结构温漂大、精度低、面积大、输出不稳定以及现有高阶补偿带隙基准电路虽能降低温漂但增加了功耗的技术问题。
本发明为实现上述发明目的采用如下技术方案:
一种高精度曲率补偿带隙基准电路,包括:正温度电流产生模块、负温度电流产生模块、高阶温度补偿模块、电流电压转换模块。正温度电流产生模块用于产生与绝对温度正相关的正温度系数电流;负温度电流产生模块用于产生与绝对温度负相关的负温度系数电流;高阶温度补偿电路产生负温度系数补偿电流,负温度系数补偿电流用于对整体电路进行电流补偿,当检测到负温度系数补偿电流变化时,通过负反馈环路来自适应地调节负温度系数补偿电流的大小,提高稳定性的同时也提高了抗温度和工艺角变化的特性;电流电压转换电路用于将正温度系数电流、负温度系数电流以及负温度系数补偿电流合并,然后转换成所需的基准输出电压。
作为一种高精度曲率补偿带隙基准电路的一种优选技术方案,正温度电流产生模块包括:第一放大器、基极电阻、第一电阻、第二电阻、第三电阻、第四电阻、第一双极型PNP型晶体管、第二双极型PNP型晶体管、第三双极型PNP型晶体管、第四双极型PNP型晶体管、第一单极型PMOS晶体管、第二单极型PMOS晶体管、第三单极型PMOS晶体管、第四单极型PMOS晶体管;其中,
第一放大器的同相输入端与第三电阻的一端、第二电阻的一端相连接,第一放大器的反相输入端与第四电阻的一端、第二双极型PNP型晶体管的发射极相连接,第一放大器的输出端与第一单极型PMOS晶体管的栅极、第三单极型PMOS晶体管的栅极相连接;
第一双极型PNP型晶体管的发射极接第二电阻的另一端,第一双极型PNP型晶体管的基极与第三双极型PNP型晶体管的发射极相连,第一双极型PNP型晶体管的集电极连接地;
第二双极型PNP型晶体管的发射极连接第一放大器的反相输入端,第二双极型PNP型晶体管的基极与第一电阻的一端相连,第二双极型PNP型晶体管的集电极与地相连;
第三双极型PNP型晶体管的基极与集电极均连接地;
第四双极型PNP型晶体管的发射极与第一电阻的另一端相连,第四双极型PNP型晶体管的基极与基极电阻的一端相连,第四双极型PNP型晶体管的集电极以及基极电阻的另一端均连接地;
第一单极型PMOS晶体管的源极连接电源;
第二单极型PMOS晶体管的源极连接第一单极型PMOS晶体管的漏极,第二单极型PMOS晶体管的漏极与第三电阻的另一端相连,第二单极型PMOS晶体管的栅极与第四单极型PMOS晶体管的栅极相连;
第三单极型PMOS晶体管的源极连接电源;
第四单极型PMOS晶体管的源极连接第三单极型PMOS晶体管的漏极,第四单极型PMOS晶体管的漏极与第四电阻的另一端相连,第四单极型PMOS晶体管的栅极与第二单极型PMOS晶体管的栅极相连后接入偏置电压,第四单极型PMOS晶体管的漏极与第四电阻的另一端连接,第四单极型PMOS晶体管的漏极输出与绝对温度正相关的正温度系数电流。
作为一种高精度曲率补偿带隙基准电路的一种优选技术方案,负温度电流产生模块包括:第二放大器、第十五单极型PMOS晶体管、第十六单极型PMOS晶体管、第五电阻;其中,
第二放大器的反相输入端连接第一放大器的反相输入端,第二放大器的同相输入端与第十六单极型PMOS晶体管的漏极、第五电阻的一端相连接,第二放大器的输出端连接第十五单极型PMOS晶体管的栅极;
第十五单极型PMOS晶体管的源极连接电源,第十五单极型PMOS晶体管的漏极连接第十六单极型PMOS晶体管的源极;
第十六单极型PMOS晶体管的栅极连接第四单极型PMOS晶体管的栅极第五电阻R5的另一端输出与绝对温度负相关的负温度系数电流。
作为一种高精度曲率补偿带隙基准电路的一种优选技术方案,高阶温度补偿模块包括:负温度系数补偿电流产生单元和负反馈环路;负温度系数补偿电流产生单元的输入端接正温度系数电流,输出负温度系数补偿电流;负反馈环路的输入端接负温度系数补偿电流,在检测到负温度系数补偿电流变化时,输出一个用于调节负温度系数补偿电流的反馈控制信号至负温度系数补偿电流产生单元的控制端。
负温度系数补偿电流产生单元包括:第七单极型PMOS晶体管、第八单极型PMOS晶体管、第九单极型PMOS晶体管、第十单极型PMOS晶体管、第十一单极型PMOS晶体管、第十二单极型PMOS晶体管、第一单极型NMOS晶体管、第五双极型PNP型晶体管、第六双极型PNP型晶体管、第八电阻、第九电阻、第十电阻;其中,第七单极型PMOS晶体管的栅极连接第一放大器的输出端,第七单极型PMOS晶体管的源极连接电源;第八单极型PMOS晶体管的源极连接第七单极型PMOS晶体管的漏极,第八单极型PMOS晶体管的栅极连接偏置电压;第五双极型PNP型晶体管的集电极与第八单极型PMOS晶体管的漏极连接,第五双极型PNP型晶体管的发射极与第六双极型PNP型晶体管的基极连接;第六双极型PNP型晶体管的集电极与第五双极型PNP型晶体管的集电极连接,第六双极型PNP型晶体管的基极连接第五双极型PNP型晶体管的发射极,第六双极型PNP型晶体管的发射极接地;第九单极型PMOS晶体管的源极连接电源,第九单极型PMOS晶体管的栅极与第十电阻的一端相连,第九单极型PMOS晶体管的漏极与第五双极型PNP型晶体管的基极、第九电阻的一端相连接;第九电阻的另一端与第八电阻的一端连接作为负温度系数补偿电流产生单元的控制端,第八电阻的另一端接地;第十单极型PMOS晶体管的源极连接电源,第十单极型PMOS晶体管的栅极与第十电阻的另一端相连接,第十单极型PMOS晶体管的漏极连接第一单极型NMOS晶体管的漏极,第一单极型NMOS晶体管的栅极连接第六双极型PNP型晶体管的集电极,第一单极型NMOS晶体管的源极接地;第十一单极型PMOS晶体管的源极连接电源,第十一单极型PMOS晶体管的栅极连接第十二单极型PMOS晶体管的源极,第十一单极型PMOS晶体管的漏极与第五电阻和第六电阻的连接点相连,第十一单极型PMOS晶体管的漏极输出负温度系数补偿电流;第十二单极型PMOS晶体管的栅极与第一单极型NMOS晶体管的漏极相连接,第十二单极型PMOS晶体管的漏极连接地;
负反馈环路包括:第十三单极型PMOS晶体管、第十四单极型PMOS晶体管、第二单极型NMOS晶体管、第三单极型NMOS晶体管、第四单极型NMOS晶体管、第五单极型NMOS晶体管、第六单极型NMOS晶体管、第十一电阻、第十二电阻、第十三电阻、第七双极型NPN型晶体管;其中,第十三单极型PMOS晶体管的源极接电源,第十三单极型PMOS晶体管的栅极连接第十一单极型PMOS晶体管的漏极,第十三单极型PMOS晶体管的漏极连接第二单极型NMOS晶体管漏极;第二单极型NMOS晶体管的栅极连接第十三电阻的一端;第四单极型NMOS晶体管的栅极和漏极均与第二单极型NMOS晶体管的源极连接,第四单极型NMOS晶体管的源极接地;第六单极型NMOS晶体管的漏极连接电源,第六单极型NMOS晶体管的栅极连接第二单极型NMOS晶体管的漏极,第六单极型NMOS晶体管的源极连接第十三电阻的另一端;第十四单极型PMOS晶体管的源极接电源,第十四单极型PMOS晶体管的栅极与漏极相连接;第三单极型NMOS晶体管的漏极连接第十四单极型PMOS晶体管的栅极,第三单极型NMOS晶体管的栅极与第六单极型NMOS晶体管的源极以及第十三电阻的另一端相连;第五单极型NMOS晶体管的漏极与第三单极型NMOS晶体管的源极相连接,第五单极型NMOS晶体管的栅极与第四单极型NMOS晶体管的栅极相连接,第五单极型NMOS晶体管的源极接地;第七双极型NPN型晶体管的集电极接电源,第七双极型NPN型晶体管的基极连接第三单极型NMOS晶体管的漏极,第七双极型NPN型晶体管的发射极连接第十一电阻的一端,第十一电阻的另一端与第十二电阻的一端、第八电阻和第九电阻的连接点相连,第十二电阻的另一端接地。
作为一种高精度曲率补偿带隙基准电路的一种优选技术方案:电流电压转换模块包括:第五单极型PMOS晶体管、第六单极型PMOS晶体管、第七电阻、第六电阻;其中,
第五单极型PMOS晶体管的源极接电源,第五单极型PMOS晶体管的栅极连接第一放大器的输出端;
第六单极型PMOS晶体管的源极连接第五单极型PMOS晶体管的漏极,第六单极型PMOS晶体管的栅极连接偏置电压,第六单极型PMOS晶体管的漏极与第七电阻的一端连接作为基准电压输出端口,第六单极型PMOS晶体管的漏极输出与绝对温度正相关的正温度系数电流,第五电阻的另一端、第六电阻的一端、第七电阻的另一端均与第十一单极型PMOS晶体管的漏极相连接,第六电阻的另一端接地。
本发明采用上述技术方案,具有以下有益效果:
(1)本发明所涉及的一种高精度曲率补偿带隙基准电路,采用正温度电流产生模块产生正温度系数电流,采用负温度电流产生模块产生负温度系数电流,采用带有自适应调节反馈环路的高阶温度补偿电路对负温度系数电流进行补偿,将正温度系数电流、负温度系数电流、负温度系数补偿电流融合后转换为基准电压输出,通过自适应补偿负温度系数电流有效应对温度以及工艺角变化导致的补偿电流波动,从而产生一个非常稳定的负温度系数补偿电流,以此减小输出基准电压的变化,提高输出基准电压的精度,与现有高阶温度补偿电路的应用所增加的静态功耗相比,本发明加入高阶补偿电路所增加的静态功耗甚微,满足带隙基准电源的低功耗要求。
(2)本发明的正温度电流产生模块利用三极管的基极和发射极的电流增益特性,调节输出正温度系数电流三极管的基极电阻的阻值,对正温度系数电流实现非常精细的调整,更好地应对温漂的微小变化,再结合高阶温度补偿模块对负温度系数电流的自适应调节,在稳定输出基准电压的同时降低输出基准电压的温漂。
(3)本发明的高阶温度补偿模块通过较少的晶体管补偿负温度系数电流,实现更低的温漂特性,有效减小芯片面积,利于版图。
附图说明
图1是本发明高精度曲率补偿带隙基准电路的主体框图。
图2是本发明高精度曲率补偿带隙基准电路的结构示意图。
图3是本发明所设计带自适应调节反馈环路的高阶温度补偿电路的结构示意图。
图4是实施例中高阶温度补偿前和高阶温度补偿后的带隙基准电路输出电压温漂对比的仿真图。
图中标号说明:MP1~MP16为第一至第十六单极型PMOS晶体管,MN1~MN6为第一至第六单极型NMOS晶体管,Q1~Q7为第一至第七双极型PNP型晶体管,R0为基极电阻,R1~R13为第一至第十三电阻,A1、A2为第一、第二放大器。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
如图1所示,本发明公开的一种高精度曲率补偿带隙基准电路,包括正温度电流产生模块、负温度电流产生模块、高阶温度补偿模块、电流电压转换模块。正温度电流产生模块用于产生与绝对温度正相关的正温度系数电流IPTAT;负温度电流产生模块用于产生与绝对温度负相关的负温度系数电流ICTAT;高阶温度补偿模块用于产生负温度系数补偿电流ΔICTAT,对整体电路进行电流补偿;电流电压转换模块用于将正温度系数电流IPTAT、负温度系数电流ICTAT以及负温度系数补偿电流ΔICTAT合并,然后转换成所需的基准电压VREF输出。
如图2所示,本发明所设计的一种高精度曲率补偿带隙基准电路在实际应用过程当中,对正温度电流产生模块进行了具体的设计,正温度电流产生模块包括:第一放大器A1、基极电阻R0、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一双极型PNP型晶体管Q1、第二双极型PNP型晶体管Q2、第三双极型PNP型晶体管Q3、第四双极型PNP型晶体管Q4、第一单极型PMOS晶体管MP1、第二单极型PMOS晶体管MP2、第三单极型PMOS晶体管MP3、第四单极型PMOS晶体管MP4;第一放大器A1的同相输入端与第三电阻R3的一端、第二电阻R2的一端相连接,第一放大器A1的反相输入端与第四电阻R4的一端、第二双极型PNP型晶体管Q2的发射极相连接,第一放大器的输出端OP_OUT与第一单极型PMOS晶体管MP1的栅极、第三单极型PMOS晶体管MP3的栅极相连接;第一双极型PNP型晶体管Q1的发射极连接第二电阻的另一端,第一双极型PNP型晶体管Q1的基极与第三双极型PNP型晶体管Q3的发射极相连接,第一双极型PNP型晶体管Q1的集电极连接地GND;第二双极型PNP型晶体管Q2的发射极连接第一放大器A1的反相输入端,第二双极型PNP型晶体管Q2的基极与第一电阻R1的一端相连接,第二双极型PNP型晶体管Q2的集电极与地GND相连;第三双极型PNP型晶体管Q3的基极与集电极均连接地GND;第四双极型PNP型晶体管Q4的发射极与第一电阻R1的另一端相连,第四双极型PNP型晶体管Q4的基极与基极电阻R0的一端相连,第四双极型PNP型晶体管Q4的集电极以及基极电阻R0的另一端均连接地GND;第一单极型PMOS晶体管MP1的源极连接电源VDD;第二单极型PMOS晶体管MP2的源极连接第一单极型PMOS晶体管MP1的漏极,第二单极型PMOS晶体管MP2的漏极与第三电阻R3的另一端相连,第二单极型PMOS晶体管MP2的栅极与第四单极型PMOS晶体管MP4的栅极相连;第三单极型PMOS晶体管MP3的源极连接电源VDD;第四单极型PMOS晶体管MP4的源极连接第三单极型PMOS晶体管MP3的漏极,第四单极型PMOS晶体管MP4的漏极与第四电阻R4的另一端相连,第四单极型PMOS晶体管MP4的栅极与第二单极型PMOS晶体管MP2的栅极相连后接入偏置电压Vb,第四单极型PMOS晶体管MP4的漏极与第四电阻R4的另一端连接,第四单极型PMOS晶体管MP4的漏极输出与绝对温度正相关的正温度系数电流IPTAT。利用三极管电流增益特性,依据第二双极型PNP型晶体管Q2电流增益与基极电阻R0和第一电阻R1阻值的数值关系,通过调节基极电阻R0和第一电阻R1阻值调节第二双极型PNP型晶体管Q2的基极电流,进而能够精细修调正温度系数电流IPTAT,达到更好得应对温漂微小变化的目的。
如图2所示,本发明所设计一种高精度曲率补偿带隙基准电路在实际的应用过程当中,对负温度电流产生模块进行了具体的设计,负温度电流产生模块包括:第二放大器A2、第十五单极型PMOS晶体管MP15、第十六单极型PMOS晶体管MP16、第五电阻R5;第二放大器A2的反相输入端连接第一放大器A1的反相输入端,第二放大器A2的同相输入端与第十六单极型PMOS晶体管MP16的漏极、第五电阻R5的一端相连接,第二放大器A2的输出端连接第十五单极型PMOS晶体管MP15的栅极;第十五单极型PMOS晶体管MP15的源极连接电源VDD,第十五单极型PMOS晶体管MP15的漏极连接第十六单极型PMOS晶体管MP16的源极;第十六单极型PMOS晶体管MP16的栅极连接第四单极型PMOS晶体管MP4的栅极;第五电阻R5的另一端作为与绝对温度负相关的负温度系数电流ICTAT的输出端。
如图2、图3所示,本发明不仅针对正温度电路产生模块提出了具体设计,而且针对温漂特性曲线引入高阶温度补偿模块,以降低温漂并提高带隙基准电路输出稳定性为目标对高阶温度补偿模块的具体电路结构进行了设计,高阶温度补偿模块包括负温度系数补偿电流产生单元和负反馈环路;负温度系数补偿电流产生模块的输入端接正温度系数电流IPTAT,输出负温度系数补偿电流ΔICTAT;负反馈环路的输入端接负温度系数补偿电流ΔICTAT,在检测到负温度系数补偿电流ΔICTAT变化时,输出调节负温度系数补偿电流的反馈控制信号至负温度系数补偿电流产生单元的控制端。
负温度系数补偿电流产生单元包括:第七单极型PMOS晶体管MP7、第八单极型PMOS晶体管MP8、第九单极型PMOS晶体管MP9、第十单极型PMOS晶体管MP10、第十一单极型PMOS晶体管MP11、第十二单极型PMOS晶体管MP12、第一单极型NMOS晶体管MN1、第五双极型PNP型晶体管Q5、第六双极型PNP型晶体管Q6、第八电阻R8、第九电阻R9、第十电阻R10;其中,第七单极型PMOS晶体管MP7的栅极连接第一放大器A1的输出端OP_OUT,第七单极型PMOS晶体管MP7的源极连接电源VDD;第八单极型PMOS晶体管MP8的源极连接第七单极型PMOS晶体管MP7的漏极,第八单极型PMOS晶体管MP8的栅极连接偏置电压Vb,第八单极型PMOS晶体管MP8的漏极输出正温度系数电流IPTAT;第五双极型PNP型晶体管Q5的集电极与第八单极型PMOS晶体管MP8的漏极连接,第五双极型PNP型晶体管Q5的发射极与第六双极型PNP型晶体管Q6的基极连接;第六双极型PNP型晶体管Q6的集电极与第五双极型PNP型晶体管Q5的集电极连接,第六双极型PNP型晶体管Q6的基极连接第五双极型PNP型晶体管Q5的发射极,第六双极型PNP型晶体管Q6的发射极接地GND;第九单极型PMOS晶体管MP9的源极连接电源VDD,第九单极型PMOS晶体管MP9的栅极与第十电阻R10的一端相连,第九单极型PMOS晶体管MP9的漏极与第五双极型PNP型晶体管Q5的基极、第九电阻R9的一端相连接;第九电阻R9的另一端与第八电阻R8的一端连接后形成负温度系数补偿电流产生单元的控制端,第八电阻R8的另一端接地GND;第十单极型PMOS晶体管MP10的源极连接电源VDD,第十单极型PMOS晶体管MP10的栅极与第十电阻R10的另一端相连接,第十单极型PMOS晶体管MP10的漏极连接第一单极型NMOS晶体管MN1的漏极,第一单极型NMOS晶体管MN1的栅极连接第六双极型PNP型晶体管Q6的集电极,第一单极型NMOS晶体管MN1的源极接地;第十一单极型PMOS晶体管MP11的源极连接电源VDD,第十一单极型PMOS晶体管MP11的栅极连接第十二单极型PMOS晶体管MP12的源极,第十一单极型PMOS晶体管MP11的漏极与第五电阻R5和第六电阻R6的连接点相连,第十一单极型PMOS晶体管MP11漏极的输出负温度系数补偿电流ΔICTAT;第十二单极型PMOS晶体管MP12的栅极与第一单极型NMOS晶体管MN1的漏极相连接,第十二单极型PMOS晶体管MP12的漏极连接地GND。
负反馈环路包括:第十三单极型PMOS晶体管MP13、第十四单极型PMOS晶体管MP14、第二单极型NMOS晶体管MN2、第三单极型NMOS晶体管MN3、第四单极型NMOS晶体管MN4、第五单极型NMOS晶体管MN5、第六单极型NMOS晶体管MN6、第十一电阻R11、第十二电阻R12、第十三电阻R13、第七双极型NPN型晶体管Q7;第十三单极型PMOS晶体管MP13的源极接电源VDD,第十三单极型PMOS晶体管MP13的栅极连接第十一单极型PMOS晶体管MP11的漏极,第十三单极型PMOS晶体管MP13的漏极接第二单极型NMOS晶体管MN2漏极;第二单极型NMOS晶体管MN2的栅极连接第十三电阻R13的一端;第四单极型NMOS晶体管MN4的栅极和漏极均与第二单极型NMOS晶体管MN2的源极连接,第四单极型NMOS晶体管MN4的源极接地GND;第六单极型NMOS晶体管MN6的漏极连接电源VDD,第六单极型NMOS晶体管MN6的栅极连接第二单极型NMOS晶体管MN2的漏极,第六单极型NMOS晶体管MN6的源极连接第十三电阻R13的另一端;第十四单极型PMOS晶体管MP14的源极接电源VDD,第十四单极型PMOS晶体管MP14的栅极与漏极相连接;第三单极型NMOS晶体管MN3的漏极连接第十四单极型PMOS晶体管MP14的栅极,第三单极型NMOS晶体管MN3的栅极与第六单极型NMOS晶体管MN6的源极以及第十三电阻R13的另一端相连;第五单极型NMOS晶体管MN5的漏极与第三单极型NMOS晶体管MN3的源极相连接,第五单极型NMOS晶体管MN5的栅极与第四单极型NMOS晶体管MN4的栅极相连接,第五单极型NMOS晶体管MN5的源极接地GND;第七双极型NPN型晶体管Q7的集电极接电源VDD,第七双极型NPN型晶体管Q7的基极连接第三单极型NMOS晶体管MN3的漏极,第七双极型NPN型晶体管Q7的发射极连接第十一电阻R11的一端,第十一电阻R11的另一端与第十二电阻R12的一端、第八电阻和第九电阻的连接点相连,第十二电阻R12的另一端接GND。
正温度系数电流IPTAT用于提供第五双极型PNP型晶体管Q5、第六双极型PNP型晶体管Q6的集电极电流,负反馈环路输出用于调节负温度系数补偿电流的反馈控制信号至第八电阻R8和第九电阻R9的连接点处,第五双极型PNP型晶体管Q5、第六双极型PNP型晶体管Q6、第八电阻R8、第九电阻R9决定负温度系数补偿电流的大小,实现自适应调节负温度系数补偿电流的目的。
如图2所示,本发明所设计一种高精度曲率补偿带隙基准电路在实际的应用过程当中,对电流电压转换模块进行了具体的设计,电流电压转换模块包括:第五单极型PMOS晶体管MP5、第六单极型PMOS晶体管MP6、第七电阻R7、第六电阻R6;第五单极型PMOS晶体管MP5的源极接电源VDD,第五单极型PMOS晶体管MP5的栅极连接第一放大器A1的输出端OP_OUT;第六单极型PMOS晶体管MP6的源极连接第五单极型PMOS晶体管MP5的漏极,第六单极型PMOS晶体管MP6的栅极连接偏置电压Vb,第六单极型PMOS晶体管MP6的漏极与第七电阻R7的一端连接作为基准电压输出端口VREF,第六单极型PMOS晶体管MP6的漏极输出与绝对温度正相关的正温度系数电流IPTAT,第五电阻R5的另一端、第六电阻R6的一端、第七电阻R7的另一端均与第十一单极型PMOS晶体管MP11的漏极相连接,第六电阻R6的另一端接地GND。
如图4所示是在温度-45℃~125℃范围内,输出电压为762mv,高阶温度补偿前和高阶温度补偿后的输出电压温漂对比仿真图;图4中的上半部分是高阶温度补偿前的仿真图,图中能够看到输出电压的最大值和最小值之间的差值为104.287mv,温漂系数为137PPM/℃;图4的下半部分是高阶温度补偿后的仿真图,图中能够看到输出电压的最大值和最小值之间的差值为1.283mv,温漂系数为9PPM/℃,降低了93%。
在电源电压VDD为1.2V,温度范围-45℃~125℃,输出电压VREF=762mv的情况下,未加入高阶温度补偿模块之前电路输出基准电压的温漂系数能够达到137PPM/℃,加入带自适应调节反馈环路的高阶温度补偿模块以及利用第一电阻R1和基极电阻R0对正温度系数电流进行修调之后,输出基准电压的温漂系数能够达到9PPM/℃,相比较原来降低128PPM/℃。可见,高阶温度补偿模块既使得带隙基准电路有更好的温度特性,也提高了整体电路的工作性能和可靠性。
在电源电压VDD为1.2V的情况下,加入高阶温度补偿模块前整个电路的静态功耗为24.477μW,加入高阶温度补偿模块后整体电路的静态功耗32.591μW,静态功耗仅增加八微瓦,相对于现有高阶温度补偿带隙基准电路而言,有效减小整体电路的静态功耗。
以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。
Claims (3)
1.一种高精度曲率补偿带隙基准电路,其特征在于,包括:
正温度电流产生模块,用于产生与绝对温度正相关的正温度系数电流,
负温度电流产生模块,用于产生与绝对温度负相关的负温度系数电流,
高阶温度补偿模块,用于产生负温度系数补偿电流,并自适应调节负温度系数补偿电流,及,
电流电压转换模块,用于融合所述正温度系数电流、负温度系数电流、负温度系数补偿电流,将融合后的电流转换为基准电压输出;
所述高阶温度补偿模块包括:
负温度系数补偿电流产生单元,其输入端接正温度系数电流,输出负温度系数补偿电流,
负反馈环路,其输入端接负温度系数补偿电流产生单元的输出端,在检测到负温度系数补偿电流变化时,输出用于调节负温度系数补偿电流的反馈控制信号至负温度系数补偿电流产生单元的控制端;
所述正温度电流产生模块包括:
第一放大器,其同相输入端与第三电阻的一端、第二电阻的一端相连接,其反相输入端连接第四电阻的一端,其输出端与第一单极型PMOS晶体管的栅极、第三单极型PMOS晶体管的栅极相连接,
第一双极型PNP型晶体管,其发射极接第二电阻的另一端,其集电极连接地,
第二双极型PNP型晶体管,其发射极连接第一放大器的反相输入端,其基极连接第一电阻的一端,其集电极接地,
第三双极型PNP型晶体管,其发射极连接第一双极型PNP型晶体管的基极,其基极与集电极均接地,
第四双极型PNP型晶体管,其发射极连接第一电阻的另一端,其基极连接基极电阻的一端,其集电极以及基极电阻的另一端均连接地,
第一单极型PMOS晶体管,其源极连接电源,
第二单极型PMOS晶体管,其源极连接第一单极型PMOS晶体管的漏极,其漏极连接第三电阻的另一端,其栅极接入偏置电压,
第三单极型PMOS晶体管,其源极连接电源,及,
第四单极型PMOS晶体管,其源极连接第三单极型PMOS晶体管的漏极,其漏极作为正温度系数电流输出端连接第四电阻的另一端,其栅极接入偏置电压;
所述负温度电流产生模块包括:
第二放大器,其反相输入端连接第一放大器的反相输入端,其同相输入端与第十六单极型PMOS晶体管的漏极、第五电阻的一端相连接,
第十五单极型PMOS晶体管,其源极连接电源,其漏极连接第十六单极型PMOS晶体管的源极,其栅极连接第二放大器输出端,
第十六单极型PMOS晶体管,其栅极接入偏置电压,及,
第五电阻,其另一端输出与绝对温度负相关的负温度系数电流;
所述负温度系数补偿电流产生单元包括:
第七单极型PMOS晶体管,其源极连接电源,其栅极连接第一放大器的输出端,
第八单极型PMOS晶体管,其源极连接第七单极型PMOS晶体管的漏极,其栅极接入偏置电压,其漏极输出正温度系数电流,
第五双极型PNP型晶体管,其集电极连接第八单极型PMOS晶体管的漏极,
第六双极型PNP型晶体管,其集电极连接第五双极型PNP型晶体管的集电极,其基极连接第五双极型PNP型晶体管的发射极,其发射极接地,
第九单极型PMOS晶体管,其源极连接电源,其栅极连接第十电阻的一端,其漏极连接第五双极型PNP型晶体管的基极,
第九电阻,其一端连接第九单极型PMOS晶体管的漏极,
第八电阻,其一端与第九电阻的另一端连接作为负温度系数补偿电流产生单元的控制端,其另一端接地,
第十单极型PMOS晶体管,其源极连接电源,其栅极连接第十电阻的另一端,
第一单极型NMOS晶体管,其漏极连接第十单极型PMOS晶体管的漏极,其栅极连接第六双极型PNP型晶体管的集电极,其源极接地,
第十一单极型PMOS晶体管,其源极连接电源,其栅极连接第十二单极型PMOS晶体管的源极,其漏极连接第五电阻的另一端,所述第十一单极型PMOS晶体管的漏极输出负温度系数补偿电流,及,
第十二单极型PMOS晶体管,其栅极连接第一单极型NMOS晶体管的漏极,其漏极接地;
所述负反馈环路包括:
第十三单极型PMOS晶体管,其源极连接电源,其栅极连接第十一单极型PMOS晶体管的漏极,
第二单极型NMOS晶体管,其漏极连接第十三单极型PMOS晶体管的漏极,其栅极连接第十三电阻的一端,
第四单极型NMOS晶体管,其栅极和漏极均与第二单极型NMOS晶体管的源极相连接,其源极接地,
第六单极型NMOS晶体管,其漏极连接电源,其栅极连接第二单极型NMOS晶体管的漏极,其源极连接第十三电阻的另一端,
第十四单极型PMOS晶体管,其源极接电源,其栅极与漏极相连接,
第三单极型NMOS晶体管,其漏极连接第十四单极型PMOS晶体管的栅极,其栅极连接第六单极型NMOS晶体管的源极,
第五单极型NMOS晶体管,其漏极连接第三单极型NMOS晶体管的源极,其栅极连接第四单极型NMOS晶体管的栅极,其源极接地,
第七双极型NPN型晶体管,其集电极连接电源,其基极连接第三单极型NMOS晶体管的漏极,
第十一电阻,其一端连接第七双极型NPN型晶体管的发射极,及,
第十二电阻,其一端与第十一电阻的另一端、第八电阻和第九电阻的连接点相连,其另一端接地。
2.根据权利要求1所述一种高精度曲率补偿带隙基准电路,其特征在于,所述电流电压转换模块包括:
第五单极型PMOS晶体管,其源极接电源,其栅极连接第一放大器的输出端;
第六单极型PMOS晶体管,其源极连接第五单极型PMOS晶体管的漏极,其栅极接入偏置电压,其漏极输出与绝对温度正相关的正温度系数电流;
第七电阻,其一端与第六单极型PMOS晶体管的漏极连接作为基准电压输出端口,其另一端、第五电阻的另一端均与第十一单极型PMOS晶体管的漏极连接;及,
第六电阻,其一端连接第七电阻的另一端,其另一端接地。
3.根据权利要求2所述一种高精度曲率补偿带隙基准电路,其特征在于,所述正温度系数电流通过调节所述基极电阻和第一电阻的阻值进行修调。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211183437.4A CN115437446B (zh) | 2022-09-27 | 2022-09-27 | 一种高精度曲率补偿带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211183437.4A CN115437446B (zh) | 2022-09-27 | 2022-09-27 | 一种高精度曲率补偿带隙基准电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115437446A CN115437446A (zh) | 2022-12-06 |
CN115437446B true CN115437446B (zh) | 2023-07-11 |
Family
ID=84249780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211183437.4A Active CN115437446B (zh) | 2022-09-27 | 2022-09-27 | 一种高精度曲率补偿带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115437446B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117519403B (zh) * | 2024-01-05 | 2024-04-09 | 深圳市山海半导体科技有限公司 | 一种带隙基准电路以及电子设备 |
CN118012210B (zh) * | 2024-04-08 | 2024-06-11 | 苏州领慧立芯科技有限公司 | 一种温漂曲率可调节的基准源 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI337694B (en) * | 2007-12-06 | 2011-02-21 | Ind Tech Res Inst | Bandgap reference circuit |
CN102541133A (zh) * | 2011-05-11 | 2012-07-04 | 电子科技大学 | 一种全温度范围补偿的电压基准源 |
CN103412605B (zh) * | 2013-07-17 | 2014-12-03 | 电子科技大学 | 高阶温度补偿无电阻带隙基准电压源 |
CN107045370B (zh) * | 2017-06-20 | 2018-12-14 | 上海灿瑞科技股份有限公司 | 一种具有高阶温度补偿的带隙基准电压源电路 |
CN114840049A (zh) * | 2022-05-17 | 2022-08-02 | 西安水木芯邦半导体设计有限公司 | 一种二阶曲率补偿的带隙基准电路 |
-
2022
- 2022-09-27 CN CN202211183437.4A patent/CN115437446B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115437446A (zh) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115437446B (zh) | 一种高精度曲率补偿带隙基准电路 | |
CN108803761B (zh) | 一种含有高阶温度补偿的ldo电路 | |
KR101939859B1 (ko) | 전압 발생 회로 | |
CN103309392B (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN103729010B (zh) | 高精度带隙基准源电路 | |
CN111781983A (zh) | 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路 | |
CN111190453A (zh) | 高电源抑制比基准电路 | |
CN108536210B (zh) | 一种平滑温度补偿带隙基准源电路 | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
WO2021248267A1 (zh) | 一种高电源纹波抑制的电压基准电路 | |
CN112564631A (zh) | 带预稳压及基极电流消除的带隙基准电路 | |
CN109491439A (zh) | 一种基准电压源及其工作方法 | |
CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
CN114740938B (zh) | 应用于Sigma-Delta ADC的基准电路及基准电压器 | |
CN104460805A (zh) | 低温度系数和低电源电压系数的基准电流源 | |
CN115826667A (zh) | 一种低压高阶补偿带隙基准电压源 | |
CN212484194U (zh) | 一种cmos电压基准源 | |
CN114637362B (zh) | 带隙基准模块、过温保护模块、ldo电路及超声波流量计 | |
CN112256078B (zh) | 一种正温系数电流源和一种零温度系数电流源 | |
TWI783563B (zh) | 參考電流/電壓產生器與電路系統 | |
CN212341758U (zh) | 一种ldo电路 | |
CN211207200U (zh) | 一种高电源抑制比基准电路 | |
CN114661086A (zh) | 一种带隙基准电压源电路 | |
Hu et al. | Design of a high-performance brokaw band-gap reference | |
Zhang et al. | High precision low power CMOS bandgap for RFID |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |