CN212341758U - 一种ldo电路 - Google Patents

Abstract

本实用新型公开了一种LDO电路，包括：误差放大器、基准电流源、频率补偿电路、主功率管和反馈电路，误差放大器的反向输入端与反馈电路的一端连接，误差放大器的正向输入端连接参考电压，误差放大器的负电源输入端连接基准电流源，误差放大器的输出端分别连接频率补偿电路和主功率管的一端；频率补偿电路的另一端接电源；主功率管的另一端和反馈电路的另一端相连，作为LDO电路的输出端，用于连接负载；误差放大器和基准电流源均工作在亚阈值区。本实用新型采用了亚阈值设计策略，利用亚阈值特性进行温度补偿以及电平变换，保证电源抑制不会降低的同时改善了LDO的频响特性。可显著降低LDO整体功耗并减小版图面积。

Description

一种LDO电路

技术领域

本实用新型属于稳压电路设计领域，特别涉及一种低压差线性稳压器 (LDO)电路。

背景技术

LDO(low dropout regulator)，是一种低压差线性稳压器。这是相对于传统的线性稳压器来说的。传统的线性稳压器，如78XX系列的芯片都要求输入电压要比输出电压至少高出2V-3V，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5V转3.3V，输入与输出之间的压差只有1.7V，显然这是不满足传统线性稳压器的工作条件的。针对这种情况，芯片制造商们才研发出了LDO类的电压转换芯片。

然而，在现有技术中，尽可能地降低LDO电路的功耗并提高频率响应特性，一直都是本领域永无止境的追求。

实用新型内容

本实用新型的目的在于提供一种LDO电路，以解决上述背景技术中提出的问题，降低LDO电路的功耗并改善频率响应特性。

为实现上述目的，本实用新型提供如下技术方案：一种LDO电路，包括：误差放大器、基准电流源、频率补偿电路、主功率管和反馈电路，其中：

所述误差放大器的反向输入端与所述反馈电路的一端连接，所述误差放大器的正向输入端连接参考电压，所述误差放大器的负电源输入端连接所述基准电流源，所述误差放大器的输出端分别连接所述频率补偿电路和所述主功率管的一端；所述频率补偿电路的另一端接电源；所述主功率管的另一端和所述反馈电路的另一端相连，作为所述LDO电路的输出端，用于连接负载；

所述误差放大器和所述基准电流源均工作在亚阈值区。

优选地，所述LDO电路还包括基准电压源，用于为所述误差放大器提供所述参考电压，所述基准电压源工作在亚阈值区。

优选地，所述LDO电路还包括启动电路，所述启动电路与所述基准电流源连接，用于启动所述基准电流源。

优选地，所述启动电路包括第一PMOS管、第二PMOS管和第一电容；所述第一PMOS管和所述第二PMOS管的漏极接所述电源，所述第一PMOS管的源极分别连接所述第二PMOS管的栅极以及所述第一电容的一端，所述第一PMOS 管的栅极作为所述启动电路的第一输出端；所述第二PMOS管的源极作为所述启动电路的第二输出端；所述第一电容的另一端接地；所述启动电路的第一输出端和第二输出端连接所述基准电流源。

优选地，所述基准电流源包括第三PMOS管、第四PMOS管、第五PMOS管、第一放大器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第一电阻；

所述第三PMOS管、第四PMOS管、第五PMOS管的漏极分别接所述电源，所述第三PMOS管的栅极、所述第四PMOS管的栅极和所述第一放大器的输出端连接，并作为所述基准电流源的第一输入端，与所述启动电路的第一输出端连接；所述第三PMOS管的源极分别连接所述第一放大器的反向输入端、所述第一NMOS管的漏极和栅极、所述第二NMOS管的栅极，并作为所述基准电流源的第二输入端，与所述启动电路的第二输出端连接；所述第一NMOS管、第三NMOS管和第四NMOS管的源极接地；所述第四PMOS管的源极分别与所述第一放大器的正向输入端、所述第二NMOS管的漏极连接；所述第二NMOS管的源极与所述第一电阻的一端连接，所述第一电阻的另一端连接所述第四 NMOS管的漏极；所述第五PMOS管的栅极连接所述第四PMOS管的栅极，并作为所述基准电流源的第一输出端；所述第五PMOS管的漏极分别连接所述第三 NMOS管的栅极和所述第四NMOS管的栅极，并作为所述基准电流源的第二输出端。

优选地，所述基准电压源包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第五NMOS管、第六NMOS管和温度补偿电路；

所述第六PMOS管的栅极和所述第七PMOS管的栅极分别作为所述基准电压源的输入端；

所述第六PMOS管的漏极和所述第七PMOS管的漏极连接所述电源；所述温度补偿电路连接在所述第六PMOS管的源极和所述第八PMOS管的栅极之间；所述第七PMOS管的源极分别连接所述第八PMOS管、第九PMOS管的漏极；所述第八PMOS管的源极分别连接所述第五NMOS管的漏极、栅极和所述第六NMOS 管的栅极；所述第五NMOS管、第六NMOS管的源极接地；

所述第九PMOS管的栅极、源极和所述第六NMOS管的漏极连接，并作为所述基准电压源的输出端，输出所述参考电压。

优选地，所述误差放大器包括:第十PMOS管、第十一PMOS管、第七NMOS 管、第八NMOS管、第九NMOS管；

第十PMOS管、第十一PMOS管的漏极连接所述电源；所述第十PMOS管的栅极、源极，所述第十一PMOS管的栅极以及所述第八NMOS管的漏极连接；所述第八NMOS管的栅极作为所述误差放大器的反向输入端；所述第九NMOS 管的栅极作为所述误差放大器的正向输入端；所述第八NMOS管、第九NMOS 管的源极和所述第七NMOS管的漏极连接；所述第七NMOS管的栅极作为所述误差放大器的负电源输入端；所述第七NMOS管的源极接地；所述第十一PMOS 管的源极与所述第九NMOS管的漏极连接，并作为所述误差放大器的输出端。

优选地，所述反馈电路包括第十三PMOS管和第十四PMOS管；

所述第十三PMOS管的漏极作为所述反馈电路的输入端，与所述LDO电路的输出端连接；所述第十三PMOS管的栅极、源极与所述第十四PMOS管的漏极连接，并作为所述反馈电路的输出端，连接至所述误差放大器的反向输入端；所述第十四PMOS管的栅极与源极接地。

优选地，所述温度补偿电路包括第十五PMOS管、第十六PMOS管、第十七PMOS管、第一PNP型三级管；所述第十五PMOS管的漏极与所述第一PNP 型三级管的发射极连接，与所述第六PMOS管的源极连接；所述第一PNP型三级管的基极和集电极接地；所述第十五PMOS管的栅极、源极与所述第十六PMOS 管的漏极连接，所述第十六PMOS管的栅极、源极与所述第十七PMOS管的漏极连接，并与所述第八PMOS管的栅极连接；所述第十七PMOS管的栅极、源极接地。

优选地，所述频率补偿电路包括第十八PMOS管和第二电容；所述第十八 PMOS管的漏极连接所述电源，所述第十八PMOS管的源极连接所述第二电容的一端；所述第二电容的另一端连接所述第十八PMOS管的栅极，并分别连接所述误差放大器的输出端和所述主功率管的栅极；所述主功率管(M12)的漏极连接所述电源，所述主功率管的源极作为所述LDO电路的输出端。

本实用新型的有益效果是：

本实用新型采用了亚阈值设计策略，所有MOSFET均工作在亚阈值区。同时利用亚阈值特性，进行温度补偿以及电平变换。由于LDO所带负载变化速率慢，而对电源上噪声较为敏感，因此在LDO核心中采用了密勒补偿，以及对地去零电阻，保证电源抑制不会降低的同时改善了LDO的频响特性。

另外，本实用新型采用工作在线性区的MOSFET电阻作为反馈电路，仅使用小版图面积就能实现所需反馈大电阻。采用以上设计策略可显著降低LDO 整体功耗并减小版图面积。LDO电路整体静态电流小于2μA。

附图说明

图1为本实用新型LDO电路结构框图；

图2为本实用新型LDO电路结构示意图；

图3为本实用新型基准电流源和启动电路结构示意图；

图4为本实用新型基准电压源结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围；

图1为本实用新型LDO电路结构框图。如图1所示，本实用新型实施例提供的一种LDO电路，包括：误差放大器100、基准电流源200、频率补偿电路300、主功率管MP12和反馈电路400。

其中，所述误差放大器100的反向输入端与所述反馈电路400的一端连接，所述误差放大器100的正向输入端连接参考电压Vref，所述误差放大器 100的负电源输入端连接所述基准电流源200，所述误差放大器100的输出端分别连接所述频率补偿电路300和所述主功率管M12的一端。所述频率补偿电路300的另一端接电源VCC；所述主功率管M12的另一端和所述反馈电路 400的另一端相连，作为所述LDO电路的输出端VDD，用于连接负载700。在负载700中，包括负载电阻RL和负载电容CL。

所述误差放大器100和所述基准电流源200均工作在亚阈值区。

本实用新型的LDO电路工作原理如下：本实用新型采用了亚阈值设计策略，所有MOSFET均工作在亚阈值区。同时利用亚阈值特性，进行温度补偿以及电平变换。由于LDO所带负载变化速率慢，而对电源上噪声较为敏感，因此在LDO核心中采用了密勒补偿，以及对地去零电阻，保证电源抑制不会降低的同时改善了LDO的频响特性。另外，本实用新型采用工作在线性区的 MOSFET电阻作为反馈电路，仅使用小版图面积就能实现所需反馈大电阻。采用以上设计策略可显著降低LDO整体功耗并减小版图面积。LDO电路整体静态电流小于2μA。

进一步地，在本实用新型提供的实施例中，如图1所示，所述LDO电路还包括基准电压源500，用于为所述误差放大器100提供所述参考电压Vref，所述基准电压源500工作在亚阈值区。

进一步地，在本实用新型提供的实施例中，如图1所示，所述LDO电路还包括启动电路600，所述启动电路600与所述基准电流源200连接，用于启动所述基准电流源200。

具体地，如图3所示，所述启动电路600包括第一PMOS管MP1、第二PMOS 管MP2和第一电容C1。所述第一PMOS管MP1和所述第二PMOS管MP2的漏极接所述电源VCC，所述第一PMOS管MP1的源极分别连接所述第二PMOS管MP2 的栅极以及所述第一电容C1的一端，所述第一PMOS管MP1的栅极作为所述启动电路600的第一输出端。所述第二PMOS管MP2的源极作为所述启动电路 600的第二输出端。所述第一电容C1的另一端接地。所述启动电路600的第一输出端和第二输出端连接所述基准电流源200。

如图1-4所示，整个LDO电路有两种工作状态：一种是所有管子都处于关断的状态；另外一种是所有管子都处于正常的工作状态。本专利中，为了排除关断状态，采用按需导通的启动电路。作为初级电源的电荷泵的输出电压VCC从0开始上升至充电完成，初始状态时，所有管子均处于关断状态，随着VCC的提高到大于第二PMOS管MP2的过驱动电压和第一NMOS管MN1栅源电压之和时，第二PMOS管MP2和第一NMOS管MN1同时导通。VCC通过第一 PMOS管MP1向第一电容C1充电，第一电容C1的电压上升，当VCC与第一电容C1电压之差小于第二PMOS管MP2的阈值电压时，第二PMOS管MP2关闭。整个电路进入正常工作状态。

具体地，如图3所示，所述基准电流源20包括第三PMOS管MP3、第四 PMOS管MP4、第五PMOS管MP5、第一放大器A1、第一NMOS管MN1、第二NMOS 管MN2、第三NMOS管MN3、第四NMOS管MN4和第一电阻R1。

所述第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5的漏极分别接所述电源VCC，所述第三PMOS管MP3的栅极、所述第四PMOS管MP4的栅极和所述第一放大器A1的输出端连接，并作为所述基准电流源200的第一输入端，与所述启动电路600的第一输出端连接。所述第三PMOS管MP3的源极分别连接所述第一放大器A1的反向输入端、所述第一NMOS管MN1的漏极和栅极、所述第二NMOS管MN2的栅极，并作为所述基准电流源200的第二输入端，与所述启动电路(600)的第二输出端连接。所述第一NMOS管MN1、第三NMOS 管MN3和第四NMOS管MN4的源极接地。所述第四PMOS管MP4的源极分别与所述第一放大器A1的正向输入端、所述第二NMOS管MN2的漏极连接。所述第二NMOS管MN2的源极与所述第一电阻R1的一端连接，所述第一电阻R1的另一端连接所述第四NMOS管MN4的漏极。所述第五PMOS管MP5的栅极连接所述第四PMOS管MP4的栅极，并作为所述基准电流源200的第一输出端。所述第五PMOS管MP5的漏极分别连接所述第三NMOS管MN3的栅极和所述第四 NMOS管MN4的栅极，并作为所述基准电流源200的第二输出端。

第三NMOS管MP3和第四NMOS管MP4为有源电流镜偏置，确保它们所在的支路电流相等。为了降低电路的功耗，第一NMOS管MN1和第二NMOS管MN2 工作在亚阈值区，第一放大器A1确保第一NMOS管MN1和第二NMOS管MN2的漏极电压相等。第一电阻R1和工作在深线性区的有源电阻，即第四NMOS管 MN4(可以避免使用大电阻，减小芯片所占面积)减小了第二NMOS管MN2的电流，为了满足两支路电流相等的要求，第二NMOS管MN2的宽长比是第一NMOS 管MN1的M倍，因此我们可以得出：

V_GS3＝V_GS4+I_REF·(R₁+R_MN4) (2-1)

其中R_MN4为：

工作在亚阈值区的MOS管的V_GS可以表示为：

将式(2-2)和式(2-3)代入式(2-1)，可得：

其中nV_TlnM与绝对温度成正比，μ_n与温度成反比，R1选取正温度系数的电阻，则

也与温度成正比关系，分子分母的温度系数可以抵消，得到与零温度系数的基准电流I_REF。

具体地，如图4所示，所述基准电压源500包括第六PMOS管MP6、第七 PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五NMOS管MN5、第六 NMOS管MN6和温度补偿电路501。

所述第六PMOS管MP6的栅极和所述第七PMOS管MP7的栅极分别作为所述基准电压源500的输入端。

所述第六PMOS管MP6的漏极和所述第七PMOS管MP7的漏极连接所述电源VCC。所述温度补偿电路501连接在所述第六PMOS管MP6的源极和所述第八PMOS管MP8的栅极之间。所述第七PMOS管MP7的源极分别连接所述第八 PMOS管MP8、第九PMOS管MP9的漏极。所述第八PMOS管MP8的源极分别连接所述第五NMOS管MN5的漏极、栅极和所述第六NMOS管MN6的栅极。所述第五NMOS管MN5、第六NMOS管MN6的源极接地。

所述第九PMOS管MP9的栅极、源极和所述第六NMOS管MN6的漏极连接，并作为所述基准电压源500的输出端，输出所述参考电压Vref。

具体地，如图4所示，所述温度补偿电路501包括第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第一PNP型三级管PNP1。所述第十五PMOS管MP15的漏极与所述第一PNP型三级管PNP1的发射极连接，并与所述第六PMOS管MP6的源极连接。所述第一PNP型三级管PNP1的基极和集电极接地。所述第十五PMOS管MP15的栅极、源极与所述第十六PMOS管MP16 的漏极连接，所述第十六PMOS管MP16的栅极、源极与所述第十七PMOS管MP17 的漏极连接，并与所述第八PMOS管MP8的栅极连接；所述第十七PMOS管MP17 的栅极、源极接地。

与电源电压和温度无关的基准电流I_B流过第一PNP型三极管PNP1，第一 PNP型三极管PNP1的基极-射极电压V_BE经过第十五、第十六、第十七PMOS管 MP15、MP16、MP17的分压后叠加第九和第八PMOS管MP9和MP8的栅源电压之差得到基准电压V_REF。即：

第八和第九PMOS管MP8和MP9工作在亚阈值区，将式(2-2)代入式(2-4)，可得

其中第九PMOS管MP9的宽长比是第八PMOS管MP8的N倍，第五NMOS管 MN5的宽长比是第六NMOS管MN6的K倍。对式(2-6)的两边求偏导，并令左边等于0，可得

具有负温度系数，

与温度成正比，选取合适的N和K 值，即可得到与温度无关的基准电压。

注：

具体地，如图2所示，所述误差放大器100包括:第十PMOS管MP10、第十一PMOS管MP11、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9。

第十PMOS管MP10、第十一PMOS管MP11的漏极连接所述电源VCC。所述第十PMOS管MP10的栅极、源极，所述第十一PMOS管MP11的栅极以及所述第八NMOS管MN8的漏极连接。所述第八NMOS管MN8的栅极作为所述误差放大器100的反向输入端。所述第九NMOS管MN9的栅极作为所述误差放大器100 的正向输入端。所述第八NMOS管MN8、第九NMOS管MN9的源极和所述第七 NMOS管MN7的漏极连接。所述第七NMOS管MN7的栅极作为所述误差放大器 100的负电源输入端。所述第七NMOS管MN7的源极接地。所述第十一PMOS管 MP11的源极与所述第九NMOS管MN9的漏极连接，并作为所述误差放大器100 的输出端。

具体地，如图2所示，所述反馈电路400包括第十三PMOS管MP13和第十四PMOS管MP14。

所述第十三PMOS管MP13的漏极作为所述反馈电路400的输入端，与所述LDO电路的输出端VDD连接。所述第十三PMOS管MP13的栅极、源极与所述第十四PMOS管MP14的漏极连接，并作为所述反馈电路400的输出端，连接至所述误差放大器100的反向输入端。所述第十四PMOS管MP14的栅极与源极接地。

具体地，如图2所示，所述频率补偿电路300包括第十八PMOS管Mz 和第二电容Cz。所述第十八PMOS管Mz的漏极连接所述电源VCC，所述第十八PMOS管Mz的源极连接所述第二电容Cz的一端。所述第二电容Cz的另一端连接所述第十八PMOS管Mz的栅极，并分别连接所述误差放大器100的输出端和所述主功率管MP12的栅极。所述主功率管M12的漏极连接所述电源VCC，所述主功率管M12的源极作为所述LDO电路的输出端VDD。

误差放大器100同样工作在亚阈值区，其增益大小为

为了避免使用大电阻而占据大的芯片面积，反馈电路采用二极管连接的第十三和第十四PMOS管MP13和MP14代替电阻产生负反馈信号，保证输出电压稳定。

补偿采用零极点跟随技术，第十八PMOS管M_Z没有到地的直流通路，因此工作于深线性区，它的源端和漏端的等效电阻受到栅源电压的控制，可以表示为：

假设主功率管MP12工作在饱和区，可以推导出负载电阻RL与主功率管 MP12的栅源电压之间的关系,即：

加入补偿后，误差放大器100的增益表示为：

其中R_OA为误差放大器100的输出电阻，C_MP12为主功率管MP12的栅极寄生电容。可以看到所采用的补偿方案在误差放大器100的输出端引入了一个左半平面的零点，可以用来抵消输出极点(第二极点)。即：

由于RZ和RL均与主功率管MP12的栅源电压有关,该零点可以跟随负载电阻的变化导致的输出极点变化，因此保证了系统在负载变化时仍能保持稳定。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种LDO电路，其特征在于，包括：误差放大器(100)、基准电流源(200)、频率补偿电路(300)、主功率管(MP12)和反馈电路(400)，其中：

所述误差放大器(100)的反向输入端与所述反馈电路(400)的一端连接，所述误差放大器(100)的正向输入端连接参考电压(Vref)，所述误差放大器(100)的负电源输入端连接所述基准电流源(200)，所述误差放大器(100)的输出端分别连接所述频率补偿电路(300)和所述主功率管(M12)的一端；所述频率补偿电路(300)的另一端接电源(VCC)；所述主功率管(M12)的另一端和所述反馈电路(400)的另一端相连，作为所述LDO电路的输出端(VDD)，用于连接负载；

所述误差放大器(100)和所述基准电流源(200)均工作在亚阈值区。

2.根据权利要求1所述的LDO电路，其特征在于，所述LDO电路还包括基准电压源(500)，用于为所述误差放大器(100)提供所述参考电压(Vref)，所述基准电压源(500)工作在亚阈值区。

3.根据权利要求1所述的LDO电路，其特征在于，所述LDO电路还包括启动电路(600)，所述启动电路(600)与所述基准电流源(200)连接，用于启动所述基准电流源(200)。

4.根据权利要求3所述的LDO电路，其特征在于，所述启动电路(600)包括第一PMOS管(MP1)、第二PMOS管(MP2)和第一电容(C1)；所述第一PMOS管(MP1)和所述第二PMOS管(MP2)的漏极接所述电源(VCC)，所述第一PMOS管(MP1)的源极分别连接所述第二PMOS管(MP2)的栅极以及所述第一电容(C1)的一端，所述第一PMOS管(MP1)的栅极作为所述启动电路(600)的第一输出端；所述第二PMOS管(MP2)的源极作为所述启动电路(600)的第二输出端；所述第一电容(C1)的另一端接地；所述启动电路(600)的第一输出端和第二输出端连接所述基准电流源(200)。

5.根据权利要求4所述的LDO电路，其特征在于，所述基准电流源(200)包括第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第一放大器(A1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)和第一电阻(R1)；

所述第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)的漏极分别接所述电源(VCC)，所述第三PMOS管(MP3)的栅极、所述第四PMOS管(MP4)的栅极和所述第一放大器(A1)的输出端连接，并作为所述基准电流源(200)的第一输入端，与所述启动电路(600)的第一输出端连接；所述第三PMOS管(MP3)的源极分别连接所述第一放大器(A1)的反向输入端、所述第一NMOS管(MN1)的漏极和栅极、所述第二NMOS管(MN2)的栅极，并作为所述基准电流源(200)的第二输入端，与所述启动电路(600)的第二输出端连接；所述第一NMOS管(MN1)、第三NMOS管(MN3)和第四NMOS管(MN4)的源极接地；所述第四PMOS管(MP4)的源极分别与所述第一放大器(A1)的正向输入端、所述第二NMOS管(MN2)的漏极连接；所述第二NMOS管(MN2)的源极与所述第一电阻(R1)的一端连接，所述第一电阻(R1)的另一端连接所述第四NMOS管(MN4)的漏极；所述第五PMOS管(MP5)的栅极连接所述第四PMOS管(MP4)的栅极，并作为所述基准电流源(200)的第一输出端；所述第五PMOS管(MP5)的漏极分别连接所述第三NMOS管(MN3)的栅极和所述第四NMOS管(MN4)的栅极，并作为所述基准电流源(200)的第二输出端。

6.根据权利要求2所述的LDO电路，其特征在于，所述基准电压源(500)包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第五NMOS管(MN5)、第六NMOS管(MN6)和温度补偿电路(501)；

所述第六PMOS管(MP6)的栅极和所述第七PMOS管(MP7)的栅极分别作为所述基准电压源(500)的输入端；

所述第六PMOS管(MP6)的漏极和所述第七PMOS管(MP7)的漏极连接所述电源(VCC)；所述温度补偿电路(501)连接在所述第六PMOS管(MP6)的源极和所述第八PMOS管(MP8)的栅极之间；所述第七PMOS管(MP7)的源极分别连接所述第八PMOS管(MP8)、第九PMOS管(MP9)的漏极；所述第八PMOS管(MP8)的源极分别连接所述第五NMOS管(MN5)的漏极、栅极和所述第六NMOS管(MN6)的栅极；所述第五NMOS管(MN5)、第六NMOS管(MN6)的源极接地；

所述第九PMOS管(MP9)的栅极、源极和所述第六NMOS管(MN6)的漏极连接，并作为所述基准电压源(500)的输出端，输出所述参考电压(Vref)。

7.根据权利要求1所述的LDO电路，其特征在于，所述误差放大器(100)包括:第十PMOS管(MP10)、第十一PMOS管(MP11)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)；

第十PMOS管(MP10)、第十一PMOS管(MP11)的漏极连接所述电源(VCC)；所述第十PMOS管(MP10)的栅极、源极，所述第十一PMOS管(MP11)的栅极以及所述第八NMOS管(MN8)的漏极连接；所述第八NMOS管(MN8)的栅极作为所述误差放大器(100)的反向输入端；所述第九NMOS管(MN9)的栅极作为所述误差放大器(100)的正向输入端；所述第八NMOS管(MN8)、第九NMOS管(MN9)的源极和所述第七NMOS管(MN7)的漏极连接；所述第七NMOS管(MN7)的栅极作为所述误差放大器(100)的负电源输入端；所述第七NMOS管(MN7)的源极接地；所述第十一PMOS管(MP11)的源极与所述第九NMOS管(MN9)的漏极连接，并作为所述误差放大器(100)的输出端。

8.根据权利要求1所述的LDO电路，其特征在于，所述反馈电路(400)包括第十三PMOS管(MP13)和第十四PMOS管(MP14)；

所述第十三PMOS管(MP13)的漏极作为所述反馈电路(400)的输入端，与所述LDO电路的输出端(VDD)连接；所述第十三PMOS管(MP13)的栅极、源极与所述第十四PMOS管(MP14)的漏极连接，并作为所述反馈电路(400)的输出端，连接至所述误差放大器(100)的反向输入端；所述第十四PMOS管(MP14)的栅极与源极接地。

9.根据权利要求6所述的LDO电路，其特征在于，所述温度补偿电路(501)包括第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第一PNP型三级管(PNP1)；所述第十五PMOS管(MP15)的漏极与所述第一PNP型三级管(PNP1)的发射极连接，与所述第六PMOS管(MP6)的源极连接；所述第一PNP型三级管(PNP1)的基极和集电极接地；所述第十五PMOS管(MP15)的栅极、源极与所述第十六PMOS管(MP16)的漏极连接，所述第十六PMOS管(MP16)的栅极、源极与所述第十七PMOS管(MP17)的漏极连接，并与所述第八PMOS管(MP8)的栅极连接；所述第十七PMOS管(MP17)的栅极、源极接地。

10.根据权利要求1所述的LDO电路，其特征在于，所述频率补偿电路(300)包括第十八PMOS管(Mz)和第二电容(Cz)；所述第十八PMOS管(Mz)的漏极连接所述电源(VCC)，所述第十八PMOS管(Mz)的源极连接所述第二电容(Cz)的一端；所述第二电容(Cz)的另一端连接所述第十八PMOS管(Mz)的栅极，并分别连接所述误差放大器(100)的输出端和所述主功率管(MP12)的栅极；所述主功率管(M12)的漏极连接所述电源(VCC)，所述主功率管(M12)的源极作为所述LDO电路的输出端(VDD)。

Images