CN215599582U

CN215599582U - 一种提高ldo瞬态响应能力的缓冲电路

Info

Publication number: CN215599582U
Application number: CN202122173911.2U
Authority: CN
Inventors: 李世彬; 潘磊; 牛成钰; 苟胤宝; 郝运晗
Original assignee: Chengdu Xingang Microelectronics Co ltd
Current assignee: Chengdu Xingang Microelectronics Co ltd
Priority date: 2021-09-09
Filing date: 2021-09-09
Publication date: 2022-01-21
Anticipated expiration: 2031-09-09

Abstract

本实用新型公开了一种提高LDO瞬态响应能力的缓冲电路，解决传统的LDO缓冲电路的静态电流大，且负载瞬态响应性能差，而加入瞬态增强电路又会消耗额外功耗，使电路复杂的问题，实为一种静态电流小，可以提高瞬态响应能力的LDO缓冲电路，连接在误差放大器和调整管之间，包括相互连接的源极跟随器单元和瞬态响应单元；所述源极跟随器单元包括NMOS管MN1、NMOS管MN2，所述NMOS管MN1的漏极连接LDO的输入电压Vin、栅极连接误差放大器的输出、源极连接NMOS管MN2的漏极和调整管的栅极；所述NMOS管MN2的栅极连接瞬态响应单元、源极连接电源电压VSS。

Description

一种提高LDO瞬态响应能力的缓冲电路

技术领域

本实用新型涉及模拟集成电路技术领域，具体的说，是一种提高LDO瞬态响应能力的缓冲电路。

背景技术

低压差线性稳压器(LDO)是一种集成于芯片内部提供稳定电压的电路，它的主要功能是在一定的输入电压变化范围和负载变化范围内提供稳定的输出电压。它具有输出电压纹波小，电路结构简单，成本低等优点，因此被广泛应用于各种片上系统(SOC)、数字芯片，模拟芯片中。

LDO的负载瞬态响应性能指的是负载电流阶跃跳变时，输出电压的响应情况，输出电压的响应情况主要是指它的过冲电压和恢复时间，过冲电压反应了LDO输出电压在负载或供电电压发生跳变时的变化量，恢复时间反应了LDO输出电压从变化后的最大或最小电压返回到既定的稳定电压所用的时间；二者与环路带宽和调整管的压摆率有关。

当LDO后面接其他电路，如数字电路时，数字电路中逻辑状态的转换会会引起负载电流的跳变，如果LDO不能快速建立起反馈环路以调节调整管的栅极电压，则输出电压会产生很大的尖峰，影响后续电路的正常工作。由于LDO需要提供大的负载电流，调整管的尺寸一般也被设计的很大，从而造成调整管具有较大的栅极输入电容，如果误差放大器直接级联功率管，由于误差放大器较大的输出阻抗以及功耗的限制，其为调整管栅极提供的充放电速率很低，这势必会降低LDO的瞬态响应性能。

为改善LDO的瞬态响应性能，通常采用两种方法，一是在LDO的误差放大器和调整管之间会加入缓冲电路，缓冲电路的输出电阻小，能为调整管提供更大的充放电电流，并将调整管栅极的极点推向更高的频率，使系统更加稳定，但是这种缓冲电路的静态电流一般很大；二是为LDO加入瞬态增强电路，同样引入了额外的功耗，降低LDO使用效率，并使电路变得复杂。

实用新型内容

本实用新型的目的在于提供一种提高LDO瞬态响应能力的缓冲电路，解决传统的LDO缓冲电路的静态电流大，且负载瞬态响应性能差，而加入瞬态增强电路又会消耗额外功耗，使电路复杂的问题，实为一种静态电流小，可以提高瞬态响应能力的LDO缓冲电路。

本实用新型通过下述技术方案实现：一种提高LDO瞬态响应能力的缓冲电路，连接在误差放大器和调整管之间，包括相互连接的源极跟随器单元和瞬态响应单元；所述源极跟随器单元包括NMOS管MN1、NMOS管MN2，所述NMOS管MN1的漏极连接LDO的输入电压Vin、栅极连接误差放大器的输出、源极连接NMOS管MN2的漏极和调整管的栅极；所述NMOS管MN2的栅极连接瞬态响应单元、源极连接电源电压VSS。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述瞬态响应单元包括NMOS管MN3、NMOS管MN4、NMOS管MN5、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、电容C1、电容C2，所述PMOS管MP1的源极接输入电压Vin、栅极接固定的偏置电压Va、漏极连接PMOS管MP2的源极和电容C1的第一端，电容C1的第二端连接电源电压VSS；所述PMOS管MP2的栅极连接输出电压Vout、漏极连接NMOS管MN3的漏极，所述NMOS管MN3的栅极和漏极短接并与NMOS管MN2的栅极相连接、源极连接电源电压VSS；所述PMOS管MP3的源极接输入电压Vin、漏极接NMOS管MN1的源级、栅极接PMOS管MP4的栅极；所述PMOS管MP4的源极接输入电压Vin、栅极和漏极短接并连接NMOS管MN4的漏极；所述NMOS管MN4的源极和NMOS管MN5的源极共同接电源电压VSS；所述NMOS管MN5的栅极和漏极短接并连接NMOS管MN4的栅极和PMOS管MP5的漏极；所述PMOS管MP5的源极连接调整管的输出端、栅极连接偏置电压Vb和电容C2的第一端；所述电容C2的第二端连接电源电压VSS。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述NMOS管MN3和NMOS管MN2构成的电流镜结构，其宽长比为比例系数K1，所述PMOS管MP4和PMOS管MP3构成的电流镜结构，其宽长比为比例系数K2，所述NMOS管MN4和NMOS管MN5构成的电流镜结构，其宽长比为比例系数K3；K1、K2、K3是可调的常数。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述NMOS管MN1为阈值电压为0V的耗尽型MOS管(nativemos)。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述调整管为PMOS管。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型将传统的缓冲电路与瞬态增强电路相结合，缓冲电路中的电流由NMOS管MN3、NMOS管MN4、NMOS管MN5、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、电容C1、电容C2构成的瞬态响应单元提供，可以在负载电流跳变的瞬间，快速改变由NMOS管MN1和NMOS管MN2构成的源极跟随器单元中的下拉或上拉电流，因此，正常状态下缓冲电路只需要很小的静态电流。同时，瞬态响应单元中一部分电路工作在亚阈值区，静态电流极小。

本实用新型缓冲电路既显著降低了LDO的静态功耗，提高LDO使用效率，又降低了LDO在负载电流跳变时输出电压的上冲和下冲尖峰。

附图说明

图1为带有缓冲电路的LDO整体电路框图。

图2为带有缓冲电路的LDO电路原理图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

为使本实用新型实施方式的目的、技术方案和优点更加清楚，下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。因此，以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

值得注意的是：在本申请中，某些需要应用到本领域的公知技术或常规技术手段时，申请人可能存在没有在文中具体的阐述该公知技术或/和常规技术手段是一种什么样的技术手段，但不能以文中没有具体公布该技术手段，而认为本申请不符合专利法第二十六条第三款的情况。

实施例1：

本实用新型设计出一种提高LDO瞬态响应能力的缓冲电路，解决传统的LDO缓冲电路的静态电流大，且负载瞬态响应性能差，而加入瞬态增强电路又会消耗额外功耗，使电路复杂的问题，实为一种静态电流小，可以提高瞬态响应能力的LDO缓冲电路，如图1、图2所示，特别采用下述设置结构：连接在误差放大器(EA)和调整管之间，包括相互连接的源极跟随器单元和瞬态响应单元；源极跟随器单元包括NMOS管MN1、NMOS管MN2，NMOS管MN1的漏极连接LDO的输入电压Vin，NMOS管MN1的栅极连接误差放大器(EA)的输出，NMOS管MN1的源极连接NMOS管MN2的漏极和调整管MP的栅极；NMOS管MN2的栅极连接瞬态响应单元(NMOS管MN3的栅极)，NMOS管MN2的源极连接电源电压VSS。

实施例2：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1～图2所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：瞬态响应单元包括NMOS管MN3、NMOS管MN4、NMOS管MN5、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、电容C1、电容C2，PMOS管MP1的源极接输入电压Vin，PMOS管MP1的栅极接固定的偏置电压Va，PMOS管MP1的漏极连接PMOS管MP2的源极和电容C1的第一端，电容C1的第二端连接电源电压VSS；PMOS管MP2的栅极连接输出电压Vout，PMOS管MP2的漏极连接NMOS管MN3的漏极，NMOS管MN3的栅极和漏极短接并与NMOS管MN2的栅极相连接、NMOS管MN3的源极连接电源电压VSS；PMOS管MP3的源极接输入电压Vin，PMOS管MP3的漏极接NMOS管MN1的源级，PMOS管MP3的栅极接PMOS管MP4的栅极；PMOS管MP4的源极接输入电压Vin，PMOS管MP4的栅极和漏极短接并连接NMOS管MN4的漏极；NMOS管MN4的源极和NMOS管MN5的源极共同接电源电压VSS；NMOS管MN5的栅极和漏极短接并连接NMOS管MN4的栅极和PMOS管MP5的漏极；PMOS管MP5的源极连接调整管MP的输出端(漏极)，PMOS管MP5的栅极连接偏置电压Vb和电容C2的第一端；电容C2的第二端连接电源电压VSS，电源电压VSS和调整管MP的漏极之间并联有负载RL和负载电容CL，在电源电压VSS和调整管MP的漏极之间还连接有相互串联的电阻R1和电阻R2，且相互串联的电阻R1和电阻R2和负载RL、负载电容CL并联，电阻R1和电阻R2的共接端连接在误差放大器(EA)的正输入端上，误差放大器(EA)的负输入端上连接参考电压Vref。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1～图2所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：NMOS管MN3和NMOS管MN2构成的电流镜结构，其宽长比为比例系数K1，PMOS管MP4和PMOS管MP3构成的电流镜结构，其宽长比为比例系数K2，NMOS管MN4和NMOS管MN5构成的电流镜结构，其宽长比为比例系数K3；K1、K2、K3是可调的常数。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1～图2所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述NMOS管MN1为阈值电压为0V的耗尽型MOS管(nativemos)。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1～图2所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述调整管MP为PMOS管。

实施例6：

一种提高LDO瞬态响应能力的缓冲电路，应用于LDO电路，如图1所示的整体电路框图，包含带隙基准，误差放大器(EA)，缓冲电路，调整管，分压电阻(R1、R2)和反馈环路。整个LDO的工作原理如下：

反馈电阻R1，R2组成的分压网络采样输出电压的大小，采样电压

再通过反馈网路连接误差放大器的正输入端，误差放大器的负输入端连接带隙基准提供的参考电压，误差放大器比较参考电压和采样电压，并将误差信号放大后控制缓冲电路驱动调整管，改变调整管的导通电阻以保证输出电压的稳定，保证后续电路的正常工作。

当后续电路的工作状态发生改变时，LDO的负载电流会发生跳变，由于调整管的栅极电压还没有通过负反馈环路得到调整，其导通能力没有改变，负载电流的突然升高或降低就会将输出电压和采样电压拉低或者抬高。若输出电压降低，则需要提高调整管的导通能力，因此需要增大调整管的过驱动电压，即对调整管的栅极进行放电；若输出电压升高，则需要降低调整管的导通能力，因此需要减小调整管的过驱动电压，即对调整管的栅极进行充电。误差放大器对采样电压和参考电压进行比较之后，放大的误差信号再控制缓冲电路对调整管栅极进行充放电，改变其导通能力，保证输出电压的稳定。由于实际应用中LDO需要提供的负载电流变化范围很大，因此调整管的尺寸一般也很大，这导致调整管具有较大的输入电容，对其进行充放电的速率很慢，影响了LDO的瞬态响应性能。

传统的LDO缓冲电路为提高其对调整管栅极的充放电速率，静态电流较大，且负载瞬态响应性能不佳，而加入瞬态增强电路又会消耗额外功耗，降低LDO使用效率。

如图2所示，为本实用新型的缓冲电路应用到LDO中的具体电路原理图。

缓冲电路包括源极跟随器单元，用于接收误差放大器的控制信号并驱动调整管MP；瞬态响应单元，用于检测输出电压的跳变并向源极跟随器单元提供偏置电流；

源极跟随器单元包括NMOS管MN1、NMOS管MN2；NMOS管MN1的漏极连接LDO的输入电压Vin，NMOS管MN1的栅极连接误差放大器(EA)的输出，NMOS管MN1的源极连接NMOS管MN2的漏极和调整管MP的栅极；NMOS管MN2的栅极连接瞬态响应单元(NMOS管MN3的栅极)，NMOS管MN2的源极连接电源电压VSS。

瞬态响应单元包括NMOS管MN3、NMOS管MN4、NMOS管MN5、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、电容C1、电容C2。PMOS管MP1的源极接输入电压Vin，PMOS管MP1的栅极接固定的偏置电压Va，PMOS管MP1的漏极连接PMOS管MP2的源极和电容C1的第一端，电容C1的第二端连接电源电压VSS；PMOS管MP2的栅极连接输出电压Vout，PMOS管MP2的漏极连接NMOS管MN3的漏极，NMOS管MN3的栅极和漏极短接并与NMOS管MN2的栅极相连接、NMOS管MN3的源极连接电源电压VSS；PMOS管MP3的源极接输入电压Vin，PMOS管MP3的漏极接NMOS管MN1的源级，PMOS管MP3的栅极接PMOS管MP4的栅极；PMOS管MP4的源极接输入电压Vin，PMOS管MP4的栅极和漏极短接并连接NMOS管MN4的漏极；NMOS管MN4的源极和NMOS管MN5的源极共同接电源电压VSS；NMOS管MN5的栅极和漏极短接并连接NMOS管MN4的栅极和PMOS管MP5的漏极；PMOS管MP5的源极连接调整管MP的输出端(漏极)，PMOS管MP5的栅极连接偏置电压Vb和电容C2的第一端；电容C2的第二端连接电源电压VSS，电源电压VSS和调整管MP的漏极之间并联有负载RL和负载电容CL，在电源电压VSS和调整管MP的漏极之间还连接有相互串联的电阻R1和电阻R2，且相互串联的电阻R1和电阻R2和负载RL、负载电容CL并联，电阻R1和电阻R2的共接端连接在误差放大器(EA)的正输入端上，误差放大器(EA)的负输入端上连接参考电压Vref。

NMOS管MN1是耗尽型MOS管(nativemos)，阈值电压是0V。

当LDO的负载电流为0，即LDO处在空载状态的时候，调整管MP接近关断状态，此时|V_GSP|≤|V_th1|,|V_GSP|和|V_th1|分别是调整管MP的栅源电压和阈值电压。误差放大器的输出电压为Vin-|V_GSP|+|V_GS1|，|V_GS1|是NMOS管MN1的栅源电压。由于NMOS管MN1始终处在导通状态，所以|V_GS1|≥|V_GSP|，所以误差放大器的输出电压需要大于输入电压Vin才能满足LDO空载正常工作的要求，这就导致误差放大器工作在非正常状态，使得LDO的输出电压也不能保持稳定。因此，NMOS管MN1选用阈值电压为0V的耗尽型MOS管(nativemos)，降低了空载条件下对误差放大器输出电压范围的要求，保证LDO的正常工作。

瞬态响应单元中PMOS管MP1栅极连接固定的偏压Va，充当电流源，NMOS管MN3和NMOS管MN2、PMOS管MP4和PMOS管MP3、NMOS管MN4和NMOS管MN5分别组成电流镜结构，宽长比分别成比例系数K1、K2、K3，K1、K2、K3是可调的常数。

缓冲电路的负载瞬态响应过程如下：

当LDO的负载电流由低向高跳变时，输出电压瞬间下降，由于瞬态响应单元中PMOS管MP2的栅极连接输出电压，因此其栅极和源极的电压差增大，过驱动电压增大，上拉电流增加，NMOS管MN3的栅极与漏极电压随之升高，由模拟集成电路设计理论，NMOS管MN3上升的电压

g_mp2是PMOS管MP2的跨导，g_mn3是NMOS管MN3的跨导，R_S是PMOS管MP2的源端向上看到的阻抗，

ΔV_out是PMOS管MP2栅极向下变化的电压。NMOS管MN3的栅极与漏极电压升高后，流过其电流增大，通过电流镜结构镜像给NMOS管MN2的电流随之增大，最终提高源极跟随器对调整管栅极的放电速率，降低了LDO输出电压下冲的幅度。

电容C1在LDO输出电压跳变时对PMOS管MP2的源极电压进行钳位，防止PMOS管MP2栅极的跳变电压使PMOS管MP2源极电压变化过大，而使PMOS管MP1过驱动电压变化很小，降低瞬态电流变化幅度。

LDO的负载电流由高向低跳变时，输出电压会瞬间上升，导致PMOS管MP1的栅极电压上升，因此其上拉电流减小，NMOS管MN3栅极和漏极的电压下降，流过NMOS管MN3的电流和其镜像给NMOS管MN2的电流减小，源极跟随器单元的放电电流减小。

NMOS管MN4、NMOS管MN5、PMOS管MP3、PMOS管MP4、PMOS管MP5组成另一路防止输出电压上冲的环路，PMOS管MP5的栅极接由LDO偏置电路产生的低电压Vb，使PMOS管MP5和NMOS管MN5工作在亚阈值区，只有很小的静态电流，因此NMOS管MN5通过电流镜结构镜像给PMOS管MP4、NMOS管MN4、MOS管MP5的电流也很小，当负载电流由高向低跳变，输出电压上升，PMOS管MP5的过驱动电压逐渐增大，最终会使PMOS管MP5工作在饱和区并将PMOS管MP5的源极变化电压放大，使流过NMOS管MN5的电流增大，电流镜结构中NMOS管MN4、PMOS管MP5、PMOS管MP4的电流同样增大，源极跟随器单元的充电电流增加，形成推挽输出，降低了输出电压上冲的幅度。

电容C2在输出电压上升时对PMOS管MP5的栅极电压进行钳位，减小PMOS管MP5栅源耦合电压，提高电压增益，为NMOS管MN5注入更多的动态电流。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims

1.一种提高LDO瞬态响应能力的缓冲电路，连接在误差放大器和调整管之间，其特征在于：包括相互连接的源极跟随器单元和瞬态响应单元；所述源极跟随器单元包括NMOS管MN1、NMOS管MN2，所述NMOS管MN1的漏极连接LDO的输入电压Vin、栅极连接误差放大器的输出、源极连接NMOS管MN2的漏极和调整管的栅极；所述NMOS管MN2的栅极连接瞬态响应单元、源极连接电源电压VSS。

2.根据权利要求1所述的一种提高LDO瞬态响应能力的缓冲电路，其特征在于：所述瞬态响应单元包括NMOS管MN3、NMOS管MN4、NMOS管MN5、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、电容C1、电容C2，所述PMOS管MP1的源极接输入电压Vin、栅极接固定的偏置电压Va、漏极连接PMOS管MP2的源极和电容C1的第一端，电容C1的第二端连接电源电压VSS；所述PMOS管MP2的栅极连接输出电压Vout、漏极连接NMOS管MN3的漏极，所述NMOS管MN3的栅极和漏极短接并与NMOS管MN2的栅极相连接、源极连接电源电压VSS；所述PMOS管MP3的源极接输入电压Vin、漏极接NMOS管MN1的源级、栅极接PMOS管MP4的栅极；所述PMOS管MP4的源极接输入电压Vin、栅极和漏极短接并连接NMOS管MN4的漏极；所述NMOS管MN4的源极和NMOS管MN5的源极共同接电源电压VSS；所述NMOS管MN5的栅极和漏极短接并连接NMOS管MN4的栅极和PMOS管MP5的漏极；所述PMOS管MP5的源极连接调整管的输出端、栅极连接偏置电压Vb和电容C2的第一端；所述电容C2的第二端连接电源电压VSS。

3.根据权利要求2所述的一种提高LDO瞬态响应能力的缓冲电路，其特征在于：所述NMOS管MN3和NMOS管MN2构成的电流镜结构，其宽长比为比例系数K1，所述PMOS管MP4和PMOS管MP3构成的电流镜结构，其宽长比为比例系数K2，所述NMOS管MN4和NMOS管MN5构成的电流镜结构，其宽长比为比例系数K3。

4.根据权利要求1所述的一种提高LDO瞬态响应能力的缓冲电路，其特征在于：所述NMOS管MN1为阈值电压为0V的耗尽型MOS管。

5.根据权利要求1所述的一种提高LDO瞬态响应能力的缓冲电路，其特征在于：所述调整管为PMOS管。