CN117351867A - 缓冲器、稳压器、硅基显示面板和显示装置 - Google Patents

Abstract

本发明公开一种缓冲器、稳压器、硅基显示面板和显示装置，缓冲器包括静态电流控制单元、动态电流控制单元、源极跟随单元、缓冲输入端、缓冲输出端、第一电源端和第二电源端；静态电流控制单元在输入信号与第二电源信号的电压差小于或等于第一设定值时，响应控制信号，控制流经由第一电源端、第一节点和第二电源端构成的串联通路的静态电流；动态电流控制单元在输入信号与第一电源信号的电压差小于或等于第二设定值时，控制流经由第一电源端、第一节点和第二电源端构成的串联通路的动态电流；其中，第一节点为缓冲输出端。采用上述技术方案，使得缓冲器及其所应用的稳压器具有较大增益、较快响应速度，以及较小的过冲/欠充电压和版图面积。

Description

缓冲器、稳压器、硅基显示面板和显示装置

技术领域

本发明涉及电路技术领域，尤其涉及一种缓冲器、稳压器、硅基显示面板和显示装置。

背景技术

稳压器是一种集成电路稳压器，具有过流保护、过温保护、精密基准源、差分放大器、延迟器等功能。为了提高整体电路的稳定度，一般还会在稳压器中加入缓冲器，以使得稳压器足够稳定。

传统的缓冲器增益为1，不会使得稳压器的增益提升，一般需要通过增加功率晶体管的数量或尺寸来提高稳压器的带载能力，但同时也会带来较高的静态功耗、较大的版图面积、功率晶体管的过冲电压幅值较高、瞬态响应不够优秀等缺点。

发明内容

本发明提供了一种缓冲器、稳压器、硅基显示面板和显示装置，以解决上述问题。

根据本发明的一方面，提供了一种缓冲器，包括：静态电流控制单元、动态电流控制单元、源极跟随单元、缓冲输入端、缓冲输出端、第一电源端和第二电源端；

源极跟随单元分别与缓冲输入端、静态电流控制单元和动态电流控制单元电连接，且源极跟随单元与动态电流控制单元电连接于第一节点；源极跟随单元用于响应缓冲输入端的输入信号，调整向静态电流控制单元提供的控制信号；

静态电流控制单元还分别与第一电源、动态电流控制单元和第二电源端电连接；静态电流控制单元用于在输入信号与第二电源端的第二电源信号的电压差小于或等于第一设定值时，响应控制信号，调整流经第一电源端和第一节点之间的通路的静态电流；

动态电流控制单元还分别与第一电源端和第二电源端电连接；动态电流控制单元用于在输入信号与第一电源端的第一电源信号的电压差小于或等于第二设定值时，调整流经由第一电源端和第一节点之间的通路的动态电流；

其中，第一节点为缓冲输出端。

根据本发明的另一方面，提供了一种稳压器，稳压器包括功率晶体管、稳压输出端、反馈单元、比较放大器和上述缓冲器；

功率晶体管的第一电极与第一电源电连接；功率晶体管的第二电极与稳压输出端电连接；功率晶体管的栅极与缓冲器的输出端电连接；

反馈单元分别与稳压输出端和比较放大器电连接；比较放大器的输出端与缓冲器的输入端电连接。

根据本发明的又一方面，提供了一种硅基显示面板，包括：硅基衬底、显示单元和上述稳压器；

稳压器和显示单元均形成于硅基衬底上；稳压器用于为显示单元提供稳定的电信号。

根据本发明的又一方面，提供了一种显示装置，包括：上述硅基显示面板。

本发明的技术方案，通过设置源极跟随单元和静态电流控制单元，在缓冲输入端的输入信号与第二电源端的第二电源信号的电压差小于或等于第一设定值时，静态电流控制单元能够响应控制信号，减小其内部的静态电流，以减小缓冲输出端的电压，有助于缓冲器所应用的稳压器快速恢复至稳定状态；通过设置动态电流控制单元，在缓冲输入端的输入信号与第一电源端的第一电源信号的电压差小于或等于第二设定值时，动态电流控制单元能够根据源极跟随单元和静态控制单元的变化，增大其内部的动态电流，以增大缓冲输出端的电压，有助于缓冲器所应用的稳压器快速恢复至稳定状态。如此，使得缓冲器能够在缓冲输入端的输入信号的电压减小时，通过源极跟随单元和静态电流控制单元进一步减小原本就较小的静态电流，以减小缓冲输出端的电压，同时，还可以降低缓冲器的静态功耗；缓冲器还能够在缓冲输入端的输入信号的电压增大时，通过动态控制单元增大动态电流，可以快速增大缓冲输出端的电压，无需增大版图面积即可提高响应速度和带载能力，缓解电压过冲和欠冲的问题，提高电路的稳定性。本发明实施例的提供缓冲器能够利用较低的静态功耗换取超强的带载能力，在应用于稳压器时，可以增大稳压器的增益和响应速度，降低过冲电压、欠充电压以及版图面积。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种传统的稳压器的结构示意图；

图2是一种传统的缓冲电路的结构示意图；

图3是一种传统的动态缓冲电路的结构示意图；

图4是本发明实施例提供的一种缓冲器的结构示意图；

图5是本发明实施例提供的一种稳压器的结构示意图；

图6是与图4和图5对应的一种缓冲器和其所应用的稳压器的时序图；

图7是本发明实施例提供的又一种缓冲器的结构示意图；

图8是本发明实施例提供的又一种缓冲器的结构示意图；

图9是本发明实施例提供的又一种缓冲器的结构示意图；

图10是本发明实施例提供的又一种缓冲器的结构示意图；

图11是本发明实施例提供的又一种缓冲器的结构示意图；

图12是本发明实施例提供的一种硅基显示面板的结构示意图；

图13是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是一种传统的稳压器的结构示意图。参考图1，稳压器001包括第一功率晶体管M0、缓冲电路002、第一放大器EA1。第一功率晶体管M0的第一电极与电源端VP+电连接，第一功率晶体管M0的第二电极分别与稳压器001的稳压输出端OUT_LDO和第一电阻R1的第一端电连接。第一电阻R1的第二端、第一放大器EA1的反向输入端、第二电阻R2的第一端电连接于节点N01，第二电阻R2的第二端接地。第一放大器EA1的同相输入端接收第一参考信号Vref_A，第一放大器EA1的输出端通过缓冲电路002与第一功率晶体管M0的栅极电连接。

在稳压器001的稳压输出端OUT_LDO的电压发生变化时，节点N01的电压也发生变化，第一放大器EA1可以将节点N01的电压与第一参考信号Vref_A的电压进行比较，第一放大器EA1的输出端可以通过缓冲电路002输出电压信号至第一功率晶体管M0的栅极，控制第一功率晶体管M0的工作状态，使稳压输出端OUT_LDO的电压快速恢复为稳定状态。缓冲电路002可以快速响应第一放大器EA1的输出端的电压信号，提高第一功率晶体管M0的响应速度，有利于稳压器001稳压输出端OUT_LDO的电压保持稳定。

但是，传统的缓冲电路002增益为1，稳压器001的增益Gain=g_m1×g_m2×R_O，其中，g_m1为第一放大器EA1的跨导，g_m2为第一功率晶体管M0的跨导，R_O为稳压器001的输出阻抗。当与稳压器001的稳压输出端OUT_LDO电连接的负载的电流逐渐增大时，稳压输出端OUT_LDO的电压减小，节点N01的电压也随之减小，导致第一参考信号Vref_A与节点N01的电压之间的压差增大，因此，第一放大器EA1的输出端的电压信号也增大，第一功率晶体管M0的栅极电压增大，第一功率晶体管M0逐渐进入线性区，第一功率晶体管M0的跨导g_m2减小，此时，稳压器001的整体增益减小。为了增大稳压器001的整体增益，提高其带载能力强，一般要增加第一功率晶体管M0的尺寸和数量，但是这样会增大版图面积和静态功耗，而且还会存在过冲电压幅值增高，瞬态响应速度不够快等缺点。

图2是一种传统的缓冲电路的结构示意图。图2的缓冲电路002示出了一种PMOS源极跟随缓冲电路，在PMOS源极跟随缓冲电路中，两个P沟道MOS管串联连接，第一个P沟道MOS管的第一电极与电源端VP+电连接，第一个P沟道MOS管的第二极分别与缓冲电路002的缓冲输出端OUT_buffer和第二个P沟道MOS管的第一电极电连接，第二个P沟道MOS管的第二电极接地，第一个P沟道MOS管的栅极接收第一偏置信号Vbias_A，第一偏置信号Vbias_A控制第一个P沟道MOS管处于饱和状态，第二个P沟道MOS管的栅极与缓冲电路002的缓冲输入端IN_buffer电连接。

缓冲电路002应用于稳压器001时，缓冲电路002的缓冲输入端IN_buffer与第一放大器EA1的输出端电连接，缓冲电路002的缓冲输出端OUT_buffer与第一功率晶体管M0的栅极电连接。参考图1和图2，在第一放大器EA1的输出端的电压信号增大时，第二个P沟道MOS管的栅极电压增大，流经第二个P沟道MOS管的电流减小，甚至可以减小为零，缓冲电路002的缓冲输出端OUT_buffer的电压被第一个P沟道MOS管中流通的电流快速拉高。反之，在第一放大器EA1的输出端的电压信号减小时，第二个P沟道MOS管的栅极电压减小，流经第二个P沟道MOS管的电流增大，缓冲电路002的缓冲输出端OUT_buffer的电压被第二个P沟道MOS管中流通的电流快速拉低。

在稳态和非稳态，第一个P沟道MOS管中始终存在相同的电流，传统的缓冲电路002中的电流是固定的，由第一偏置信号Vbias_A及其控制的第一个P沟道MOS管决定。当稳压器001的负载过重时，降低缓冲电路002的阻抗的直接方法是增大其静态电流或者增大缓冲电路002的尺寸，但是，这种做法会增加静态功耗或者增大版图面积，还会增加环路反应时间、增大过冲电压幅值，导致第一功率晶体管M0进入“死区”，在第一功率晶体管M0进入“死区”时，会使稳压器001及其连接的负载电路短暂的进入不可控的状态，尤其在显示设备中，负载电路进入短暂的不可控的状态会造成显示设备的视觉效果变差，出现闪烁或屏幕滚纹等现象，而在存储电路中，在重载和轻载连续交替工作时，过大的过冲电压还会引入读写错误，导致电路功能失控，造成严重的问题。

图3是一种传统的动态缓冲电路的结构示意图。参考图3，动态缓冲电路003包括放大电路0031、源极跟随电路0032和电容C，其中，放大电路0031包括电流源IA、第一放大晶体管M01、第二放大晶体管M02，偏置晶体管M03和电阻R01，源极跟随电路0032包括第一跟随晶体管MB01和第二跟随晶体管MB02和反馈电阻Rf。电流源IA的一端与电源端VP+电连接，电流源IA的另一端分别与第一放大晶体管M01的第一电极和第二放大晶体管M02的第一电极电连接，第一放大晶体管M01的第二电极通过电阻R01接地，第二放大晶体管M02的第二电极连接偏置晶体管M03的第一电极，偏置晶体管M03的第二电极接地，第一放大晶体管M01的栅极连接源极跟随电路0032，第二放大晶体管M02的栅极接收第二参考信号Vref_B，偏置晶体管M03的栅极接收第二偏置信号Vbias_B。第一跟随晶体管MB01的第一电极连接电源端VP+，第一跟随晶体管MB01的第二电极分别与动态缓冲电路003的缓冲输出端OUT_buffer和第二跟随晶体管MB02的第一电极电连接，第二跟随晶体管MB02的第二电极通过反馈电阻Rf接地，第一放大晶体管M01的栅极与第二跟随晶体管MB02的第二电极电连接于节点VF，第一跟随晶体管MB01的栅极与第二放大晶体管M02的第二电极电连接于节点Q1，第二跟随晶体管MB02的栅极与动态缓冲电路003的缓冲输入端IN_buffer电连接，电容C电连接于第一跟随晶体管MB01的栅极和第一电极之间，以维持第一跟随晶体管MB01的栅极电压的稳定。

动态缓冲电路003应用于稳压器001时，动态缓冲电路003的缓冲输入端IN_buffer与第一放大器EA1的输出端电连接，动态缓冲电路003的缓冲输出端OUT_buffer与第一功率晶体管M0的栅极电连接。参考图1和图3，在第一放大器EA1的输出端的电压信号增大时，第二跟随晶体管MB02的栅极电压增大，流经第二跟随晶体管MB02的电流减小，节点VF的电压减小，流经第一放大晶体管M01的电流增大，即流经第二放大晶体管M02的电流减小，节点Q1的电压随之降低，致使流经第一跟随晶体管MB01的电流增大，加快抬高动态缓冲电路003的缓冲输出端OUT_buffer。反之，在第一放大器EA1的输出端的电压信号减小时，第二跟随晶体管MB02的栅极电压减小，流经第二跟随晶体管MB02的电流增大，节点VF的电压增大，流经第一放大晶体管M01的电流减小，即流经第二放大晶体管M02的电流增大，节点Q1的电压随之增大，致使流经第一跟随晶体管MB01的电流减小，加快拉低动态缓冲电路003的缓冲输出端OUT_buffer。

但是，当动态缓冲电路003工作在较广的电压域时，节点VF的电压不能稳定在第二参考信号Vref_B的电压附近，且节点VF的电压变化范围很广。第二跟随晶体管MB02的栅极电压减小幅度较大时，节点VF的电压大幅增大，会使得第二跟随晶体管MB02的源漏电压的绝对值大幅减小，不满足|Vds|＞|Vgs|-|Vth|，致使第二跟随晶体管MB02经常进入线性区，阻抗增大，不利于低功耗；此外，受节点VF的影响，节点Q1的电压变化范围也很大，在节点VF的电压较小时，节点Q1的电压也较小，第一跟随晶体管MB01处于饱和状态，第一跟随晶体管MB01完全导通，瞬态电流会很大，不但会导致电路的功耗整体非常高，还会导致动态缓冲电路003的缓冲输出端OUT_buffer的过冲/欠冲电压较高，不利于电路的高精度、低功耗和快速响应。

为解决上述技术问题，本发明实施例提供一种缓冲器，包括：静态电流控制单元、动态电流控制单元、源极跟随单元、缓冲输入端、缓冲输出端、第一电源端和第二电源端；源极跟随单元分别与缓冲输入端、静态电流控制单元和动态电流控制单元电连接，且源极跟随单元与动态电流控制单元电连接于第一节点；源极跟随单元用于响应缓冲输入端的输入信号，调整向静态电流控制单元提供的控制信号；静态电流控制单元还分别与第一电源、动态电流控制单元和第二电源端电连接；静态电流控制单元用于在输入信号与第二电源端的第二电源信号的电压差小于或等于第一设定值时，响应控制信号，调整流经第一电源端和第一节点之间的通路的静态电流；动态电流控制单元还分别与第一电源端和第二电源端电连接；动态电流控制单元用于在输入信号与第一电源端的第一电源信号的电压差小于或等于第二设定值时，调整流经第一电源端和第一节点之间的通路的动态电流；其中，第一节点为缓冲输出端。

采用上述技术方案，通过设置源极跟随单元和静态电流控制单元，在缓冲输入端的输入信号与第二电源端的第二电源信号的电压差小于或等于第一设定值时，静态电流控制单元能够响应控制信号，减小其内部的静态电流，以减小缓冲输出端的电压，有助于帮助缓冲器所应用的稳压器恢复至稳定状态；通过设置动态电流控制单元，在缓冲输入端的输入信号与第一电源端的第一电源信号的电压差小于或等于第二设定值时，动态电流控制单元能够根据源极跟随单元和静态控制单元的变化，增大其内部的动态电流，以增大缓冲输出端的电压，有助于缓冲器所应用的稳压器快速恢复至稳定状态。如此，使得缓冲器能够在缓冲输入端的输入信号的电压减小时，通过源极跟随单元和静态电流控制单元进一步减小原本就较小的静态电流，以减小缓冲输出端的电压，同时，还可以降低缓冲器的静态功耗；缓冲器还能够在缓冲输入端的输入信号的电压增大时，通过动态控制单元增大动态电流，可以快速增大缓冲输出端的电压，无需增大版图面积即可提高响应速度和带载能力，缓解电压过冲和欠冲的问题，提高电路的稳定性。本发明实施例的提供缓冲器能够利用较低的静态功耗换取超强的带载能力，在应用于稳压器时，可以增大稳压器的增益和响应速度，降低过冲电压、欠充电压以及版图面积。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图4是本发明实施例提供的一种缓冲器的结构示意图。参考图4，缓冲器01包括：静态电流控制单元10、动态电流控制单元20、源极跟随单元30、缓冲输入端IN_buffer、缓冲输出端OUT_buffer、第一电源端VP和第二电源端VN。源极跟随单元30分别与缓冲器01的缓冲输入端IN_buffer、静态电流控制单元10和动态电流控制单元20电连接，且源极跟随单元30与动态电流控制单元20电连接于第一节点N1，其中，第一节点N1为缓冲器01的缓冲输出端OUT_buffer。源极跟随单元30用于响应缓冲输入端IN_buffer的输入信号VIN_buffer，向静态电流控制单元10提供控制信号ctrl，并根据缓冲输入端IN_buffer的输入信号VIN_buffer调整控制信号ctrl的大小。

静态电流控制单元10还分别与第一电源VP、动态电流控制单元20和第二电源端VN电连接。静态电流控制单元10用于在输入信号VIN_buffer与第二电源端VN的第二电源信号的电压差小于或等于第一设定值时，响应控制信号ctrl。在输入信号VIN_buffer与第二电源端VN的第二电源信号的电压差小于或等于第一设定值时，静态电流控制单元10可根据控制信号ctrl调整其内部的静态电流Istatic的大小，其中，静态电流Istatic为第一电源端VP与第一节点N1之间的电流。

动态电流控制单元20还分别与第一电源端VP和第二电源端VN电连接。动态电流控制单元20用于在输入信号VIN_buffer与第一电源端VP的第一电源信号的电压差小于或等于第二设定值时，根据源极跟随单元30和静态电流控制单元10的变化，调整其内部的动态电流Idymanic的大小，其中，动态电流Idymanic也为第一电源端VP与第一节点N1之间的电流。静态电流Istatic与动态电流Idymanic大小相等，当其中一个发生变化时，另一个也发生同样的变化。

在一实施方式中，本发明实施例提供的缓冲器01应用于稳压器02，图5是本发明实施例提供的一种稳压器的结构示意图。参考图5，稳压器02包括功率晶体管MP、稳压输出端OUT_LDO、反馈单元40、比较放大器EA和本发明实施例所提供的缓冲器01。在缓冲器01应用于稳压器02时，缓冲器01的输缓冲输入端IN_buffer与比较放大器EA的输出端电连接，缓冲器01的缓冲输出端OUT_buffer与功率晶体管MP的栅极电连接。功率晶体管MP的第一电极与第一电源端VP电连接，功率晶体管MP的第二电极与稳压输出端OUT_LDO电连接。反馈单元40分别与稳压输出端OUT_LDO和比较放大器EA电连接，反馈单元40例如可包括第一电阻R1和第二电阻R2，第一电阻R1的第一端与稳压输出端OUT_LDO电连接，第一电阻R1的第二端和第二电阻R2的第一端均与比较放大器EA的同相输入端电连接，第二电阻R2的第二端与第二电源端VN电连接。

需要说明的是，本发明实施例仅是示例性的说明缓冲器01应用于稳压器02，但不限于此，本发明实施例提供的缓冲器01还可以应用于其他电路结构。

为便于描述，本发明实施例均以缓冲器01应用于稳压器02为例进行示例性的说明，继续参考图4和图5，反馈单元40与稳压器02中比较放大器EA的同相输入端电连接，稳压器02的稳压输出端OUT_LDO的电压与反馈单元40输出至比较放大器EA的同相输入端的电压信号正相关，即稳压器02的稳压输出端OUT_LDO的电压与比较放大器EA的输出端的电压信号正相关。换句话说，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压增大时，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压也增大；稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小时，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压也减小。

缓冲器01的缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压与缓冲输入端IN_buffer的输入信号VIN_buffer的电压正相关，以稳压器02的功率晶体管MP为P沟道MOS管为例，功率晶体管MP在其栅极和第一电极的电压差小于其阈值电压时导通，功率晶体管MP的栅极电压与流经功率晶体管MP的电流大小为负相关。换句话说，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压增大时，缓冲器01的缓冲输出端OUT_buffer的电压也增大，流经功率晶体管MP的电流减小，能够将增大的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小至变化前的状态；稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小时，缓冲器01的缓冲输出端OUT_buffer的电压也减小，流经功率晶体管MP的电流增大，能够将减小的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压增大至变化前的状态，以实现稳压输出端OUT_LDO的输出信号VOUT_LDO的稳定。

对于缓冲器01，控制信号ctrl是指由源极跟随单元30流向静态电流控制单元10的电流信号，静态电流控制单元10可以根据控制信号ctrl，控制其内部的工作模式。第一设定值是用于判断输入信号VIN_buffer的电压是否向第二电源端VN的第二电源信号的电压靠近的阈值，例如第二电源端VN的第二电源信号为零电压的地信号时，输入信号VIN_buffer与第二电源端VN的第二电源信号的电压差小于或等于第一设定值表示输入信号VIN_buffer的电压减小为低电位，此时，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO被拉低，说明稳压器02的稳压输出端OUT_LDO连接的负载的功耗较大，稳压器02处于重载化状态。第二设定值是用于判断输入信号VIN_buffer的电压是否向第一电源端VP的第一电源信号靠近的阈值，例如第一电源端VP的第一电源信号为高电位的供电信号时，输入信号VIN_buffer与第一电源端VP的第一电源信号的电压差小于或等于第二设定值表示输入信号VIN_buffer的电压增大为高电位，此时，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO被抬高，说明稳压器02的稳压输出端OUT_LDO连接的负载的功耗较小，稳压器02处于轻载化状态。本发明实施例对第一设定值、第二设定值、第一电源端VP的第一电源信号的电压、以及第二电源端VN的第二电源信号的电压均不做具体限定。

图6是与图4和图5对应的一种缓冲器和其所应用的稳压器的时序图，其中，I_load是与稳压器02的稳压输出端OUT_LDO连接的负载电流。参考图4、图5和图6，在t0时间段，缓冲器01所应用的稳压器02处于零载或轻载状态，负载电流I_load为0mA，稳压器02的稳压输出端的输出信号VOUT_LDO的电压为V₀，输出信号VOUT_LDO的电压V₀稳定时，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压也处于稳定状态，流经由第一电源端VP和第一节点N1构成的串联通路的电流为静态电流控制单元10产生的静态电流Istatic，此时，动态电流控制单元20中的动态电流Idymanic等于较小的静态电流Istatic。静态电流Istatic可以以固定的速度将第一电源端VP的部分电荷传输至缓冲器01的缓冲输出端OUT_buffer，维持缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压的稳定，进而维持稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的稳定。静态电流Istatic可以设置为较小的电流，例如可以设置为4μA，以降低缓冲器01和其所应用的稳压器02的静态功耗。

在t1时间段，缓冲器01所应用的稳压器02由零载或轻载转变为重载，与稳压器02的稳压输出端OUT_LDO连接的负载电流I_Load迅速增大，示例性的，增大至400mA以上，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压迅速被拉低，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压减小，输入信号VIN_buffer与第二电源端VN的第二电源信号的电压差下降到小于或等于第一设定值。源极跟随单元30响应缓冲输入端IN_buffer的输入信号VIN_buffer，调整向静态电流控制单元10提供的控制信号ctrl的大小。静态电流控制单元10可以根据控制信号ctrl的变化，减小其内部的静态电流Istatic，此时，动态电流控制单元20未对其内部的动态电流Idymanic做调整，动态电流Idymanic等于较小的静态电流Istatic，例如可小于4μA。如此，可减小将第一电源端VP的部分电荷传输至缓冲输出端OUT_buffer的速度，以减小缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压，增大流经功率晶体管MP的电流，增大稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压，将因由零载或轻载转变为重载导致突然减小的输出信号VOUT_LDO的电压再抬高至稳定状态时的电压V₀，维持稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的稳定。

可以理解的是，在缓冲器01所应用的稳压器02由零载或轻载转变为重载，且稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压恢复至稳定状态时的电压V₀后，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压一直保持在较低的电压水平。如此，可以控制缓冲输出端OUT_buffer的电压也一直保持在较低的电压水平，使得流经功率晶体管MP的电流较大，以使得稳压器02能够满足重载时其连接的负载所需要的负载电流I_Load；同时，在稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压恢复至稳定状态时的电压V₀后，静态电流Istatic也恢复为稳定状态时的电流，例如为4μA，以维持缓冲输出端OUT_buffer的输出信号VOUT_buffer电压稳定。

继续参考图4、图5和图6，在t2时间段，缓冲器01所应用的稳压器02由重载转变为轻载或零载，与稳压器02的稳压输出端OUT_LDO连接的负载电流I_Load迅速减小，示例性的，减小至0mA，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压迅速被抬高，第一节点N1的电压和缓冲器01的缓冲输入端VIN_buffer的输入信号VIN_buffer的电压均增大，增大到输入信号VIN_buffer与第一电源端VP的第一电源信号的电压差小于或等于第二设定值，源极跟随单元30响应缓冲输入端IN_buffer的输入信号VIN_buffer，调整向静态电流控制单元10提供的控制信号ctrl的大小。静态电流控制单元10可以根据控制信号ctrl的变化，改变其内部的工作模式，停止调整、控制静态电流Istatic的大小；同时，动态电流控制单元20可以根据源极跟随单元30和静态电流控制单元10的变化，增大其内部的动态电流Idymanic，此时，静态电流Istatic等于较大的动态电流Idymanic，例如为50μA。如此，可以增大将第一电源端VP的部分电荷传输至缓冲输出端OUT_buffer的速度，增大缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压，进而减小流经功率晶体管MP的电流，减小稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压，将因由重载转变为轻载导致突然增大的输出信号VOUT_LDO的电压再拉低至稳定状态时的电压V₀，维持稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的稳定。

其中，动态电流Idymanic可以设置为较大的电流，例如为50μA，在稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小时，可以快速给缓冲输出端OUT_buffer充电，增大缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压，减小流经功率晶体管MP的电流，以在极短时间内将增大的输出信号VOUT_LDO的电压恢复至稳定状态时的电压V₀，提高环路的响应速度。此外，通过将动态电流Idymanic设置的较大，在缓冲输入端IN_buffer的输入信号VIN_buffer的电压增幅较小时，可实现较大的输出信号VOUT_buffer的电压增幅，使得缓冲器01的增益＞1，在应用于稳压器02时，可以减小功率晶体管MP的偏置电压，无需增设较多数量和较大面积的功率晶体管MP即可实现较大的带载能力，有利于减小稳压器02的体积，提高集成度。

可以理解的是，在缓冲器01所应用的稳压器02由重载转变为零载或轻载，且稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压恢复至稳定状态时的电压V₀后，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压一直保持在较高的电压水平。如此，可以控制缓冲输出端OUT_buffer的电压也一直保持在较高的压水平，使得流经功率晶体管MP的电流较小，以使得稳压器02能够满足轻载或零载时其连接的负载所需要的负载电流I_Load；同时，在稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压恢复至稳定状态时的电压V₀后，动态电流Idymanic也恢复为稳定状态时的电流，此时，动态电流Idymanic等于较小的静态电流Istatic，例如为4μA，环路的快速响应可以减小非稳态时较大的动态电流Idymanic的维持时间，以减小非稳态时的功耗，在提高响应速度的同时，还可以降低缓冲器01和其所应用的稳压器02的功耗。

如此，通过设置静态电流控制单元10和动态电流控制单元20，缓冲器01的内部存在静态电流Istatic和动态电流Idymanic，在缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer减小时，静态电流控制单元10能够减小静态电流Istatic，以减小输出信号VOUT_buffer的电压；在缓冲输入端IN_buffer的输入信号VIN_buffer增大时，动态电流控制单元20能够增大动态电流Idymanic，以快速增大缓冲输出端OUT_buffer的电压；此外，在缓冲输入端IN_buffer的输入信号VIN_buffer稳定时，动态电流Idymanic减小，恢复至较小的静态电流Istatic的大小，以维持输出信号VOUT_buffer的稳定，同时，还可以降低缓冲器01的静态功耗。在缓冲器01应用于稳压器02时，无需增大版图面积和功率晶体管MP的数量即可提高稳压器02的响应速度和带载能力，可有效缓解功率晶体管MP电压过冲和欠冲的问题，有利于提高稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的稳定性。

可选的，图7是本发明实施例提供的又一种缓冲器的结构示意图。参考图7，源极跟随单元30包括源极跟随晶体管MB；源极跟随晶体管MB的第一电极与第一节点N1电连接；源极跟随晶体管MB的第二电极与静态电流控制单元10电连接；源极跟随晶体管MB的栅极与缓冲器01的缓冲输入端IN_buffer电连接。

需要说明的是，图7仅为本发明实施例示例性的说明，图7中源极跟随晶体管MB为P沟道MOS管；而在本发明实施例中，源极跟随晶体管MB也可以为N沟道MOS管，本发明实施例对此不做具体限定。同时，本发明实施例对缓冲器01中其它单元中的MOS管的类型也不做具体限定，为便于说明，本发明实施例以缓冲器01中的晶体管均为P沟道MOS管为例进行说明。

示例性的，以源极跟随晶体管MB为P沟道MOS管为例。流经源极跟随晶体管MB的沟道电流即为控制信号ctrl，静态电流控制单元10可接收源极跟随晶体管MB的第二电极输出的控制信号ctrl。在缓冲器01所应用的稳压器02由零载或轻载转变为重载时，稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小，缓冲输入端IN_buffer的输入信号VIN_buffer的电压也减小，减小到输入信号VIN_buffer与第二电源端VN的第二电源信号的电压差小于或等于第一设定值，流经源极跟随晶体管MB的沟道电流随输入信号VIN_buffer的电压减小而增大，即控制信号ctrl增大，静态电流控制单元10响应控制信号ctrl的变化，静态电流控制单元10内部的静态电流Istatic减小，以减小缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压；在缓冲器01所应用的稳压器02由重载转变为轻载或零载时，输入信号VIN_buffer的电压增大，增大到输入信号VIN_buffer与第一电源端VP的第一电源信号的电压差小于或等于第二设定值，源极跟随晶体管MB的沟道电流随输入信号VIN_buffer的电压增大而减小，即控制信号ctrl减小，进而影响静态电流控制单元10做出相应反应，动态电流控制单元20配合静态电流控制单元10，增大其内部的动态电流Idymanic，以增大缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压。

如此，通过设置源极跟随晶体管MB，源极跟随晶体管MB可以根据缓冲输入端IN_buffer的输入信号VIN_buffer的变化增大或减小控制信号ctrl，影响静态电流控制单元10和/或动态电流控制单元20做出相应的响应，减小或增大驱动缓冲输出端OUT_buffer的电流，实现缓冲输出端OUT_buffer的快速响应和调整，进而在缓冲器01应用于稳压器02时，可以提高稳压器02的响应速度。

可选的，图8是本发明实施例提供的又一种缓冲器的结构示意图。参考图8，静态电流控制单元10包括第一晶体管M1和阻抗单元11；第一晶体管M1的第一电极与第一电源端VP电连接；第一晶体管M1的第二电极与动态电流控制单元20电连接；第一晶体管M1的栅极耦接于反馈节点VF_B；阻抗单元11的一端与源极跟随单元30电连接于反馈节点VF_B，阻抗单元11的另一端与第二电源端VN电连接。

其中，阻抗单元11是指具有阻碍电荷移动的能力的电路，包括但不限于电阻、电容和电感等元件。第一晶体管M1的沟道电流即为静态电流Istatic，在第一晶体管M1处于饱和状态时，静态电流Istatic的大小受第一晶体管M1的栅源电压的影响。

示例性的，以源极跟随晶体管MB和第一晶体管M1为P沟道MOS管为例。在缓冲器01所应用的稳压器02处于轻载或重载的稳定状态时，缓冲输入端IN_buffer的输入信号VIN_buffer不变，源极跟随晶体管MB的沟道电流也不变，控制信号ctrl维持稳定，反馈节点VF_B的电压等于电流控制信号ctrl的电流值乘以阻抗单元11的阻抗，反馈节点VF_B的电压也可以维持在较稳定的状态，此时，反馈节点VF_B的电压可以控制第一晶体管M1处于饱和状态，第一晶体管M1的沟道电流即为静态电流Istatic。稳压器02突然重载化或突然轻载化时，控制信号ctrl变化，反馈节点VF_B的电压也随之变化，可以通过第一晶体管M1的栅极电压控制第一晶体管M1的沟道电流的大小，进而控制静态电流Istatic的大小。此外，可以将阻抗单元11的阻抗设置的较小，使得阻抗单元11的功率较小，以减小缓冲器01的静态功耗。

具体地，在缓冲器01所应用的稳压器02由零载或轻载转变为重载时，输入信号VIN_buffer的电压减小，控制信号ctrl增大，致使反馈节点VF_B的电压也增大，第一晶体管M1的栅极电压增大，第一晶体管M1的栅源电压的绝对值|Vgs|减小，满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1仍处于饱和状态，第一晶体管M1的沟道电流受其栅极电压影响。第一晶体管M1的沟道电流随反馈节点VF_B的电压增大而减小，即静态电流Istatic减小，可以减缓将第一电源端VP的部分电荷传输至缓冲输出端OUT_buffer的速度，以减小缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压。

在缓冲器01所应用的稳压器由重载转变为轻载或零载时，输入信号VIN_buffer的电压增大，控制信号ctrl减小，致使反馈节点VF_B的电压也减小，第一晶体管M1的沟道电流随反馈节点VF_B的电压减小而增大，同时增大了第一晶体管M1的第二电极的电压，第一晶体管M1的栅源电压的绝对值|Vgs|增大，源漏电压的绝对值|Vds|减小，不再满足|Vds|＞|Vgs|-|Vth|，此时，第一晶体管M1由饱和状态进入线性状态，第一晶体管M1的沟道电流受其源漏电压影响，同时，源漏电压受动态电流控制单元20及其内部的动态电流Idymanic影响，即静态电流Istatic由动态电流Idymanic决定，此时，静态电流Istatic等于较大的动态电流Idymanic，可以以较快的速度增大缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压。

可选的，图9是本发明实施例提供的又一种缓冲器的结构示意图。参考图9，静态电流控制单元10还包括稳压模块12和参考信号端Vref_dy；稳压模块12分别与反馈节点VF_B和第一晶体管M1的栅极电连接；稳压模块12用于将反馈节点VF_B的电压稳定在参考信号端Vref_dy的电位，以及在缓冲输入端IN_buffer的输入信号VIN_buffer发生变化时，响应控制信号ctrl。

如此，通过设置参考信号端Vref_dy，可以将反馈节点VF_B稳定在较小的电压，同时，控制信号ctrl的电流=反馈节点VF_B的电压/阻抗单元11的阻抗，可以将控制信号ctrl的电流限制的较小，即在稳态时，可以将静态电流Istatic限制的较小，降低缓冲器01的静态功耗。

可选的，继续参考图9，稳压模块12包括比较器OP；比较器OP的同相输入端与反馈节点VF_B电连接；比较器OP的反相输入端与参考信号端Vref_dy电连接；比较器OP的输出端与第一晶体管M1的栅极电连接。

示例性的，在缓冲器01所应用的稳压器02处于轻载或重载的稳定状态时，缓冲输入端IN_buffer的输入信号VIN_buffer不变，源极跟随晶体管MB的沟道电流也不变，控制信号ctrl维持稳定，比较器OP可以将反馈节点VF_B的电压锁定在参考信号端Vref_dy的电位，例如为100mV，以减小静态功耗，此时，第一晶体管M1的源漏电压的绝对值|Vds|较大，满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1处于饱和状态。

在缓冲器01所应用的稳压器02由零载或轻载转变为重载时，负载电流I_Load突然增大，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO的电压瞬间减小，使得缓冲输入端IN_buffer的输入信号VIN_buffer的电压也急剧减小，致使控制信号ctrl增大，导致反馈节点VF_B的电压突然增大，例如可达到1.2V以上。比较器OP的输出电压增大，致使第一晶体管M1的栅极电压增大，此时，第一晶体管M1的栅源电压的绝对值|Vgs|减小，满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1仍处于饱和状态，静态电流Istatic减小，使得缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压减小，流经功率晶体管MP的电流增大，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO快速恢复至稳定状态。同时，反馈节点VF_B的电压也恢复至参考信号端Vref_dy的电位，第一晶体管M1的栅极电压减小为稳定状态时的电位，静态电流Istatic也恢复为稳定状态时的电流值。

在缓冲器01所应用的稳压器02由重载转变为轻载或零载时，负载电流I_Load突然减小，稳压输出端OUT_LDO的输出信号VOUT_LDO的电压瞬间增大，缓冲输入端IN_buffer的输入信号VIN_buffer的电压增大，致使控制信号ctrl减小，导致反馈节点VF_B的电压减小。比较器OP的输出电压减小，致使控制第一晶体管M1的栅极电压减小，沟道电流增大，此时，第一晶体管M1的栅源电压的绝对值|Vgs|增大，同时第一晶体管M1的沟道电流增大，导致源漏电压的绝对值|Vds|减小，不再满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1由饱和状态进入线性状态，第一晶体管M1的沟道电流受动态电流控制单元20和动态电流Idymanic控制，静态电流Istatic等于较大的动态电流Idymanic，使得缓冲输出端OUT_buffer的电压快速抬高，流经功率晶体管MP的电流减小，稳压器02的稳压输出端OUT_LDO的输出信号VOUT_LDO快速恢复至稳定状态。同时，反馈节点VF_B的电压也恢复至参考信号端Vref_dy的电位，第一晶体管M1的栅极电压减小为稳定状态时的电位，满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1由线性状态进入饱和状态，第一晶体管M1的沟道电流不再受动态电流控制单元20和动态电流Idymanic控制，第一晶体管M1的沟道电流受其栅极电压的影响，第一晶体管M1的静态电流Istatic也恢复为稳定状态时的电流大小，此时，动态电流Idymanic等于较小的静态电流Istatic。

可选的，图10是本发明实施例提供的又一种缓冲器的结构示意图。参考图10，动态电流控制单元20包括第二晶体管M2和第三晶体管M3；第二晶体管M2的第一电极与静态电流控制单元10电连接；第二晶体管M2的第二电极与第一节点N1电连接；第三晶体管M3的第一电极耦接于第一电源端VP；第三晶体管M3的第二电极、第三晶体管M3的栅极和第二晶体管M2的栅极均耦接于第二电源端VN。

其中，第二晶体管M2的沟道电流即为动态电流Idymanic，在第二晶体管M2处于饱和状态时，动态电流Idymanic的大小受第二晶体管M2的栅源电压的影响。可以理解的是，在第二晶体管M2处于饱和状态时，静态电流Istatic等于较大的动态电流Idymanic。

示例性的，以第一晶体管M1、第二晶体管M2和第三晶体管M3均为P沟道MOS管为例。在缓冲器01所应用的稳压器02处于轻载或重载的稳定状态，或者由零载或轻载转变为重载时，控制信号ctrl的电流较大，第一晶体管M1的栅源电压的绝对值|Vgs|较小，满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1均处于饱和状态，此时，第一晶体管M1的源漏电压的绝对值|Vds|较大，致使第二晶体管M2的源漏电压的绝对值|Vds|偏小，不满足|Vds|＞|Vgs|-|Vth|，使得第二晶体管M2处于线性状态，第二晶体管M2的沟道电流受其源漏电压影响，第二晶体管M2的源漏电压又受第一晶体管M1影响，即动态电流Idymanic由静态电流Istatic决定，动态电流Idymanic等于较小的静态电流Istatic。

在缓冲器01所应用的稳压器02由重载转变为轻载或零载时，缓冲输入端IN_buffer的输入信号VIN_buffer的电压增大，控制信号ctrl减小，导致比较器OP的输出电压减小，第一晶体管M1的栅极电压减小，沟道电流增大，第一晶体管M1的栅源电压的绝对值|Vgs|增大，同时沟道电流增大，导致源漏电压的绝对值|Vds|减小，不再满足|Vds|＞|Vgs|-|Vth|，第一晶体管M1由饱和状态进入线性状态。第一节点N1的电压（即缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压）的变化相对于第一晶体管M1和第二晶体管M2具有滞后性，因此，在第一晶体管M1的源漏电压的绝对值|Vds|减小时，缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压还未增大，致使第二晶体管M2的源漏电压的绝对值|Vds|增大，第二晶体管M2由线性状态进入饱和状态，此时，静态电流Istatic受第一晶体管M1的源漏电压影响，第一晶体管M1的源漏电压又受第二晶体管M2影响，即静态电流Istatic由动态电流Idymanic决定，第二晶体管M2沟道内的电流逐渐释放，静态电流Istatic等于较大的动态电流Idymanic。在将缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压快速抬高后，第二晶体管M2的源漏电压的绝对值|Vds|减小，不再满足|Vds|＞|Vgs|-|Vth|，第二晶体管M2由饱和状态进入线性状态，动态电流Idymanic受第二晶体管M2的源漏电压影响，此时，动态电流Idymanic由静态电流Istatic决定，动态电流Idymanic等于较小的静态电流Istatic，缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压稳定，不再增大。

第三晶体管M3的栅极与第二晶体管M2的栅极电连接，第三晶体管M3的栅极与第二晶体管M2形成电流镜电路，在第三晶体管M3和第二晶体管M2均处于饱和状态时，如果第三晶体管M3的沟道电流发生变化，第二晶体管M2沟道电流也随之变化，即通过控制流经第三晶体管M3的电流，可以控制动态电流Idymanic的大小，以此来控制动态电流Idymanic抬高缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压时的大小。在一实施方式中，第二晶体管M2与第三晶体管M3的结构和尺寸均相同，即第二晶体管M2与第三晶体管M3的材质、宽/长比等物理参数均相同，以便于通过控制流经第三晶体管M3的电流准确控制第二晶体管M2的沟道电流。

在本发明实施例中，第三晶体管M3的栅极、第一电极和第二电极的电压均为固定值，且第三晶体管M3一直处于饱和状态，因此，第三晶体管M3的沟道电流为固定值，在第二晶体管M2处于饱和状态时，动态电流Idymanic也可以为固定值。需要说明的是，动态电流Idymanic为固定值不是指第二晶体管M2处于饱和状态时，动态电流Idymanic一直为固定值，而是指每次在缓冲输出端OUT需要较大的电流驱动时，动态电流Idymanic可达到的最大电流值为固定值。

可选的，继续参考图10，动态电流控制单元20还包括第四晶体管M4；第四晶体管M4的第一电极与第一电源端VP电连接；第四晶体管M4的第二电极与第三晶体管M3的第一电极电连接；第四晶体管M4的栅极与固定电源电连接；静态电流控制单元10包括第一晶体管M1；第一晶体管M1的第一电极与第一电源端VP电连接；第一晶体管M1的第二电极与第二晶体管M2的第一电极电连接；第四晶体管M4与第一晶体管M1的结构和尺寸均相同。

示例性的，以第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4为P沟道MOS管为例。第三晶体管M3与第二晶体管M2镜像对称，第四晶体管M4与第一晶体管M1也镜像对称，在缓冲器01所应用的稳压器02由重载转变为轻载或零载时，第二晶体管M2处于饱和状态，使得第三晶体管M3的源极电压与第二晶体管M2的源极电压相同，进而使得第三晶体管M3的栅源电压与第二晶体管M2的栅源电压相同，有利于通过第三晶体管M3控制第二晶体管M2的沟道电流，精准控制动态电流Idymanic。

在一可选的实施例中，固定电源的电压等于第四晶体管M4处于线性状态时的栅极电压，如此，可使得第四晶体管M4一直处于线性状态，第三晶体管M3的沟道电流不受第四晶体管M4影响，示例性的，第四晶体管M4处于线性状态时的栅极电压为零，固定电源可以是地信号，也为零电压，固定电源的电压与第四晶体管M4处于线性状态时的栅极电压保持一致。在缓冲器01所应用的稳压器由重载转变为轻载或零载时，第一晶体管M1处于线性状态，此时，第四晶体管M4的源漏极电压与第一晶体管M1的源漏极电压相同，使得第三晶体管M3的栅源电压与第二晶体管M2的栅源电压相同，同时，第四晶体管M4的栅极电压与第一晶体管M1的栅极电压相同，致使第四晶体管M4的沟道电流与第一晶体管M1的沟道电流相同。

可选的，继续参考图10，动态电流控制单元20还包括电流源IB；电流源IB电连接于第三晶体管M3的第二电极与第二电源端VN之间。如此，可以限定第三晶体管M3的沟道电流至合适的大小，避免第三晶体管M3完全导通时的沟道电流过大，损坏缓冲器01；此外，通过电流源IB限制第三晶体管M3的沟道电流还有利于降低缓冲器01的功耗。

可选的，图11是本发明实施例提供的又一种缓冲器的结构示意图。参考图11，第二晶体管M2包括多个子晶体管M21；子晶体管M21与第三晶体管M3的结构和尺寸均相同；各子晶体管M21的第一电极均与静态电流控制单元10电连接；各子晶体管M21的第二电极均与第一节点N1电连接；各子晶体管M21的栅极均与第三晶体管M3的栅极电连接。

示例性的，以第一晶体管M1、第二晶体管M2、第三晶体管M3和子晶体管M21为P沟道MOS管为例。第二晶体管M2包括K个多个子晶体管M21，第三晶体管M3同时与K个多个子晶体管M21镜像，在缓冲器01所应用的稳压器02由重载转变为轻载或零载时，子晶体管M21处于饱和状态，第三晶体管M3的沟道电流等于子晶体管M21的沟道电流，即动态电流Idymanic等于K倍的第三晶体管M3的沟道电流。如此，可以在加快缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压增大的同时，减小第三晶体管M3的沟道电流，有利于降低缓冲器01的功耗，从而在将缓冲器01应用于稳压器02时，有利于稳压器02的低功耗和快速响应。

基于同一发明构思，本发明实施例还提供一种稳压器，参考图5，稳压器02包括功率晶体管MP、稳压输出端OUT_LDO、反馈单元40、比较放大器EA和本发明实施例所提供的缓冲器01，与前文相同之处不再赘述。

示例性的，以功率晶体管MP为P沟道MOS管，反馈单元40与比较放大器EA的同相输入端电连接为例。稳压器02的增益为Gain=g_m1×g_m2×g_m3×R_O，其中，g_m1为比较放大器EA的跨导，g_m2为功率晶体管MP的跨导，g_m3为缓冲器01的跨导，R_O为稳压器02的输出阻抗，本发明实施例所提供的缓冲器01的增益大于1，增大了稳压器02的带载能力，无需再增加功率晶体管MP的数量和尺寸来提高稳压器02的带载能力。当与稳压输出端OUT_LDO连接的负载突然切换为重载时，稳压输出端OUT_LDO的输出信号VOUT_LDO的电压减小，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压也减小，缓冲器01可以提供较小的静态电流Istatic，以减小缓冲器01的缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压，使得功率晶体管MP的电流增大，将稳压输出端OUT_LDO的电压快速抬高至稳定状态时的电压；当与稳压输出端OUT_LDO连接的负载突然切换为轻载时，稳压输出端OUT_LDO的电压增大，缓冲器01的缓冲输入端IN_buffer的输入信号VIN_buffer的电压也增大，缓冲器01可以提供较大的动态电流Idymanic，以增大缓冲器01的缓冲输出端OUT_buffer的输出信号VOUT_buffer的电压，使得功率晶体管MP的电流减小，将稳压输出端OUT_LDO的电压减小至稳定状态时的电压。如此，通过低功耗、小尺寸的功率晶体管MP即可实现稳压器02的大增益、大带载能力、小过冲/欠冲电压和快速响应。

基于同一发明构思，本发明实施例还提供一种硅基显示面板，图12是本发明实施例提供的一种硅基显示面板的结构示意图。参考图12，硅基显示面板03包括：硅基衬底010、显示单元020和稳压器02；稳压器02和显示单元020均形成于硅基衬底010上。

示例性的，该硅基显示面板03包括硅基衬底010、显示单元020、稳压器02以及电连接于显示单元020与稳压器之间的负载电路030。其中，显示单元020可以包括阵列排布的多个像素P，该显示单元020的各像素能够在负载电路030的控制下进行显示发光；且稳压器02能够通过负载电路030将稳压电源提供至显示单元020的各像素P。同时，硅基显示面板的稳压器02、负载电路030以及显示单元020均形成于硅基衬底010的一侧。

可选的，继续参考图12，硅基显示面板还包括电源模块040；像素P包括发光元件（图中未示出发光元件）；电源模040块通过稳压器02与发光元件电连接；电源模块040用于通过稳压器02为发光元件提供稳定的电源信号。

基于同一发明构思，本发明实施例还提供一种显示装置，图13是本发明实施例提供的一种显示装置的结构示意图，如图13，该显示装置04包括本发明实施例提供的硅基显示面板03。本发明实施例提供的显示装置04可以为图13所示的智能眼镜，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：手机、电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种缓冲器，其特征在于，包括：静态电流控制单元、动态电流控制单元、源极跟随单元、缓冲输入端、缓冲输出端、第一电源端和第二电源端；

所述源极跟随单元分别与所述缓冲输入端、所述静态电流控制单元和所述动态电流控制单元电连接，且所述源极跟随单元与所述动态电流控制单元电连接于第一节点；所述源极跟随单元用于响应所述缓冲输入端的输入信号，调整向所述静态电流控制单元提供的控制信号；

所述静态电流控制单元还分别与第一电源、所述动态电流控制单元和所述第二电源端电连接；所述静态电流控制单元用于在所述输入信号与所述第二电源端的第二电源信号的电压差小于或等于第一设定值时，响应所述控制信号，调整流经所述第一电源端和所述第一节点之间的通路的静态电流；

所述动态电流控制单元还分别与所述第一电源端和所述第二电源端电连接；所述动态电流控制单元用于在所述输入信号与所述第一电源端的第一电源信号的电压差小于或等于第二设定值时，调整流经所述第一电源端和所述第一节点之间的通路的动态电流；

其中，所述第一节点为所述缓冲输出端。

2.根据权利要求1所述的缓冲器，其特征在于，所述静态电流控制单元包括第一晶体管和阻抗单元；

所述第一晶体管的第一电极与所述第一电源端电连接；所述第一晶体管的第二电极与所述动态电流控制单元电连接；所述第一晶体管的栅极耦接于反馈节点；

所述阻抗单元的一端与所述源极跟随单元电连接于所述反馈节点，所述阻抗单元的另一端与所述第二电源端电连接。

3.根据权利要求2所述的缓冲器，其特征在于，所述静态电流控制单元还包括稳压模块和参考信号端；

所述稳压模块分别与所述反馈节点和所述第一晶体管的栅极电连接；

所述稳压模块用于将所述反馈节点的电压稳定在所述参考信号端的电位，以及在所述输入信号发生变化时，响应所述控制信号。

4.根据权利要求3所述的缓冲器，其特征在于，所述稳压模块包括比较器；

所述比较器的同相输入端与所述反馈节点电连接；所述比较器的反相输入端与所述参考信号端电连接；所述比较器的输出端与所述第一晶体管的栅极电连接。

5.根据权利要求1所述的缓冲器，其特征在于，所述动态电流控制单元包括第二晶体管和第三晶体管；

所述第二晶体管的第一电极与所述静态电流控制单元电连接；所述第二晶体管的第二电极与所述第一节点电连接；所述第三晶体管的第一电极耦接于第一电源端；所述第三晶体管的第二电极、所述第三晶体管的栅极和所述第二晶体管的栅极均耦接于所述第二电源端。

6.根据权利要求5所述的缓冲器，其特征在于，所述第二晶体管与所述第三晶体管的结构和尺寸均相同。

7.根据权利要求6所述的缓冲器，其特征在于，所述第二晶体管包括多个子晶体管；所述子晶体管与所述第三晶体管的结构和尺寸均相同；

各所述子晶体管的第一电极均与所述静态电流控制单元电连接；各所述子晶体管的第二电极均与所述第一节点电连接；各所述子晶体管的栅极均与所述第三晶体管的栅极电连接。

8.根据权利要求5所述的缓冲器，其特征在于，所述动态电流控制单元还包括第四晶体管；

所述第四晶体管的第一电极与所述第一电源端电连接；所述第四晶体管的第二电极与所述第三晶体管的第一电极电连接；所述第四晶体管的栅极与固定电源电连接；

所述静态电流控制单元包括第一晶体管；所述第一晶体管的第一电极与所述第一电源端电连接；所述第一晶体管的第二电极与所述第二晶体管的第一电极电连接；

所述第四晶体管与所述第一晶体管的结构和尺寸均相同。

9.根据权利要求5所述的缓冲器，其特征在于，所述动态电流控制单元还包括电流源；

所述电流源电连接于所述第三晶体管的第二电极与所述第二电源端之间。

10.根据权利要求1所述的缓冲器，其特征在于，所述源极跟随单元包括源极跟随晶体管；

所述源极跟随晶体管的第一电极与所述第一节点电连接；所述源极跟随晶体管的第二电极与所述静态电流控制单元电连接；所述源极跟随晶体管的栅极与所述缓冲输入端电连接。

11.一种稳压器，其特征在于，所述稳压器包括功率晶体管、稳压输出端、反馈单元、比较放大器和权利要求1-10任一项所述的缓冲器；

所述功率晶体管的第一电极与所述第一电源电连接；所述功率晶体管的第二电极与所述稳压输出端电连接；所述功率晶体管的栅极与所述缓冲器的输出端电连接；

所述反馈单元分别与所述稳压输出端和所述比较放大器电连接；所述比较放大器的输出端与所述缓冲器的输入端电连接。

12.一种硅基显示面板，其特征在于，包括：硅基衬底、显示单元和权利要求11所述的稳压器；

所述稳压器和所述显示单元均形成于所述硅基衬底上；所述稳压器用于为所述显示单元提供稳定的电信号。

13.根据权利要求12所述的硅基显示面板，其特征在于，所述硅基显示面板还包括电源模块；所述显示单元包括发光元件；

所述电源模块通过所述稳压器与所述发光元件电连接；所述电源模块用于通过所述稳压器为所述发光元件提供稳定的电源信号。

14.一种显示装置，其特征在于，包括：权利要求12-13任一项所述的硅基显示面板。