CN220603913U

CN220603913U - 一种最大电压自动选择电路

Info

Publication number: CN220603913U
Application number: CN202321639121.1U
Authority: CN
Inventors: 岳宏卫; 韦家锐; 许仕海; 韦善于
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2023-06-27
Filing date: 2023-06-27
Publication date: 2024-03-15
Anticipated expiration: 2033-06-27

Abstract

本实用新型公开了一种最大电压自动选择电路，属于模拟集成电路技术领域。本实用新型提出的最大电压自动选择电路，包括偏置电路、共源共栅电流镜像电路、最大电压比较电路、施密特触发器、最大电压选择开关；最大电压比较电路将输入电压转换成相应的电流，然后自动根据电流的大小对储能电容进行充放电；施密特触发器将最大电压比较电路的结果整形后，从而驱动最大电压选择开关选出最大电压；本实用新型创新性的使用NMOS管储能电容代替普通金属电容，从而减少电路的面积；将电压转换成电流比较的方式和施密特触发器不仅增加了电路的速度和精度，也提高了电路的稳定性；各条支路的电流都在纳安级，因此整个电路的总功耗极小。

Description

一种最大电压自动选择电路

技术领域

本实用新型属于模拟集成电路设计技术领域，具体涉及一种最大电压自动选择电路。

背景技术

在模拟芯片应用中，比如PMIC、EEPROM、SOC、OTP等模拟电路系统中，很多情况下会出现多个电源的情况。而某些电路模块对于供电电压有最小值的要求，低于一定值就不能正常工作。因此最大电压自动选择电路可以在多个电源间进行跟踪选择，从中选出最大的电压共有需要的电路模块使用。如果最大电压选择电路不能快速且精确的将最大电压选择出来，模拟电路系统的性能会受到影响。传统的电压选择电路通常通过一路导通开关来实现被选择电压的输出，速度有限，稳定性也不高，而且没有对电路做低功耗处理。

发明内容

针对上述问题，本实用新型提出了一种最大电压自动选择电路，使用NMOS管储能电容代替普通金属电容，能大大减少电路的版图面积；将电压比较转成电流比较的方式以及施密特触发器的使用不仅增加了电压比较的速度和精度，也提高了电路的稳定性；基准电流电路产生的电流和镜像电路的支路电流都在纳安级，因此整个电路的总功耗极小。

针对现有技术和上述不足之处，本实用新型通过以下设计方案来实现：

一种最大电压自动选择电路，包括偏置电路(100)、共源共栅电流镜像电路(200)、最大电压比较电路(300)、施密特触发器、最大电压选择开关。

所述偏置电路(100)包括基准电流产生电路(101)和偏置电压产生电路(102)，用来产生基准电流和偏置电压；所述共源共栅电流镜像电路(200)采用共源共栅电流镜像结构，将基准电流复制后作为最大电压比较电路(300)的电流源；所述最大电压比较电路(300)由共源共栅电流源、保护电阻、储能电容MNC构成；所述施密特触发器将最大电压比较电路的结果整形后，再去驱动最大电压选择开关；所述最大电压选择开关采用互补CMOS结构，导通后将最大电压传到输出端。

进一步的是，所述的基准电流产生电路(101)由NMOS管MN1、电阻RS、PMOS管MP1、PMOS管MP2构成；NMOS管MN1的栅极接理想的电压偏置VREF，源极接电阻RS形成源极负反馈，漏极和PMOS管MP1的漏极以及PMOS管MP2的栅极相连接；电阻RS一端接NMOS管MN1的源极，另一端接地；PMOS管MP1的源极和PMOS管MP2的漏极相连接，PMOS管MP1的栅极接偏置电压VBP2；PMOS管MP2的源极接电源电压VINA。

进一步的是，所述的偏置电压产生电路(102)由PMOS管MP3、PMOS管MP4、PMOS管MP5、NMOS管MN2、NMOS管MN3构成；PMOS管MP3的源极接电源电压VINA，栅极接偏置电压VBP1，漏极和PMOS管MP4的源极相连接；PMOS管MP4的栅极接偏置电压VBP2，漏极和NMOS管MN2的漏极相连接；PMOS管MP5将栅漏短接之后和NMOS管MN3的漏接相连，源极接电源电压VINA；NMOS管MN2将栅漏短接之后和PMOS管MP4的漏极以及NMOS管MN3的栅极相连，源极则接地；NMOS管MN3的源极接地。

进一步的是，所述的共源共栅电流镜像电路(200)由PMOS管MP6、PMOS管MP7、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9构成；PMOS管MP6的源极接电源电压VINA，栅极接偏置电压VBP1，漏极和PMOS管MP7的源极相连；PMOS管MP7的栅极接偏置电压VBP2，漏极和NMOS管MN4的漏极以及NMOS管MN5的栅极相连；NMOS管MN4的栅极接偏置电压VBN1，源极和NMOS管MN5的漏极相连；NMOS管MN5的源极接地；NMOS管MN7和NMOS管MN9的栅极都接偏置电压VBN2，源极都接地，NMOS管MN7的漏极接NMOS管MN6的源极，NMOS管MN9的漏极接NMOS管MN8的源极；NMOS管MN6和NMOS管MN8的栅极都接偏置电压VBN1，NMOS管MN6的漏极接VG节点，NMOS管MN8的漏极接VC节点。

进一步的是，所述的最大电压比较电路(300)由电阻RN、电阻RP、PMOS管MP8、PMOS管MP9、储能电容MNC、两路共源共栅电流源构成；电阻RN一端和输入电压VIN相连，另一端和PMOS管MP8的源极相连；电阻RP一端和输入电压VIP相连，另一端和PMOS管MP9的源极相连；PMOS管MP8将栅漏短接后和PMOS管MP9的栅极相连；PMOS管MP8和PMOS管MP9的源极分别与一路共源共栅电流源相连；储能电容MNC是MOS电容，通过将NMOS管的源漏接地，栅极接VC节点形成。

进一步的是，所述的施密特触发器将最大电压比较电路的结果，也即储能电容MNC两端的电压整形后，进入反相器INV1后的输出记为SA；SA信号进入反相器INV2后的输出记为SB；因此SA和SB互为一对逻辑相反的信号。

进一步的是，所述的最大电压选择开关是互补CMOS开关；其中VIN支路开关由NMOS管MN10、PMOS管MP10构成；其中VIP支路开关由NMOS管MN11、PMOS管MP11构成；NMOS管MN10的栅极接SB信号，PMOS管MP10的栅极接SA信号，NMOS管MN10的漏极和PMOS管MP10的源极相连后与输入信号VIN相接，NMOS管MN10的源极和PMOS管MP10的漏极相连后与输出信号VOUT相接；NMOS管MN11的栅极接SA信号，PMOS管MP11的栅极接SB信号，NMOS管MN11的漏极和PMOS管MP11的源极相连后与输入信号VIP相接，NMOS管MN11的源极和PMOS管MP11的漏极相连后与输出信号VOUT相接。

进一步的是，所述施密特触发器、反相器INV1以及反相器INV2的供电电压为输出电压VOUT。

本实用新型提供的最大电压自动选择电路，具有以下有益效果：

(1)使用NMOS管储能电容代替普通金属电容，能大大减少电路的版图面积。

(2)将电压比较转成电流比较的方式以及施密特触发器的使用不仅增加了电压比较的速度和精度，也提高了电路的稳定性。

(3)基准电流电路和镜像电路产生的电流都在纳安级，因此整个电路的总功耗极小。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单介绍，下面描述中的附图仅仅是本实用新型中记录的一些实施例，对于本领域的普通技术人员而言，在不付出掺创造性劳动的前提下，还可以根据这些附图获得其他得附图。

图1是本实用新型的一种最大电压自动选择电路的无偏置电路细节的结构示意图；

图2为本实用新型的一种最大电压自动选择电路的完整电路结构示意图；

图3为本实用新型中MOS电容容值MNC与其栅极电压VG的关系示意图；

图4为本实用新型的一种最大电压自动选择电路的最终仿真结果示意图；

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合附图对本实用新型的具体实施方式详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示个根据附图描述的本实用新型的实施方式仅仅是示例性，并且不限于这些实施方式。

此外，还需要说明的是，为了避免因不必要的细节而模糊了本实用新型，在附图中国仅仅示出了与根据本实用新型的方案密切相关的结构和/或处理步骤，而省略了与本实用新型关系不大的其他细节。

以及，在本实用新型的描述中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

请参阅电路结构图1，本实用新型实施例包括：偏置电路(100)、共源共栅电流镜像电路(200)、最大电压比较电路(300)、施密特触发器、最大电压选择开关。

本实施例中，最大电压自动选择电路的目的是精确且快速的将不断变化的两路输入电压中的最大电压选择出来并传至输出端。

如图2完整电路结构示意图所示，本实施例中基准电流产生电路(101)的原理为：理想的电压偏置VREF加在NMOS管MN1的栅极上，MN1导通之后上产生的源极电压VS通过电阻RS产生基准电流；通过增加电阻RS的阻值，可以将基准电流的值减少至纳安级别。其电压电流关系如下两个式子所示：

本实施例中偏置电压产生电路(102)的原理为：PMOS管MP3和PMOS管PM4组成的共源共栅电流镜将基准电流IREF等比例复制后，流过栅漏短接的NMOS管MN2后产生偏置电压VBN1；而NMOS管MN2将将基准电流IREF等比例复制到NMOS管MN3后，流过，栅漏短接的PMOS管MP5后产生偏置电压VBP2。其电压电流关系如下两个式子所示：

本实施例中最大电压比较电路(300)的原理为：基准电流IREF经过两次共源共栅电流镜的等比例复制后作为最大电压比较电路(300)的电流源；由于电流源的缘故，输入电压VIN所在的支路电流一直维持在IREF不变；而输入电压VIP所在的支路电流则不同，此时如果输入电压VIP>输入电压VIN，则PMOS管MP9的源极电压将比PMOS管MP9的源极电压大，PMOS管MP9上的电流也将大于下方电流源的电流，多余的电流则流向储能电容MNC，将VC节点的电压拉高；如果输入电压VIP<输入电压VIN，则PMOS管MP9的源极电压将比PMOS管MP9的源极电压小，PMOS管MP9上的电流也将大于下方电流源的电流，储能电容MNC向电流源支路放电，直到VC节点的电压拉低。因此有如下关系：VIP>VIN时VC电压为高；VIP<VIN时VC电压为低。

由上述分析可知，VC节点电压为高时，经过施密特触发器整形后输出低电平，又经过反相器INV1后得到高电平的SA信号，高电平的SA信号经过反相器INV2后得到低电平的SB信号；VC节点电压为低时，经过施密特触发器整形后输出高电平，又经过反相器INV1后输出低电平的SA信号，低电平的SA信号经过反相器INV2后输出高电平的SB信号。

本实施例中最大电压选择开关的原理为：当SA为高电平、SB为低电平时，VIP支路开关导通，VIN支路开关关闭，VOUT＝VIP；当SA为低电平、SB为高电平时，VIN支路开关导通，VIP支路开关关闭，VOUT＝VIN。

通过以上分析，最终梳理出电路中各节点电压信号的关系如下表1所示：

输入关系

VC

SA

SB

开关400

开关500

VOUT

VIN>VIP

低

高

导通

关闭

VIN

VIN<VIP

高

低

关闭

导通

VIP

表1

图3为本实用新型中MOS电容容值MNC与其栅极电压VG的关系示意图。图中曲线表明了MOS电容容值MNC与加在栅极上的电压关系，虽然电容容值在栅极电压变化的过程中并不是恒定不变的，但是这并不影响本实用新型的最大电压自动选择电路的正常功能。

图4为本实用新型的一种最大电压自动选择电路的最终仿真结果示意图。图中曲线表明本实用新型的一种最大电压自动选择电路能精确且快速的将不断变化的两路输入电压中的最大电压选择出来并传至输出端。

此外，需要说明的是，在本说明书中，“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims

1.一种最大电压自动选择电路，其特征在于，包括偏置电路(100)、共源共栅电流镜像电路(200)、最大电压比较电路(300)、施密特触发器、最大电压选择开关；所述偏置电路(100)包括基准电流产生电路(101)和偏置电压产生电路(102)，用来产生基准电流和偏置电压；所述共源共栅电流镜像电路(200)采用共源共栅电流镜像结构，将基准电流复制后作为最大电压比较电路(300)的电流源；所述最大电压比较电路(300)由共源共栅电流源、保护电阻、储能电容MNC构成；所述施密特触发器将最大电压比较电路的结果整形后，再去驱动最大电压选择开关；所述最大电压选择开关采用互补CMOS结构，导通后将最大电压传到输出端。

2.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的基准电流产生电路(101)由NMOS管MN1、电阻RS、PMOS管MP1、PMOS管MP2构成；NMOS管MN1的栅极接理想的电压偏置VREF，源极接电阻RS形成源极负反馈，漏极和PMOS管MP1的漏极以及PMOS管MP2的栅极相连接；电阻RS一端接NMOS管MN1的源极，另一端接地；PMOS管MP1的源极和PMOS管MP2的漏极相连接，PMOS管MP1的栅极接偏置电压VBP2；PMOS管MP2的源极接电源电压VINA。

3.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的偏置电压产生电路(102)由PMOS管MP3、PMOS管MP4、PMOS管MP5、NMOS管MN2、NMOS管MN3构成；PMOS管MP3的源极接电源电压VINA，栅极接偏置电压VBP1，漏极和PMOS管MP4的源极相连接；PMOS管MP4的栅极接偏置电压VBP2，漏极和NMOS管MN2的漏极相连接；PMOS管MP5将栅漏短接之后和NMOS管MN3的漏接相连，源极接电源电压VINA；NMOS管MN2将栅漏短接之后和PMOS管MP4的漏极以及NMOS管MN3的栅极相连，源极则接地；NMOS管MN3的源极接地。

4.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的共源共栅电流镜像电路(200)由PMOS管MP6、PMOS管MP7、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9构成；PMOS管MP6的源极接电源电压VINA，栅极接偏置电压VBP1，漏极和PMOS管MP7的源极相连；PMOS管MP7的栅极接偏置电压VBP2，漏极和NMOS管MN4的漏极以及NMOS管MN5的栅极相连；NMOS管MN4的栅极接偏置电压VBN1，源极和NMOS管MN5的漏极相连；NMOS管MN5的源极接地；NMOS管MN7和NMOS管MN9的栅极都接偏置电压VBN2，源极都接地，NMOS管MN7的漏极接NMOS管MN6的源极，NMOS管MN9的漏极接NMOS管MN8的源极；NMOS管MN6和NMOS管MN8的栅极都接偏置电压VBN1，NMOS管MN6的漏极接VG节点，NMOS管MN8的漏极接VC节点。

5.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的最大电压比较电路(300)由电阻RN、电阻RP、PMOS管MP8、PMOS管MP9、储能电容MNC、两路共源共栅电流源构成；电阻RN一端和输入电压VIN相连，另一端和PMOS管MP8的源极相连；电阻RP一端和输入电压VIP相连，另一端和PMOS管MP9的源极相连；PMOS管MP8将栅漏短接后和PMOS管MP9的栅极相连；PMOS管MP8和PMOS管MP9的源极分别与一路共源共栅电流源相连；储能电容MNC是MOS电容，通过将NMOS管的源漏接地，栅极接VC节点形成。

6.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的施密特触发器将最大电压比较电路的结果，也即储能电容MNC两端的电压整形后，进入反相器INV1后的输出记为SA；SA信号进入反相器INV2后的输出记为SB；因此SA和SB互为一对逻辑相反的信号。

7.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述的最大电压选择开关是互补CMOS开关；其中VIN支路开关由NMOS管MN10、PMOS管MP10构成；其中VIP支路开关由NMOS管MN11、PMOS管MP11构成；NMOS管MN10的栅极接SB信号，PMOS管MP10的栅极接SA信号，NMOS管MN10的漏极和PMOS管MP10的源极相连后与输入信号VIN相接，NMOS管MN10的源极和PMOS管MP10的漏极相连后与输出信号VOUT相接；NMOS管MN11的栅极接SA信号，PMOS管MP11的栅极接SB信号，NMOS管MN11的漏极和PMOS管MP11的源极相连后与输入信号VIP相接，NMOS管MN11的源极和PMOS管MP11的漏极相连后与输出信号VOUT相接。

8.根据权利要求1所述的最大电压自动选择电路，其特征在于：所述施密特触发器、反相器INV1以及反相器INV2的供电电压为两输入电压中的最大电压，即VOUT。