CN105867500A - 带隙基准源电路 - Google Patents

带隙基准源电路 Download PDF

Info

Publication number
CN105867500A
CN105867500A CN201610268920.0A CN201610268920A CN105867500A CN 105867500 A CN105867500 A CN 105867500A CN 201610268920 A CN201610268920 A CN 201610268920A CN 105867500 A CN105867500 A CN 105867500A
Authority
CN
China
Prior art keywords
pmos
nmos tube
electrode
drain
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610268920.0A
Other languages
English (en)
Other versions
CN105867500B (zh
Inventor
唐成伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610268920.0A priority Critical patent/CN105867500B/zh
Publication of CN105867500A publication Critical patent/CN105867500A/zh
Priority to US15/366,267 priority patent/US10067518B2/en
Application granted granted Critical
Publication of CN105867500B publication Critical patent/CN105867500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带隙基准源电路，包括：镜像电流支路、带隙路径和运算放大器；各镜像电流支路分别包括镜像和辅助PMOS管；各镜像PMOS管的漏极连接对应辅助PMOS管的源极，各辅助PMOS管的漏极连接到对应带隙路径的顶端；各镜像PMOS管的栅极都连接运算放大器的输出端；各辅助PMOS管的栅极连接第一偏置电压；各镜像和辅助PMOS管的衬底电极都连接到电源电压；运算放大器的输出端输出一个小于电源电压的高电平，第一偏置电压小于运算放大器的输出电压信号，电路工作时各辅助和镜像PMOS管的栅漏电压差小于使对应PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。本发明能降低衬底漏电流，提高基准电压的精度。

Description

带隙基准源电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种带隙基准源电路。
背景技术
一般在电源电压域为5V的应用中，由于工作电压一般都有正负10％的要求，即在5.5V的电源下必须保证正常工作，而由于高压报警VD的最低偏差不能影响到5.5V的正常工作，VD为voltage detector即电压检测器，通过电压检测器检测电压来判断电压是否超过了高压报警值，所以高压报警电压可能会到6V以上，譬如典型的高压报警VD为6V+/-0.4V，最低电压5.6V大于5.5V的正常工作电压，最高电压会到6.4V，即，当高压报警VD为6V+/-0.4V，有可能在5.6V时就发出高压报警，也有可能需要到6.4V时才发生高压报警，发生高压报警的电源电压值可能为6V+/-0.4V之间的任何值。而对于5V CMOS工艺，对于6.4V的电源电压，也即当电源电压为6.4V时器件可能还会正常工作，这样器件在某些状态下会有明显的衬底漏电，严重影响了带隙基准源的精度。
发明内容
本发明所要解决的技术问题是提供一种带隙基准源电路，能降低电路中的衬底漏电流，提高基准电压的精度。
为解决上述技术问题，本发明提供的带隙基准源电路包括：三个镜像电流支路、三个带隙路径和一个运算放大器。
三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压。
各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管。
各所述镜像电流支路的镜像PMOS管互为镜像，各所述镜像电流支路的镜像PMOS管的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述带隙路径的顶端。
三个所述带隙路径中的第三带隙路径作为输出路径，所述第三带隙路径的顶端输出基准电压；第一带隙路径的顶端和第二带隙路径的顶端连接到所述运算放大器的两个输入端。
各所述镜像电流支路的镜像PMOS管的栅极都连接到所述运算放大器的输出端；各所述镜像电流支路的所述辅助PMOS管的栅极连接在一起且连接第一偏置电压。
各所述镜像电流支路的镜像PMOS管的衬底电极和辅助PMOS管的衬底电极都连接到电源电压。
所述运算放大器的输出端输出一个小于所述电源电压的高电平，所述第一偏置电压小于所述运算放大器的输出电压信号，在带隙基准源电路工作时所述辅助PMOS管的使所述镜像PMOS管的漏极电压提升到使对应的所述镜像PMOS管的栅漏电压差小于使所述镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。
进一步的改进是，所述运算放大器采用折叠式差分共源共栅主体放大电路结构，由第一NMOS管和第二NMOS管组成两个差分输入的共源放大管，由第一PMOS管和第二PMOS管组成两个共栅放大管，所述第二PMOS管的漏极为所述运算放大器的输出端，所述第一PMOS管的源极和所述第二PMOS管的源极分别连一个由PMOS管组成的电流源电路，所述第一PMOS管的漏极通过一个辅助PMOS管连接负载电路；所述第一PMOS管的衬底电极和对应的辅助PMOS管的衬底电极都连接到电源电压；所述第一PMOS管对应的辅助PMOS管的栅极连接所述第一偏置电压，在带隙基准源电路工作时所述第一PMOS管对应的辅助PMOS管使所述第一PMOS管的漏极电压提升到使对应的所述第一PMOS管的栅漏电压差小于使所述第一PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。
进一步的改进是，所述镜像PMOS管的栅漏电压差小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。
进一步的改进是，所述镜像PMOS管的栅漏电压差和所述第一PMOS管的栅漏电压差都小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。
进一步的改进是，所述第一带隙路径由第一双极型晶体管组成，所述第二带隙路径由第一电阻和第二双极型晶体管串联形成，所述第三带隙路径由第二电阻和第三双极型晶体管串联形成，所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都采用集电极和基极连接在一起的二极管结构。
所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都为PNP晶体管；或者，所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都为NPN晶体管。
所述第一电阻的第一端连接所述第二双极型晶体管，所述第一电阻的第二端作为所述第二带隙路径的顶端。
所述第二电阻的第一端连接所述第三双极型晶体管，所述第二电阻的第二端作为所述第三带隙路径的顶端。
进一步的改进是，所述第一NMOS管的源极和所述第二NMOS管的源极都连接到作为电流源的第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接第二偏置电压；
所述第一偏置电压由第一偏置电路提供，所述第一偏置电路包括第四NMOS管、第五NMOS管和第六NMOS管，所述第六NMOS管的漏极连接电源电压，所述第六NMOS管的栅极连接所述运算放大器的输出端；所述第六NMOS管的源极连接所述第五NMOS管的漏极和栅极，所述第五NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极和衬底电极、所述第五NMOS管的衬底电极和所述第六NMOS管的衬底电极都接地；所述第四NMOS管的栅极连接所述第二偏置电压，所述第四NMOS管的漏极提供所述第一偏置电压。
进一步的改进是，所述第一PMOS管所对应的负载电路包括第七NMOS管和第八NMOS管，所述第二PMOS管所对应的负载电路包括第九NMOS管、第十NMOS管和第十一NMOS管，所述第七NMOS管的漏极、所述第一PMOS管所对应的辅助PMOS管的漏极、所述第八NMOS管的栅极和所述第十一NMOS管的栅极连接在一起，所述第七NMOS管的栅极、所述第十NMOS管的栅极和所述第九NMOS管的栅极都连接第三偏置电压，所述第七NMOS管的源极连接所述第八NMOS管的漏极，所述第八NMOS管的源极接地。
所述第九NMOS管的漏极连接所述第二PMOS管的漏极，所述第九NMOS管的源极和衬底电极连接所述第十NMOS管的漏极，所述第十NMOS管的源极连接所述第十一NMOS管的漏极，所述第十一NMOS管的源极接地。
所述第七NMOS管的衬底电极、所述第八NMOS管的衬底电极、所述第十NMOS管的衬底电极和所述第十一NMOS管的衬底电极都接地。
本发明通过在各镜像电流支路的镜像PMOS管的底部设置辅助PMOS管，辅助PMOS管能增加镜像PMOS管的漏极电压从而减少镜像PMOS管的栅漏电压差且将镜像PMOS管的栅漏电压差设置为小于使镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，这样能在电源电压增加时使镜像PMOS管的衬底漏电保持较低值；另外，辅助PMOS管的第一电压的设置也使辅助PMOS管的栅漏电压差小于使辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，从而能在电源电压增加时使辅助PMOS管的衬底漏电保持较低值，最后本发明能降低电路中的衬底漏电流，提高基准电压的精度。
本发明中运算放大器采用折叠式差分共源共栅主体放大电路结构，在共栅放大管中的第一PMOS管的漏极和负载电路之间也连接有一个辅助PMOS管，该辅助PMOS管也同样使第一PMOS管的漏极的电压得到了提升，并使第一PMOS管和对应的辅助PMOS管的栅漏电压差小于对应的PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，从而能进一步的降低电路中的衬底漏电流，提高基准电压的精度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有带隙基准源电路图；
图2A是PMOS器件衬底漏电流随源极电压变化的测试条件示意图；
图2B是PMOS器件衬底漏电流随源极电压变化的测试曲线；
图3是本发明实施例带隙基准源电路图。
具体实施方式
如图1所示，是现有带隙基准源电路图；带隙基准源电路包括主体电路101和运算放大器102，主体电路101中包括三个镜像电流支路、三个带隙路径和一个运算放大器；
各镜像电流支路分别由一个PMOS管实现，图1中分别为PMOS管MP0、MP1和MP2。PMOS管MP0、MP1和MP2的源极和衬底电极都接电源电压，PMOS管MP0、MP1和MP2的栅极都接运算放大器102的输出端，PMOS管MP0、MP1和MP2的漏极分别作为对应的镜像电流的输出端。
带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压Vref。图1中，第一带隙路径由PNP管Q0组成，第二带隙路径由电阻R0和PNP管Q1组成，第三带隙路径由电阻R1和PNP管Q2组成，PNP管Q0、Q1和Q2都采用集电极和基极连接在一起并都接地的连接方式，PNP管Q0的发射极连接PMOS管MP0的漏极输出信号V-到运算放大器101的第一个输入端；电阻R0的第一端连接PNP管Q1的发射极，电阻R0的第二端连接PMOS管MP1的漏极输出信号V+到运算放大器101的第二个输入端；电阻R1的第一端连接PNP管Q2的发射极，电阻R1的第二端连接PMOS管MP2的漏极并输出基准电压Vref。
运算放大器102采用由NMOS管MN1和MN2和PMOS管MP8和MP9形成的折叠式差分共源共栅主体放大电路结构，NMOS管MN1和MN2组成两个差分输入的共源放大管，PMOS管MP8和MP9组成两个共栅放大管。
NMOS管MN1的栅极连接信号V+，NMOS管MN2的栅极连接信号V-，NMOS管MN1和MN2的源极连接由NMOS管MN0组成的电流源，NMOS管MN0的栅极连偏置电压nbias1。
PMOS管MP8的源极连接由PMOS管MP6组成的电流源，PMOS管MP9的源极连接由PMOS管MP7组成的电流源，PMOS管MP6和MP7的栅极都连接偏置电压pbias1，PMOS管MP8和MP9的栅极都连接偏置电压pbias2。
PMOS管MP8的漏极连接有由NMOS管MN3和MN5串联形成的负载电路，PMOS管MP9的漏极连接有由NMOS管MN7、NM4和MN6串联形成的负载电路。NMOS管MN7、NM4和MN3的栅极都连接偏置电压nbias2，NMOS管MN5和MN6的栅极都连接到NMOS管MN3的漏极和PMOS管MP8的漏极且连接节点为节点netA。PMOS管MP9的漏极为运算放大器102的输出端且输出信号out。
图1所示的电路结构在电源电压较大时如为6.4V时会有明显的衬底漏电，严重影响了带隙基准源的精度。也即在带隙基准源的正常工作电压为5V正负10％时，电源电压最高可以到6.4V而不会产生报警，也即带隙基准源的电源电压会达到6.4V，在6.4V的条件下带隙基准源的衬底漏电流会较大，从而影响带隙基准源的精度。
对图1所示电路结构进行分析发现，带隙基准源的衬底漏电流主要来至于PMOS管，如PMOS管MP0、MP1、MP2和MP8，这几个PMOS管具有的共同特性是带隙基准源工作时漏极具有较低的电压，而栅极具有较高的电压，这使得这些PMOS管的栅漏电压差较大，从而使得带隙基准源的衬底漏电流较大。
上述PMOS管的具有较大的衬底漏电流的原因能够通过仿真测试来证明，如图2A所示，是PMOS器件衬底漏电流随源极电压变化的测试条件示意图；如图2B所示，是PMOS器件衬底漏电流随源极电压变化的测试曲线；通过仿真可以发现，在保持源端即源极电流为250nA的理想电流，漏端即漏极电压为0V，衬底电压为6.4V，将源端电压Vs从1.8V变化到6.4V，为了保持源端250nA恒定电流，栅极电压Vg跟随源端电压Vs变化，仿真衬底漏电流。图2B中，曲线301为栅极电压Vg跟随源端电压Vs变化的曲线；曲线302为衬底漏电流随随源端电压Vs变化的曲线；图2B中，虚直线303a和栅极电压Vg为纵坐标的3V位置相交，虚线直线303b和曲线302相交位置处对应于器件栅极和漏极电压差为3V时的情形，可以看出，器件栅极和漏极电压差大于3V时，衬底漏电开始明显增加，增加后的衬底漏电流很快就达到了nA的数量级，这会对250nA的源极电流产生影响，影响基准电压的精度；器件栅极和漏极电压差大于3V时，衬底漏电开始明显增加的原因为当器件栅极漏极电压差过大时，形成大的电场，导致衬底电流大幅增加。所以必须限制栅极和漏极的电压差。
如图3所示，是本发明实施例带隙基准源电路图，本发明实施例带隙基准源电路包括：三个镜像电流支路、三个带隙路径和一个运算放大器2；标记1对应于带隙基准源电路的主体部分，标记2对应于运算放大器。
三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压Vref。
各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管。本发明实施例中，各所述镜像电流支路对应的镜像PMOS管分别为镜像PMOS管MP0、MP1和MP2，镜像PMOS管MP0对应的辅助PMOS管为辅助PMOS管MP3，镜像PMOS管MP1对应的辅助PMOS管为辅助PMOS管MP4，镜像PMOS管MP2对应的辅助PMOS管为辅助PMOS管MP5。
各所述镜像电流支路的镜像PMOS管互为镜像，镜像PMOS管MP0、MP1和MP2的栅极连接在一起且连接所述运算放大器2的输出电压信号out；各所述镜像电流支路的镜像PMOS管MP0、MP1和MP2的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述带隙路径的顶端。
三个所述带隙路径中的第三带隙路径作为输出路径，所述第三带隙路径的顶端输出基准电压Vref；第一带隙路径的顶端和第二带隙路径的顶端连接到所述运算放大器2的两个输入端。
各所述镜像电流支路的镜像PMOS管的栅极都连接到所述运算放大器2的输出端；各所述镜像电流支路的所述辅助PMOS管的栅极连接在一起且连接第一偏置电压pbias0。
各所述镜像电流支路的镜像PMOS管的衬底电极和辅助PMOS管的衬底电极都连接到电源电压。
所述运算放大器2的输出端输出一个小于所述电源电压的高电平电压信号out，所述第一偏置电压pbias0小于所述运算放大器2的输出电压信号out，在带隙基准源电路工作时所述辅助PMOS管的使所述镜像PMOS管的漏极电压提升到使对应的所述镜像PMOS管的栅漏电压差小于使所述镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。
本发明实施例中，所述第一带隙路径由第一双极型晶体管Q0组成，所述第二带隙路径由第一电阻R0和第二双极型晶体管Q1串联形成，所述第三带隙路径由第二电阻R1和第三双极型晶体管Q2串联形成，所述第一双极型晶体管Q0、所述第二双极型晶体管Q1和所述第三双极型晶体管Q2都采用集电极和基极连接在一起的二极管结构。所述第一双极型晶体管Q0、所述第二双极型晶体管Q1和所述第三双极型晶体管Q2都为PNP晶体管。所述第一电阻R0的第一端连接所述第二双极型晶体管Q1，所述第一电阻R0的第二端作为所述第二带隙路径的顶端；所述第二电阻R1的第一端连接所述第三双极型晶体管Q2，所述第二电阻R1的第二端作为所述第三带隙路径的顶端。由图1所示可知，所述第二带隙路径的第一电阻R0两端的电压为所述第一双极型晶体管Q0和所述第二双极型晶体管Q1的基射电压差即：ΔVBE＝(VbeQ0-VbeQ1)；ΔVBE表示所述第一双极型晶体管Q0和所述第二双极型晶体管Q1的基射电压差，VbeQ0表示所述第一双极型晶体管Q0的基射电压，VbeQ1表示所述第二双极型晶体管Q1的基射电压；本发明实施例中所述第二双极型晶体管Q1的发射极面积要大于所述第一双极型晶体管Q0的发射极面积，这样能够使得VbeQ0大于VbeQ1。所以三个镜像电流支路的电流都是由ΔVBE/R0决定，R0表示第一电阻R0的电阻；最后基准电压Vref为所述第三双极型晶体管Q2的基射电压VbeQ2和第二电阻R1的两端的电压的和，第二电阻R1的两端的电压由ΔVBE×R1/R0，R1表示第二电阻R1的电阻，由于VbeQ2和ΔVBE×R1/R0的温度系数正好相反，所以温度系数相互抵消后能使基准电压Vref和温度无关。在其它实施例中，三个所述带隙路径能够做相应的变化，如：所述第一双极型晶体管Q0、所述第二双极型晶体管Q1和所述第三双极型晶体管Q2都为采用NPN晶体管；或者采用其它电路结构实现温度系数相互抵消。
所述运算放大器2采用折叠式差分共源共栅主体放大电路结构，由第一NMOS管MN1和第二NMOS管MN2组成两个差分输入的共源放大管，由第一PMOS管MP8和第二PMOS管MP9组成两个共栅放大管，所述第二PMOS管MP9的漏极为所述运算放大器2的输出端，所述第一PMOS管MP8的源极和所述第二PMOS管MP9的源极分别连一个由PMOS管组成的电流源电路。本发明实施例中，所述第一PMOS管MP8的源极连接由PMOS管MP6组成的电流源，所述第二PMOS管MP9的源极连接由PMOS管MP7组成的电流源；PMOS管MP6和MP7的源极和衬底电极都接电源电压，PMOS管MP6和MP7的栅极都接偏置电压pbias1。
所述第一NMOS管MN1的漏极连接所述第一PMOS管MP8的源极，所述第二NMOS管MN2的漏极连接所述第二PMOS管MP9的源极；所述第一PMOS管MP8的栅极和所述第二PMOS管MP9的栅极都连接偏置电压pbias2。
所述第一PMOS管MP8的漏极通过一个辅助PMOS管MP10连接负载电路；所述第一PMOS管MP8的衬底电极和对应的辅助PMOS管MP10的衬底电极都连接到电源电压；所述第一PMOS管MP8对应的辅助PMOS管MP10的栅极连接所述第一偏置电压pbias0，在带隙基准源电路工作时所述第一PMOS管MP8对应的辅助PMOS管MP10使所述第一PMOS管MP8的漏极电压提升到使对应的所述第一PMOS管MP8的栅漏电压差小于使所述第一PMOS管MP8的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管MP10的栅漏电压差也小于使所述辅助PMOS管MP10的衬底漏电流以纳安/伏的速率大幅增加的值。
较佳选择为，所述镜像PMOS管的栅漏电压差和所述第一PMOS管MP8的栅漏电压差都小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。根据图2B的仿真可以看出，PMOS管的栅漏电压差小于3V时能使PMOS管的衬底漏电流保持较低只，从而无法对nA级的各路径电流造成影响。
本发明实施例中，所述第一NMOS管MN1的源极和所述第二NMOS管MN2的源极都连接到作为电流源的第三NMOS管MN0的漏极，所述第三NMOS管MN0的源极接地，所述第三NMOS管MN0的栅极连接第二偏置电压nbias1。
所述第一偏置电压pbias0由第一偏置电路提供，所述第一偏置电路包括第四NMOS管MN8、第五NMOS管MN9和第六NMOS管MN10，所述第六NMOS管MN10的漏极连接电源电压，所述第六NMOS管MN10的栅极连接所述运算放大器2的输出端；所述第六NMOS管MN10的源极连接所述第五NMOS管MN9的漏极和栅极，所述第五NMOS管MN9的源极连接所述第四NMOS管MN8的漏极，所述第四NMOS管MN8的源极和衬底电极、所述第五NMOS管MN9的衬底电极和所述第六NMOS管MN10的衬底电极都接地；所述第四NMOS管MN8的栅极连接所述第二偏置电压nbias1，所述第四NMOS管MN8的漏极提供所述第一偏置电压pbias0。
所述第一PMOS管MP8所对应的负载电路包括第七NMOS管MN3和第八NMOS管MN5，所述第二PMOS管MP9所对应的负载电路包括第九NMOS管MN7、第十NMOS管MN4和第十一NMOS管MN6，所述第七NMOS管MN3的漏极、所述第一PMOS管MP8所对应的辅助PMOS管MP10的漏极、所述第八NMOS管MN5的栅极和所述第十一NMOS管MN6的栅极连接在一起，所述第七NMOS管MN3的栅极、所述第十NMOS管MN4的栅极和所述第九NMOS管MN7的栅极都连接第三偏置电压，所述第七NMOS管MN3的源极连接所述第八NMOS管MN5的漏极，所述第八NMOS管MN5的源极接地。
所述第九NMOS管MN7的漏极连接所述第二PMOS管MP9的漏极，所述第九NMOS管MN7的源极和衬底电极连接所述第十NMOS管MN4的漏极，所述第十NMOS管MN4的源极连接所述第十一NMOS管MN6的漏极，所述第十一NMOS管MN6的源极接地。本发明实施例中，所述第九NMOS管MN7为阈值电压接近0V的本位晶体管(native Mosfet)。
所述第七NMOS管MN3的衬底电极、所述第八NMOS管MN5的衬底电极、所述第十NMOS管MN4的衬底电极和所述第十一NMOS管MN6的衬底电极都接地。
图3中，节点netA为第一PMOS管MP8的漏极，节点netB为镜像PMOS管MP0的漏极，节点netC为镜像PMOS管MP1的漏极，节点netD为镜像PMOS管MP2的漏极，节点netE为辅助PMOS管MP10的漏极。本发明实施例通过设置辅助PMOS管MP10、MP3、MP4和MP5后，能够分别提升节点netA、节点netB、节点netC、节点netD的电压，使得对应的PMOS管的栅漏电压差减少，从而能降低各PMOS管的衬底漏电流，最终提高基准电压Vref的精度。
对于图1所示的现有电路，以一个0.13μm 5V CMOS工艺形成的电路为例，当电源电压为6.4V时：
对于PMOS管MP8和MP9有：
Vmp8gate＝Vmp9gate＝5.065V；
VnetA＝750mV，Imp8sub＝10nA；
Vout＝5.36V，Imp9sub＝0。
同样的情况，对于PMOS管MP0,MP1和MP2有
Vout＝Vmp0gate＝Vmp1gate＝Vmp2gate＝5.36V；
V+＝650mV，Imp0sub＝105nA；
V-＝650mV，Imp1sub＝105nA；
Vref＝1V，Imp2sub＝53nA。
其中Vmp0gate表示PMOS管MP0的栅极电压，Vmp1gate表示PMOS管MP1的栅极电压，Vmp2gate表示PMOS管MP2的栅极电压，Vmp8gate表示PMOS管MP8的栅极电压，Vmp9gate表示PMOS管MP9的栅极电压，Imp0sub表示PMOS管MP0的衬底漏电流，Imp1sub表示PMOS管MP1的衬底漏电流，Imp2sub表示PMOS管MP2的衬底漏电流，Imp8sub表示PMOS管MP8的衬底漏电流，Imp9sub表示PMOS管MP9的衬底漏电流；V+表示信号V+的大小，V-表示信号V-的大小，Vout表示信号Vout的大小。可以看出，PMOS管MP0,MP1，MP2和MP8的衬底漏电流都达到了nA的连接，这些衬底漏电流严重影响了带隙基准源的精度。
和图1相比，图3本发明实施例电路在现有带隙基准源电路上增加NMOS管MN8～MN10和PMOS管MP3，MP4，MP5和MP10，能够把PMOS管MP8和MP0～MP2的漏极电压限制在一个较高电压，即减小其栅极和漏极的电压差。仿真可以看到：
对于PMOS管MP8：
Vmp8gate＝5.065V；
VnetA＝Vout-Vgsmn10-Vgsmn9+Vgsmp10；
Vout＝VDD-Vgsmp0；
VnetA＝3.695V；
Vmp8gate-drain＝1.37V；
Imp8sub＝35.44fA。
对于新增的PMOS管MP10：
Vmp10gate＝2.392V；
VnetE＝0.742V；
Vmp10gate-drain＝1.65V
Imp10sub＝6.492pA。
其中，Vgsmn10表示NMOS管MN10的栅源电压，Vgsmn9表示NMOS管MN9的栅源电压，Vgsmp10表示PMOS管MP10的栅源电压，Vgsmp0表示PMOS管MP0的栅源电压；Vmp10gate表示PMOS管MP10的栅极电压；VDD表示电源电压，VnetA表示节点netA的电压，VnetE表示节点netE的电压；Vmp8gate-drain表示PMOS管MP8的栅漏电压差，Vmp10gate-drain表示PMOS管MP10的栅漏电压差；Imp10sub表示PMOS管MP10的衬底漏电流。可以看出Imp8sub和Imp10sub分别为fA和pA的数量级，远小于nA的数量级。
同理，新增的PMOS管MP3、MP4和MP5能很好的限制PMOS管MP0、MP1和MP2的漏极电压过低情况，使PMOS管MP0、MP1和MP2的栅极漏极电压差小于3V，且保证新增的PMOS管MP3、MP4和MP5的栅极漏极电压差小于3V,因此使得PMOS管MP0～MP5的衬底漏电保持在pA量级，不会影响带隙基准源的精度。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个带隙路径和一个运算放大器；
三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压；
各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管；
各所述镜像电流支路的镜像PMOS管互为镜像，各所述镜像电流支路的镜像PMOS管的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述带隙路径的顶端；
三个所述带隙路径中的第三带隙路径作为输出路径，所述第三带隙路径的顶端输出基准电压；第一带隙路径的顶端和第二带隙路径的顶端连接到所述运算放大器的两个输入端；
各所述镜像电流支路的镜像PMOS管的栅极都连接到所述运算放大器的输出端；各所述镜像电流支路的所述辅助PMOS管的栅极连接在一起且连接第一偏置电压；
各所述镜像电流支路的镜像PMOS管的衬底电极和辅助PMOS管的衬底电极都连接到电源电压；
所述运算放大器的输出端输出一个小于所述电源电压的高电平，所述第一偏置电压小于所述运算放大器的输出电压信号，在带隙基准源电路工作时所述辅助PMOS管的使所述镜像PMOS管的漏极电压提升到使对应的所述镜像PMOS管的栅漏电压差小于使所述镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。
2.如权利要求1所述的带隙基准源电路,其特征在于：所述运算放大器采用折叠式差分共源共栅主体放大电路结构，由第一NMOS管和第二NMOS管组成两个差分输入的共源放大管，由第一PMOS管和第二PMOS管组成两个共栅放大管，所述第二PMOS管的漏极为所述运算放大器的输出端，所述第一PMOS管的源极和所述第二PMOS管的 源极分别连一个由PMOS管组成的电流源电路，所述第一PMOS管的漏极通过一个辅助PMOS管连接负载电路；所述第一PMOS管的衬底电极和对应的辅助PMOS管的衬底电极都连接到电源电压；所述第一PMOS管对应的辅助PMOS管的栅极连接所述第一偏置电压，在带隙基准源电路工作时所述第一PMOS管对应的辅助PMOS管使所述第一PMOS管的漏极电压提升到使对应的所述第一PMOS管的栅漏电压差小于使所述第一PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。
3.如权利要求1所述的带隙基准源电路,其特征在于：所述镜像PMOS管的栅漏电压差小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。
4.如权利要求2所述的带隙基准源电路,其特征在于：所述镜像PMOS管的栅漏电压差和所述第一PMOS管的栅漏电压差都小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。
5.如权利要求1或2所述的带隙基准源电路,其特征在于：所述第一带隙路径由第一双极型晶体管组成，所述第二带隙路径由第一电阻和第二双极型晶体管串联形成，所述第三带隙路径由第二电阻和第三双极型晶体管串联形成，所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都采用集电极和基极连接在一起的二极管结构；
所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都为PNP晶体管；或者，所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管都为NPN晶体管；
所述第一电阻的第一端连接所述第二双极型晶体管，所述第一电阻的第二端作为所述第二带隙路径的顶端；
所述第二电阻的第一端连接所述第三双极型晶体管，所述第二电阻的第二端作为所述第三带隙路径的顶端。
6.如权利要求2所述的带隙基准源电路,其特征在于：所述第一NMOS管的源极和所述第二NMOS管的源极都连接到作为电流源的第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接第二偏置电压；
所述第一偏置电压由第一偏置电路提供，所述第一偏置电路包括第四NMOS管、第五NMOS管和第六NMOS管，所述第六NMOS管的漏极连接电源电压，所述第六NMOS 管的栅极连接所述运算放大器的输出端；所述第六NMOS管的源极连接所述第五NMOS管的漏极和栅极，所述第五NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极和衬底电极、所述第五NMOS管的衬底电极和所述第六NMOS管的衬底电极都接地；所述第四NMOS管的栅极连接所述第二偏置电压，所述第四NMOS管的漏极提供所述第一偏置电压。
7.如权利要求2或6所述的带隙基准源电路,其特征在于：所述第一PMOS管所对应的负载电路包括第七NMOS管和第八NMOS管，所述第二PMOS管所对应的负载电路包括第九NMOS管、第十NMOS管和第十一NMOS管，所述第七NMOS管的漏极、所述第一PMOS管所对应的辅助PMOS管的漏极、所述第八NMOS管的栅极和所述第十一NMOS管的栅极连接在一起，所述第七NMOS管的栅极、所述第十NMOS管的栅极和所述第九NMOS管的栅极都连接第三偏置电压，所述第七NMOS管的源极连接所述第八NMOS管的漏极，所述第八NMOS管的源极接地；
所述第九NMOS管的漏极连接所述第二PMOS管的漏极，所述第九NMOS管的源极和衬底电极连接所述第十NMOS管的漏极，所述第十NMOS管的源极连接所述第十一NMOS管的漏极，所述第十一NMOS管的源极接地；
所述第七NMOS管的衬底电极、所述第八NMOS管的衬底电极、所述第十NMOS管的衬底电极和所述第十一NMOS管的衬底电极都接地。
CN201610268920.0A 2016-04-27 2016-04-27 带隙基准源电路 Active CN105867500B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610268920.0A CN105867500B (zh) 2016-04-27 2016-04-27 带隙基准源电路
US15/366,267 US10067518B2 (en) 2016-04-27 2016-12-01 Band-gap reference circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610268920.0A CN105867500B (zh) 2016-04-27 2016-04-27 带隙基准源电路

Publications (2)

Publication Number Publication Date
CN105867500A true CN105867500A (zh) 2016-08-17
CN105867500B CN105867500B (zh) 2017-10-24

Family

ID=56629375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610268920.0A Active CN105867500B (zh) 2016-04-27 2016-04-27 带隙基准源电路

Country Status (2)

Country Link
US (1) US10067518B2 (zh)
CN (1) CN105867500B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183691A (zh) * 2017-12-28 2018-06-19 上海贝岭股份有限公司 折叠共源共栅运算放大器
CN108205349A (zh) * 2016-12-19 2018-06-26 北京兆易创新科技股份有限公司 一种带隙基准电路
CN110752834A (zh) * 2019-09-10 2020-02-04 西安电子科技大学 一种双电流偏置的cmos伪电阻
CN112928998A (zh) * 2021-02-04 2021-06-08 苏州锐度微电子技术有限公司 一种双极型晶体管放大器
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108536210B (zh) * 2018-07-10 2023-04-28 成都信息工程大学 一种平滑温度补偿带隙基准源电路
US10795395B2 (en) * 2018-11-16 2020-10-06 Ememory Technology Inc. Bandgap voltage reference circuit capable of correcting voltage distortion
CN113703510B (zh) * 2021-08-30 2022-07-22 江苏集萃智能集成电路设计技术研究所有限公司 一种低功耗的带隙基准电路
CN118051088B (zh) * 2024-04-16 2024-06-21 成都电科星拓科技有限公司 一种电压电流复用带隙基准源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
CN101136400A (zh) * 2006-08-29 2008-03-05 上海华虹Nec电子有限公司 一种用于高压漏极扩展nmos的栅极耦合的防静电保护结构
CN101471631A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 Cmos音频运算放大器
CN102541146A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 抗高压mos管漏电流增大的带隙基准源的电路
CN102541149A (zh) * 2010-12-31 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
WO2013137910A1 (en) * 2012-03-16 2013-09-19 Tseng Richard Y A low-impedance reference voltage generator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
US20060043957A1 (en) * 2004-08-30 2006-03-02 Carvalho Carlos M Resistance trimming in bandgap reference voltage sources
GB0519987D0 (en) * 2005-09-30 2005-11-09 Texas Instruments Ltd Band-gap voltage reference circuit
US9310825B2 (en) * 2009-10-23 2016-04-12 Rochester Institute Of Technology Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
US8704588B2 (en) * 2009-10-30 2014-04-22 Stmicroelectronics S.R.L. Circuit for generating a reference voltage
US8482342B2 (en) * 2009-10-30 2013-07-09 Stmicroelectronics S.R.L. Circuit for generating a reference voltage with compensation of the offset voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
CN101136400A (zh) * 2006-08-29 2008-03-05 上海华虹Nec电子有限公司 一种用于高压漏极扩展nmos的栅极耦合的防静电保护结构
CN101471631A (zh) * 2007-12-29 2009-07-01 上海贝岭股份有限公司 Cmos音频运算放大器
CN102541146A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 抗高压mos管漏电流增大的带隙基准源的电路
CN102541149A (zh) * 2010-12-31 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
WO2013137910A1 (en) * 2012-03-16 2013-09-19 Tseng Richard Y A low-impedance reference voltage generator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108205349A (zh) * 2016-12-19 2018-06-26 北京兆易创新科技股份有限公司 一种带隙基准电路
CN108183691A (zh) * 2017-12-28 2018-06-19 上海贝岭股份有限公司 折叠共源共栅运算放大器
CN108183691B (zh) * 2017-12-28 2021-05-07 上海贝岭股份有限公司 折叠共源共栅运算放大器
CN110752834A (zh) * 2019-09-10 2020-02-04 西安电子科技大学 一种双电流偏置的cmos伪电阻
CN112928998A (zh) * 2021-02-04 2021-06-08 苏州锐度微电子技术有限公司 一种双极型晶体管放大器
CN112928998B (zh) * 2021-02-04 2023-11-17 苏州锐度微电子技术有限公司 一种双极型晶体管放大器
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路

Also Published As

Publication number Publication date
CN105867500B (zh) 2017-10-24
US20170315576A1 (en) 2017-11-02
US10067518B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN105867500A (zh) 带隙基准源电路
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
US9483069B2 (en) Circuit for generating bias current
CN106125811A (zh) 一种超低温漂高电源抑制比带隙基准电压源
TWI542967B (zh) 低偏移帶隙電路和校正器
WO2018149166A1 (zh) 低温漂基准电压电路
CN106549639B (zh) 一种增益自适应误差放大器
US9350304B2 (en) Quiescent current equalization method, output stage circuit, class AB amplifier and electronic device
CN107390767A (zh) 一种具有温度补偿的宽温度全mos电压基准源
KR101733157B1 (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
JP2010056889A (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
CN102541146B (zh) 抗高压mos管漏电流增大的带隙基准源的电路
TWI710876B (zh) 帶差參考電路
JP2012216034A (ja) 定電流源回路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN113131886B (zh) 一种运算放大器
US6914485B1 (en) High voltage supply sensing high input resistance operational amplifier input stage
CN108227799B (zh) 一种稳压电路
CN105680833A (zh) 一种恒定跨导轨对轨电压比较器
CN205283503U (zh) 一种恒定跨导轨对轨电压比较器
CN110445482B (zh) 一种低功耗高摆率的比较器
CN203773395U (zh) 基于native晶体管的高电源抑制带隙基准源
CN103901936A (zh) 基于native晶体管的高电源抑制带隙基准源
CN210835773U (zh) 一种低功耗带隙基准源电路
CN112583399A (zh) 一种高精度的模拟乘除法器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant