CN108183691A - 折叠共源共栅运算放大器 - Google Patents

折叠共源共栅运算放大器 Download PDF

Info

Publication number
CN108183691A
CN108183691A CN201711464663.9A CN201711464663A CN108183691A CN 108183691 A CN108183691 A CN 108183691A CN 201711464663 A CN201711464663 A CN 201711464663A CN 108183691 A CN108183691 A CN 108183691A
Authority
CN
China
Prior art keywords
nmos tube
circuit
current
grid
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711464663.9A
Other languages
English (en)
Other versions
CN108183691B (zh
Inventor
常祥岭
向飞翔
陶园林
谢雪松
赵海亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201711464663.9A priority Critical patent/CN108183691B/zh
Publication of CN108183691A publication Critical patent/CN108183691A/zh
Application granted granted Critical
Publication of CN108183691B publication Critical patent/CN108183691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Abstract

本发明公开了一种折叠共源共栅运算放大器，包括第一电流镜电路、第一放大电路、第二放大电路和电压隔离电路，电压隔离电路包括第一NMOS管、第二NMOS管、第二电流源和第一电阻，第一NMOS管和第二NMOS管均为Native NMOS管；第一NMOS管的栅极、第二NMOS管的栅极、第一电阻的一端与第二电流源的另一端电连接；第一NMOS管的源级与第一放大电路的输出端电连接，第二NMOS管的源级与第二放大电路的输出端电连接，第一NMOS管的漏极与第一电流镜电路的输入端电连接，第二NMOS管的漏极与第一电流镜电路的输出端及共源共栅输出端电连接。本发明能够在不影响输出动态范围的同时稳定增益。

Description

折叠共源共栅运算放大器
技术领域
本发明属于电子技术领域，特别涉及一种折叠共源共栅运算放大器。
背景技术
在深亚微米工艺条件下，热载流子效应愈发明显。当沟道两端的电场强度较大时，耗尽区中与晶格碰撞产生的电子空穴对形成的衬底电流会严重影响器件特性，从而降低放大器性能。针对如图1所示的折叠共源共栅运算放大器，折叠共源共栅级的输出电压Cascode_VO在整个输出摆幅内，共源共栅输出管N4为NMOS(N型金属-氧化物-半导体)管，N4的漏极与折叠共源共栅级的输出电压Cascode_VO相连，N4漏极与衬底之间的电压变化很大，N4的漏极对衬底的衬底电流会出现量级的变化。当Cascode_VO的电压较低时，N4的衬底电流很小；当Cascode_VO的电压较高时N4的衬底电流很大。衬底电流的变化会导致在不同直流输出电压情况下折叠共源共栅级输出增益产生较大的变化。
发明内容
本发明要解决的技术问题是为了克服现有技术中折叠共源共栅运算放大器的共源共栅输出管的衬底电流的变化会导致在不同直流输出电压情况下折叠共源共栅级输出增益产生较大的变化的缺陷，提供一种在不同直流输出电压情况下能够稳定折叠共源共栅级增益且不会影响折叠共源共栅级本身的输出动态范围的折叠共源共栅运算放大器。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供了一种折叠共源共栅运算放大器，包括差分正输入端、差分负输入端、共源共栅输出端、第一电流镜电路、第一放大电路和第二放大电路，所述第一放大电路的输入端与所述差分负输入端电连接，所述第二放大电路的输入端与所述差分正输入端电连接，所述第一放大电路用于将所述第一放大电路的输入端接入的信号进行放大并输出至所述第一放大电路的输出端，所述第二放大电路用于将所述第二放大电路的输入端接入的信号进行放大并输出至所述第二放大电路的输出端；
其特点在于，所述折叠共源共栅运算放大器还包括电压隔离电路，所述电压隔离电路包括第一NMOS管、第二NMOS管、第二电流源和第一电阻，所述第一NMOS管和所述第二NMOS管均为Native NMOS(阈值电压接近为零的NMOS管)管；
所述第二电流源的一端接电源，所述第一NMOS管的栅极、所述第二NMOS管的栅极、所述第一电阻的一端与所述第二电流源的另一端电连接；所述第一NMOS管的源级与所述第一放大电路的输出端电连接，所述第二NMOS管的源级与所述第二放大电路的输出端电连接，所述第一NMOS管的漏极与所述第一电流镜电路的输入端电连接，所述第二NMOS管的漏极与所述第一电流镜电路的输出端及所述共源共栅输出端电连接，所述第一电阻的另一端接地。
本方案中，采用电压隔离电路使得第二放大电路的输出端和共源共栅输出端隔离开来。第一NMOS管、第二NMOS管分别串在第一电流镜电路和所述第一放大电路的输出端及所述第二放大电路的输出端之间。由于Native NMOS管的开启电压VTH(阈值电压)在0V(伏特)附近，所以第一放大电路的输出端及所述第二放大电路的输出端的电压约等于第一NMOS管及第二NMOS管的栅极电压。因此，第二NMOS管有效的将第二放大电路的输出端的电压与共源共栅输出端的电压隔离开。当共源共栅输出端的电压很高时，第一NMOS管及第二NMOS管的栅极上的电压完全由第二电流源的电流在第一电阻上产生的压降决定。进一步地可以通过修改第二电流源和第一电阻的值，以使得第一NMOS管及第二NMOS管的栅极上的电压远低于共源共栅输出端上的电压，从而有效降低所述第二放大电路的输出端内部MOS(金属-氧化物-半导体)管的漏极对衬底的衬底电流，稳定折叠共源共栅级的增益。
较佳地，所述折叠共源共栅运算放大器还包括第一电流源，所述第一放大电路包括第一PMOS(P型金属-氧化物-半导体)管、第三NMOS管及第五NMOS管，所述第二放大电路包括第二PMOS管、第四NMOS管及第六NMOS管；
所述第一电流源与所述第一PMOS管的源极及所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述差分负输入端电连接，所述第二PMOS管的栅极与所述差分正输入端电连接，所述第一PMOS管的漏极、所述第三NMOS管的源级及所述第五NMOS管的漏极电连接，所述第二PMOS管的漏极、所述第四NMOS管的源级及所述第六NMOS管的漏极电连接；所述第三NMOS管的栅极及所述第四NMOS管的栅极接入一偏置电压，所述第五NMOS管的栅极及所述第六NMOS管的栅极接入另一偏置电压，所述第五NMOS管的源级及所述第六NMOS管的源级接地。
本方案中，采用电压隔离电路使得第四NMOS管和共源共栅输出端隔离开来。第一NMOS管、第二NMOS管分别串在第一电流镜电路和第三NMOS管及第四NMOS管之间。由于第一NMOS管、第二NMOS管均为Native NMOS管，而Native NMOS管的开启电压VTH在0V附近，所以第三NMOS管及第四NMOS管的漏极电压约等于第一NMOS管及第二NMOS管的栅极电压。因此，第二NMOS管有效的将第四NMOS管的漏极电压与共源共栅输出端的电压隔离开。当共源共栅输出端的电压很高时，第一NMOS管及第二NMOS管的栅极上的电压完全由第二电流源的电流在第一电阻上产生的压降决定。进一步地可以通过修改第二电流源和第一电阻的值，以使得第一NMOS管及第二NMOS管的栅极上的电压远低于共源共栅输出端上的电压，从而有效降低第四NMOS管的漏极对衬底的衬底电流，稳定折叠共源共栅级的增益。
较佳地，所述折叠共源共栅运算放大器还包括输出驱动电路，所述输出驱动电路包括驱动输入端和驱动输出端，所述共源共栅输出端与所述驱动输入端电连接，所述驱动输出端输出的电压与所述驱动输入端输入的电压成反比。
本方案中，通过输出驱动电路能够调整折叠共源共栅运算放大器的输出的驱动能力。
较佳地，所述折叠共源共栅运算放大器还包括反馈控制电路，所述反馈控制电路包括输出电流采样电路和第二电流镜电路，所述输出驱动电路还包括电流输出端，所述电流输出端为所述驱动输出端输出的电压对应的电流，所述第二电流镜电路的输出端与所述第一电阻的一端电连接；
所述输出电流采样电路用于对所述电流输出端输出的电流进行采样并输出至所述第二电流镜电路的输入端。
本方案中，当折叠共源共栅运算放大器的输出驱动电路输出的电流很大的时候，共源共栅输出端上的电压很低。此时，输出电流采样电路的采样电流经第二电流镜电路的输入端镜像至输出端。第一NMOS管及第二NMOS管的栅极上的电压则降低为第二电流源的电流减去第二电流镜分流的电流后在第一电阻上产生的压降。第一NMOS管及第二NMOS管的栅极上电压的下降保证了共源共栅输出端上可以达到普通折叠共源共栅增益级的最低摆幅。
较佳地，所述第二电流镜电路包括第七NMOS管和第八NMOS管，所述第八NMOS管的漏极为所述第二电流镜电路的输入端，所述第八NMOS管的漏极、所述第八NMOS管的栅极及所述第七NMOS管的栅极电连接，所述第七NMOS管的漏极为所述第二电流镜电路的输出端，所述第七NMOS管的源级及所述第八NMOS管的源级接地。
本方案中，当折叠共源共栅运算放大器的输出驱动电路输出的电流很大的时候，共源共栅输出端上的电压很低。此时，输出电流采样电路的采样电流经第二电流镜电路的输入端镜像至输出端。第一NMOS管及第二NMOS管的栅极上的电压则降低为第二电流源的电流减去第七NMOS管的电流后在第一电阻上产生的压降。第一NMOS管及第二NMOS管的栅极上电压的下降保证了共源共栅输出端上可以达到普通折叠共源共栅增益级的最低摆幅。
本发明的积极进步效果在于：本发明提供的折叠共源共栅运算放大器能够在深亚微米工艺条件下降低热载流子效应对电路性能的影响，在不同直流输出电压情况下能够不影响输出动态范围的同时稳定折叠共源共栅运算放大器折叠共源共栅级增益。
附图说明
图1为一种常见的折叠共源共栅运算放大器的电路图。
图2为本发明一较佳实施例的折叠共源共栅运算放大器的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图2所示，本实施例提供了一种折叠共源共栅运算放大器，包括差分正输入端INP、差分负输入端INN、共源共栅输出端Cascode_VO、第一电流镜电路2、第一电流源IDC1、第一放大电路、第二放大电路、电压隔离电路1、输出驱动电路3和反馈控制电路4。
所述第一放大电路的输入端与所述差分负输入端INN电连接，所述第二放大电路的输入端与所述差分正输入端INP电连接，所述第一放大电路用于将所述第一放大电路的输入端接入的信号进行放大并输出至所述第一放大电路的输出端，所述第二放大电路用于将所述第二放大电路的输入端接入的信号进行放大并输出至所述第二放大电路的输出端。
所述第一放大电路包括第一PMOS管P1、第三NMOS管N3及第五NMOS管N5，所述第二放大电路包括第二PMOS管P2、第四NMOS管N4及第六NMOS管N6。
所述第一电流源IDC1与所述第一PMOS管P1的源极及所述第二PMOS管P2的源极电连接，所述第一PMOS管P1的栅极与所述差分负输入端INN电连接，所述第二PMOS管P2的栅极与所述差分正输入端INP电连接，所述第一PMOS管P1的漏极、所述第三NMOS管N3的源级及所述第五NMOS管N5的漏极电连接，所述第二PMOS管P2的漏极、所述第四NMOS管N4的源级及所述第六NMOS管N6的漏极电连接；所述第三NMOS管N3的栅极及所述第四NMOS管N4的栅极接入一偏置电压VB3，所述第五NMOS管N5的栅极及所述第六NMOS管N6的栅极接入另一偏置电压VB4，所述第五NMOS管N5的源级及所述第六NMOS管N6的源级接地。
所述输出驱动电路3包括驱动输入端、驱动输出端VOUT和电流输出端IO_Sample，所述共源共栅输出端Cascode_VO与所述驱动输入端电连接，所述驱动输出端VOUT输出的电压与所述驱动输入端输入的电压成反比。
所述电压隔离电路1包括第一NMOS管N1、第二NMOS管N2、第二电流源IDC2和第一电阻R1，所述第一NMOS管N1和所述第二NMOS管N2均为Native NMOS管。
所述第二电流源IDC2的一端接电源，所述第一NMOS管N1的栅极、所述第二NMOS管N2的栅极、所述第一电阻R1的一端与所述第二电流源IDC2的另一端电连接；所述第一NMOS管N1的源级与所述第一放大电路的输出端电连接，所述第二NMOS管N2的源级与所述第二放大电路的输出端电连接，所述第一NMOS管N1的漏极与所述第一电流镜电路2的输入端电连接，所述第二NMOS管N2的漏极与所述第一电流镜电路2的输出端及所述共源共栅输出端Cascode_VO电连接，所述第一电阻R1的另一端接地。
所述反馈控制电路4包括输出电流采样电路401和第二电流镜电路402，所述电流输出端IO_Sample为所述驱动输出端VOUT输出的电压对应的电流，所述第二电流镜电路402的输出端与所述第一电阻R1的一端电连接。
所述输出电流采样电路401用于对所述电流输出端IO_Sample输出的电流进行采样并输出至所述第二电流镜电路402的输入端。所述第二电流镜电路402包括第七NMOS管N7和第八NMOS管N8，所述第八NMOS管N8的漏极为所述第二电流镜电路402的输入端，所述第八NMOS管N8的漏极、所述第八NMOS管N8的栅极及所述第七NMOS管N7的栅极电连接，所述第七NMOS管N7的漏极为所述第二电流镜电路402的输出端，所述第七NMOS管N7的源级及所述第八NMOS管N8的源级接地。
本实施例中，输出驱动电路3能够调整折叠共源共栅运算放大器的输出的驱动能力。采用电压隔离电路1使得第四NMOS管N4和共源共栅输出端Cascode_VO隔离开来。第一NMOS管N1、第二NMOS管N2分别串在第一电流镜电路2和第三NMOS管N3及第四NMOS管N4之间。由于第一NMOS管N1、第二NMOS管N2均为Native NMOS管，而Native NMOS管的开启电压VTH在0V附近，所以第三NMOS管N3及第四NMOS管N4的漏极电压约等于第一NMOS管N1及第二NMOS管N2的栅极电压NN_G。因此，第二NMOS管N2有效的将第四NMOS管N4的漏极电压与共源共栅输出端Cascode_VO的电压隔离开。当共源共栅输出端Cascode_VO的电压很高时，第一NMOS管N1及第二NMOS管N2的栅极电压NN_G完全由第二电流源IDC2的电流在第一电阻R1上产生的压降决定。进一步地可以通过修改第二电流源IDC2和第一电阻R1的值，以使得第一NMOS管N1及第二NMOS管N2的栅极电压NN_G远低于共源共栅输出端Cascode_VO上的电压，从而有效降低第四NMOS管N4的漏极对衬底的衬底电流，稳定折叠共源共栅级的增益。
本实施例中，当折叠共源共栅运算放大器的输出驱动电路3输出的电流很大的时候，共源共栅输出端Cascode_VO上的电压很低。此时，输出电流采样电路401的采样电流经第二电流镜电路402的输入端镜像至输出端。第一NMOS管N1及第二NMOS管N2的栅极电压NN_G则降低为第二电流源IDC2的电流减去第七NMOS管N7的电流后在第一电阻R1上产生的压降。第一NMOS管N1及第二NMOS管N2的栅极电压NN_G的下降保证了共源共栅输出端Cascode_VO上可以达到普通折叠共源共栅增益级的最低摆幅。
本发明提供的折叠共源共栅运算放大器实现了折叠共源共栅级在整个输出摆幅范围内稳定增益的功能，而且由于在标准深亚微米工艺制程中，Native NMOS管不需耗费额外的版次，能够在不增加额外成本的同时提高了电路性能。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (5)

1.一种折叠共源共栅运算放大器，包括差分正输入端、差分负输入端、共源共栅输出端、第一电流镜电路、第一放大电路和第二放大电路，所述第一放大电路的输入端与所述差分负输入端电连接，所述第二放大电路的输入端与所述差分正输入端电连接，所述第一放大电路用于将所述第一放大电路的输入端接入的信号进行放大并输出至所述第一放大电路的输出端，所述第二放大电路用于将所述第二放大电路的输入端接入的信号进行放大并输出至所述第二放大电路的输出端；
其特征在于，
所述折叠共源共栅运算放大器还包括电压隔离电路，所述电压隔离电路包括第一NMOS管、第二NMOS管、第二电流源和第一电阻，所述第一NMOS管和所述第二NMOS管均为NativeNMOS管；
所述第二电流源的一端接电源，所述第一NMOS管的栅极、所述第二NMOS管的栅极、所述第一电阻的一端与所述第二电流源的另一端电连接；所述第一NMOS管的源级与所述第一放大电路的输出端电连接，所述第二NMOS管的源级与所述第二放大电路的输出端电连接，所述第一NMOS管的漏极与所述第一电流镜电路的输入端电连接，所述第二NMOS管的漏极与所述第一电流镜电路的输出端及所述共源共栅输出端电连接，所述第一电阻的另一端接地。
2.如权利要求1所述的折叠共源共栅运算放大器，其特征在于，所述折叠共源共栅运算放大器还包括第一电流源，所述第一放大电路包括第一PMOS管、第三NMOS管及第五NMOS管，所述第二放大电路包括第二PMOS管、第四NMOS管及第六NMOS管；
所述第一电流源与所述第一PMOS管的源极及所述第二PMOS管的源极电连接，所述第一PMOS管的栅极与所述差分负输入端电连接，所述第二PMOS管的栅极与所述差分正输入端电连接，所述第一PMOS管的漏极、所述第三NMOS管的源级及所述第五NMOS管的漏极电连接，所述第二PMOS管的漏极、所述第四NMOS管的源级及所述第六NMOS管的漏极电连接；所述第三NMOS管的栅极及所述第四NMOS管的栅极接入一偏置电压，所述第五NMOS管的栅极及所述第六NMOS管的栅极接入另一偏置电压，所述第五NMOS管的源级及所述第六NMOS管的源级接地。
3.如权利要求2所述的折叠共源共栅运算放大器，其特征在于，所述折叠共源共栅运算放大器还包括输出驱动电路，所述输出驱动电路包括驱动输入端和驱动输出端，所述共源共栅输出端与所述驱动输入端电连接，所述驱动输出端输出的电压与所述驱动输入端输入的电压成反比。
4.如权利要求3所述的折叠共源共栅运算放大器，其特征在于，所述折叠共源共栅运算放大器还包括反馈控制电路，所述反馈控制电路包括输出电流采样电路和第二电流镜电路，所述输出驱动电路还包括电流输出端，所述电流输出端为所述驱动输出端输出的电压对应的电流，所述第二电流镜电路的输出端与所述第一电阻的一端电连接；
所述输出电流采样电路用于对所述电流输出端输出的电流进行采样并输出至所述第二电流镜电路的输入端。
5.如权利要求4所述的折叠共源共栅运算放大器，其特征在于，所述第二电流镜电路包括第七NMOS管和第八NMOS管，所述第八NMOS管的漏极为所述第二电流镜电路的输入端，所述第八NMOS管的漏极、所述第八NMOS管的栅极及所述第七NMOS管的栅极电连接，所述第七NMOS管的漏极为所述第二电流镜电路的输出端，所述第七NMOS管的源级及所述第八NMOS管的源级接地。
CN201711464663.9A 2017-12-28 2017-12-28 折叠共源共栅运算放大器 Active CN108183691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711464663.9A CN108183691B (zh) 2017-12-28 2017-12-28 折叠共源共栅运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711464663.9A CN108183691B (zh) 2017-12-28 2017-12-28 折叠共源共栅运算放大器

Publications (2)

Publication Number Publication Date
CN108183691A true CN108183691A (zh) 2018-06-19
CN108183691B CN108183691B (zh) 2021-05-07

Family

ID=62548697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711464663.9A Active CN108183691B (zh) 2017-12-28 2017-12-28 折叠共源共栅运算放大器

Country Status (1)

Country Link
CN (1) CN108183691B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108683167A (zh) * 2018-07-03 2018-10-19 苏州锴威特半导体有限公司 一种pd设备的防浪涌电路
CN111435828A (zh) * 2019-01-11 2020-07-21 模拟设备国际无限公司 具有降低的功率消耗和提高的压摆速率的放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083452A (zh) * 2006-05-30 2007-12-05 亚瑟罗斯通讯股份有限公司 能使用高于工作电压之电源供应电压之放大器
CN101958688A (zh) * 2009-02-23 2011-01-26 14号公司 具有输入失调修整的放大器和方法
US20140292410A1 (en) * 2013-03-28 2014-10-02 Fujitsu Limited Folded cascode amplifier circuit
CN105867500A (zh) * 2016-04-27 2016-08-17 上海华虹宏力半导体制造有限公司 带隙基准源电路
CN107204748A (zh) * 2017-06-20 2017-09-26 成都锐成芯微科技股份有限公司 运算放大电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083452A (zh) * 2006-05-30 2007-12-05 亚瑟罗斯通讯股份有限公司 能使用高于工作电压之电源供应电压之放大器
CN101958688A (zh) * 2009-02-23 2011-01-26 14号公司 具有输入失调修整的放大器和方法
US20140292410A1 (en) * 2013-03-28 2014-10-02 Fujitsu Limited Folded cascode amplifier circuit
CN105867500A (zh) * 2016-04-27 2016-08-17 上海华虹宏力半导体制造有限公司 带隙基准源电路
CN107204748A (zh) * 2017-06-20 2017-09-26 成都锐成芯微科技股份有限公司 运算放大电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. T. ONG等: ""A micropower gate-bulk driven differential difference amplifier with folded telescopic cascode topology for sensor applications"", 《2010 53RD IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
王松林 等: ""一种新颖的具有带隙结构的误差放大器设计"", 《电子器件》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108683167A (zh) * 2018-07-03 2018-10-19 苏州锴威特半导体有限公司 一种pd设备的防浪涌电路
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
CN111435828A (zh) * 2019-01-11 2020-07-21 模拟设备国际无限公司 具有降低的功率消耗和提高的压摆速率的放大器
CN111435828B (zh) * 2019-01-11 2023-08-11 亚德诺半导体国际无限责任公司 具有降低的功率消耗和提高的压摆速率的放大器

Also Published As

Publication number Publication date
CN108183691B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN104393846B (zh) 运算放大器
CN108599728A (zh) 一种具有限流和钳位功能的误差放大器
CN101951236A (zh) 一种数字可变增益放大器
CN109379064A (zh) 一种电流比较器
CN105159382B (zh) 线性稳压器
CN106549639A (zh) 一种增益自适应误差放大器
CN201846315U (zh) 一种数字可变增益放大器
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN108183691A (zh) 折叠共源共栅运算放大器
CN105048973B (zh) 带有offset和动态直流恢复的跨阻放大器
CN105529994B (zh) 带有增益自举功能的跨阻放大器
CN104901643B (zh) 共模抑制放大器
CN207442795U (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
CN103457554B (zh) 轨到轨运算放大器
CN106026938A (zh) 全差分比较器
CN109687832A (zh) 带有启动电路的全差分运算放大器
CN105515536A (zh) 轨到轨放大器
CN110247645A (zh) 一种电压比较器
CN206490650U (zh) 带有直流失调补偿功能的直流恢复电路
CN105897208B (zh) 一种高增益自偏置无电感的低噪声放大器
CN107453723A (zh) 放大器
CN107404291A (zh) 偏置电路和低噪声放大器
CN107666290A (zh) 一种基于cmos工艺的新型宽带跨阻放大器
WO2020233384A1 (zh) 一种宽电压跨阻放大器
CN104348430B (zh) 低噪声放大器和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant