CN111435828A - 具有降低的功率消耗和提高的压摆速率的放大器 - Google Patents

具有降低的功率消耗和提高的压摆速率的放大器 Download PDF

Info

Publication number
CN111435828A
CN111435828A CN202010011401.2A CN202010011401A CN111435828A CN 111435828 A CN111435828 A CN 111435828A CN 202010011401 A CN202010011401 A CN 202010011401A CN 111435828 A CN111435828 A CN 111435828A
Authority
CN
China
Prior art keywords
differential
transistor
cascode
current
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010011401.2A
Other languages
English (en)
Other versions
CN111435828B (zh
Inventor
阿西特·香卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Equipment International Co ltd
Original Assignee
Analog Equipment International Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Equipment International Co ltd filed Critical Analog Equipment International Co ltd
Publication of CN111435828A publication Critical patent/CN111435828A/zh
Application granted granted Critical
Publication of CN111435828B publication Critical patent/CN111435828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45056—One or both transistors of the cascode stage of a differential amplifier being composed of more than one transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45124—Indexing scheme relating to differential amplifiers the folded cascode stage of the folded cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45178—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more extra resistors in the active load circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Abstract

一种放大器电路可以被配置为接收具有共模分量的差分输入信号，所述差分输入信号可以延伸到用于放大器电路的至少一个电源轨。所述放大器电路可以包括输入级，例如具有第一差分晶体管对，并且所述输入级可以接收所述差分输入信号，并且作为响应将差分第一电流传导至共源共栅输出级。所述共源共栅输出级可以包括或使用响应于所述差分输入信号而被调节的共源共栅控制信号。所述共源共栅控制信号可以独立于所述第一差分晶体管对的跨导。在一个示例中，所述放大器电路包括压摆升压电路，所述压摆升压电路被配置为基于所述差分输入信号的量级和极性在放大器的输出端提供或吸收电流。

Description

具有降低的功率消耗和提高的压摆速率的放大器
相关申请的交叉引用
本申请要求于2019年1月11日提交的62/791,268号美国专利申请、以及于2019年4月19日提交的16/389,435号美国专利申请的优先权和权益，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及共源共栅放大器，更具体地，涉及一种具有降低的功率消耗和提高的压摆速率的放大器。
背景技术
共源共栅放大器通常包括两级电路，其中共发射极级向共基极级馈电。折叠式共源共栅放大器可以包括或使用共源共栅拓扑结构，其输入共模电平接近电源或轨电压。在一个示例中，折叠式共源共栅差分放大器可以用作双极和CMOS设计中的运算放大器输入级。在一些示例中，共源共栅拓扑结构可以与放大器一起使用，该放大器可以适应能够一直摆动到放大器的电源轨之一的输入信号，但是这种方法仍然存在电流不足和电路稳定性问题。
发明内容
图1大体示出了以双极工艺实现的用于放大器的折叠式共源共栅输入级的方法的示例。在图1所示的方法中，共源共栅晶体管Q0和Q3的发射极可以分别连接至电阻器R0和R1，例如代替连接至有源电流源，以帮助降低输入参考电压噪声。在图1的示例中，输入差分对包括耦合至电流源I0的晶体管Q1和Q2。电流源I0为Q1和Q2的差分对提供的最大尾电流量级为2I。
在图1中，共源共栅晶体管Q0和Q3中的静态电流通常分别大于1I，并且电阻器R0和R1的每一个中的最大电流可以分别大于2I。如果电流源I0的电流不足，或者R0和R1的配置不足以承载大于2I的电流，则共源共栅晶体管Q0或Q3中的电流在“全倾斜”条件下可能变为零，即，当输入对Q1和Q2上的差分输入电压大于约3VT时(其中VT＝kT/q或在室温下为约25.7mV)。如果Q0或Q3中的电流为零，则会出现放大器稳定性问题，例如当从输入过载状态恢复时。
例如，如果vip>>vim，则2I流经差分输入对的Q2。如果电阻器R1中的电流限制为2I，则Q3中的电流可以变为零。如果没有电流通过Q3，则当输入差分电压(例如V输入＝vip-vim)返回零或接近零时可能会出现恢复问题。这说明图1中折叠式共源共栅输入级的电流消耗可以包括来自电流源I0的至少2I，加上共源共栅晶体管Q0和Q3中相应静态电流的至少1I，总电流消耗大于4I。此外，使用图1的拓扑结构的放大器的压摆速率为2I/CC，其中CC是米勒补偿电容器或折叠式共源共栅级输出处的负载电容器C1的电容。当共源共栅输入级在运算放大器中使用时，放大器的压摆速率因此最多为I电源_fc/(2CC)，其中I电源_fc是输入级的总电流消耗。
各种问题由此与运算放大器的折叠式共源共栅输入级相关联。例如，放大器的静态电流需求可能大于4I，其中2I是输入差分对的尾电流源的量级。当期望增加或最大化性能以及降低或最小化功耗时，这种相对较大的电流供应需求可能会成为问题，例如因为压摆速率和输入参考电压噪声通常会随着功耗的降低而恶化。
可以使用各种技术来提高压摆速率。例如，可以增加尾电流源的量级。然而，这会增加输入对的跨导，从而损害稳定性。例如，来自图1中的I0的尾电流的增加伴随着晶体管Q0和Q3的输入静态电流的增加，这继而又对应于电阻器R0和R1两端的电压降的增加。电压降的这种增加可能会在输入过载状态下缩小放大器的输入范围，因为输入对中一个晶体管的集电极电压会增加，从而导致饱和，并由此对于接近负电源电压的输入电压会发生反相。
本发明人已经认识到，除了其它方面，要解决的问题可以包括提供一种放大器输入级，所述放大器输入级相对于使用折叠式共源共栅保护的输出的先前方法而言具有降低的电流消耗。在一个示例中，所述问题可以包括在大输入信号摆动或倾斜期间避免电流不足和稳定性问题。在一个示例中，所述问题可以进一步包括在不增加输入级的跨导且不增加噪声的情况下提高来自输入级的可用输出电流的量级。在一个示例中，所述问题可以进一步包括为输入级提供增强的压摆特性。
在一个示例中，针对上述问题的解决方案包括放大器输入级，所述放大器输入级被配置为感测差分输入信号的量级和极性，并且作为响应，更新共源共栅输出级的电流消耗，并更新在输出节点处的电流补充，例如以帮助增强放大器输入级的压摆性能。
在一个示例中，所述解决方案可以包括共源共栅放大器，所述共源共栅放大器具有包括第一差分晶体管对的输入级和包括共源共栅控制信号的共源共栅输出级，所述共源共栅控制信号响应于在第一差分晶体管对的输入节点处感测到的差分输入信号而动态地调节。在一个示例中，共源共栅控制信号是与第一差分晶体管对的跨导特性分开地或基本上独立地确定的。在一个示例中，所述解决方案进一步包括压摆升压电路，所述压摆升压电路被配置为基于输入节点处的差分输入信号的量级和极性在放大器的输出节点处提供或吸收电流。
在一个示例中，所述解决方案进一步包括被配置为提供共源共栅控制信号的偏置级。偏置级可以包括第二差分晶体管对和第三差分晶体管对，其被配置为从第一差分晶体管对的输入节点接收相同的差分输入信号。第二差分晶体管对和第三差分晶体管对中的每一对的至少一个晶体管具有与相应对中的另一个晶体管不同的器件面积特性。共源共栅控制信号通过使用第二差分晶体管对和第三差分晶体管对中分别具有较小器件面积特性的晶体管来确定，并且压摆升压电路耦合至第二晶体管对和第三差分晶体管对中分别具有较大器件面积特性的另一晶体管。
所述发明内容旨在提供本专利申请的主题的概述。其并不旨在提供对本发明的排他性或穷尽性的解释。详细描述被包括在内，以提供关于本专利申请的更多信息。
附图说明
在未必按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似部件的不同实例。附图通过示例而非限制的方式大体上示出了本文件中所讨论的各种实施例。
图1大体示出了以双极工艺实现的折叠式共源共栅输入级的示例。
图2大体上示出了晶体管的双极差分输入对的示例。
图3大体上示出了具有偏置电路和共源共栅输出的第一放大器输入级的示例。
图4大体上示出了具有偏置电路、压摆升压电路和共源共栅输出的第二放大器输入级的示例。
具体实施方式
除了其它方面，本文件描述了一种放大器电路，其可以被配置为接收具有共模分量的差分输入信号，该差分输入信号可以延伸到用于放大器电路的至少一个电源轨。放大器电路可以包括输入级，例如具有第一差分晶体管对，并且输入级可以接收差分输入信号，并且作为响应将差分第一电流传导至共源共栅输出级。共源共栅输出级可以包括或使用响应于差分输入信号而被调节的共源共栅控制信号。共源共栅控制信号可以独立于第一差分晶体管对的跨导。在一个示例中，放大器电路包括压摆升压电路，该压摆升压电路被配置为基于差分输入信号的量级和极性在放大器的输出端提供或吸收电流。
在本文件中，“电源感测放大器电路”是被配置为检测在放大器电路本身的正或负电源节点或“轨”中的一个处的输入信号的电路。例如，对于在Vcc和Vee处具有电源轨的放大器电路，当输入信号具有与Vcc(用于正电源感应)或Vee(用于负电源感应)中的一个相同的电压值时，电源感应放大器配置将使放大器能够检测输入信号。
共模电压范围是指放大器输入处可接受的电压信号范围。如本文所解释的，对于差分放大器，例如使用差分晶体管对来感测其输入处的差分电压信号的放大器，可以将电路配置为确保共模操作，该共模操作适应具有与放大器的电源轨中至少一个上信号基本上相同的量级的信号。
图2大体上示出了晶体管的双极(或其它)差分输入对200的示例。晶体管的双极差分输入对200可以包括在其相应基极端子处具有输入的第一和第二pnp晶体管Q1和Q2。基极端子处的差分输入信号由V输入+和V输入-提供。晶体管Q1和Q2的发射极例如通过稳定的偏置电流源I1耦合至正电源轨Vcc，晶体管Q1和Q2的集电极通过相应的电阻器R1和R2耦合至负电源轨Vee或接地节点。
对于来自图2的晶体管的双极输入对200，晶体管Q1和Q2在放大器操作的正向有源区域中被偏置。即，对于该对中的每个晶体管，基极-发射极结被强正向偏置，而集电极-基极结被反向偏置或弱正向偏置。对于pnp输入对，通常在发射极-集电极的电压为至少约200mV时提供有源区域。
对于负电源感测放大器配置，在节点1和2处(分别在晶体管Q1和Q2的集电极端子处)的电压应被限制为比轨上的电压Vee高约400mV至500mV。在一个示例中，令V输入+和V输入-具有与节点Vee相同的电压值，对应于0V的差分输入电压，并且令Q1和Q2的发射极-基极电压为700mV。在本示例中，如果节点1和2处的电压为约500mV或更低，则Q1和Q2处于操作的正向有源区域。增加节点1和2处的电压(例如通过增加电阻器R1和R2的值)会导致Q1和Q2进入饱和区域，这会通过减小放大器的共模范围而影响性能。
类似地，如果相应的电阻器R3和R4(图2中未示出)耦合在Q1和Q2的发射极端子处，例如在发射极和电流源I1之间，则共模范围的上限将受到不利影响。例如，如果使用BJT晶体管Q0(未示出)实现电流源I1，则电阻器R3和R4两端的电压降会导致晶体管Q0在其有源区域之外工作。此外，电阻器R3和R4可能不利地影响放大器的噪声特性。
图3大体上示出了第一放大器输入级300的示例。第一放大器输入级300包括折叠式共源共栅输出级，并且被配置为放大具有电压的输入信号，该输入信号可以延伸到放大器的电源电压轨中的至少一个。在图3的示例中，电源轨分别接收信号Vcc和Vee。在一个示例中，第一放大器输入级300被配置为放大可以具有类似地等值于Vee的电压量级的电压量级的输入信号。第一放大器输入级300在图3中显示为被配置为负电源感测放大器，然而，在一个示例中，输入级300可以被配置为正电源感测放大器。图3的示例进一步包括动态偏置电路310，其例如响应于所感测的输入电压的量级和符号而为共源共栅输出级提供可变电压偏置信号，如本文中所解释的。
第一放大器输入级300包括分别接收输入信号Vinp和Vinm的差分输入节点。在图3的示例中，差分输入节点对应于被布置为第一差分对的第一晶体管Q1和第二晶体管Q2的相应基极端子。第一晶体管Q1和第二晶体管Q2的发射极彼此耦合并且耦合至被配置为提供电流信号I尾的第一电流源I1。基于输入信号Vinp和Vinm之间差的量级(即基于到第一放大器输入级300的差分输入信号)，晶体管Q1和Q2中的一个或两个将电流从第一电流源I1传导至共源共栅输出级。共源共栅输出级包括第三晶体管QC1和第四晶体管QC2。
在图3的示例中，第一放大器输入级300包括折叠式共源共栅输出级。在第四晶体管QC2的集电极端子处的输出节点处提供输出。输出节点耦合至负载电容器C1，例如具有影响放大器的输出节点的压摆速率的电容值Cc。输出电压和电流信号V输出和I输出分别在输出节点处提供给例如放大器的主级。在一个示例中，输出节点被配置为提供或吸收具有一定量级的电流信号，该电流信号基于在晶体管Q1和Q2的基极处的差分输入节点处的差分输入信号的极性。
第一放大器输入级300包括动态偏置电路310，其为共源共栅输出级提供可变电压偏置信号V偏置或共源共栅控制信号。动态偏置电路310包括两个差分晶体管对，其包括具有晶体管Q6和Q7的第二差分对，以及具有晶体管Q8和Q9的第三差分对。包括Q6和Q7的第二差分对耦合至被配置为提供恒定偏置电流信号IAUX的第二稳定电流源I2，并且包括Q8和Q9的第三差分对耦合至被配置为提供恒定偏置电流信号IAUX的第三稳定电流源I3。
在图3的示例中，第二差分对和第三差分对不平衡，这意味着包括该对的晶体管具有不同的器件特性。例如，晶体管Q7和Q8可以具有第一器件面积特性，而晶体管Q6和Q9可以具有第二器件面积特性，并且第一器件面积特性可以指示比第二器件面积特性更小的器件面积。器件面积特性可以包括有效的基极-发射极结面积。有效面积可以基于特定晶体管的物理尺寸特征，或者有效面积可以基于连接在一起的相似或不同尺寸的晶体管的组合。在图3的示例中，晶体管Q7和Q8各自被指示为具有面积“a”，而晶体管Q6和Q9各自被指示为具有面积“n*a”，其中n大于1。
由于器件面积失配，第二和第三差分对每个都构造为具有有意的输入偏移电压。在室温下，偏移为VTln(n)，其中n为器件的面积之比，VT为热电压，通常在室温下等于约25.7mV。为了降低温度依赖性，可以在晶体管Q8和Q9的相应发射极与它们对应的稳定电流源I3和I2之间设置电阻器，或者可以减小晶体管Q8和Q7的器件面积比。
在一个示例中，使用如上所述的面积失配以及在Q8和Q7的发射极处串联提供的相应电阻器来实现包括第二差分对和第三差分对(例如，对Q6/Q7和Q8/Q9)的晶体管之间的偏移。仅通过面积失配来实现偏移会引入瞬态效应，例如由于温度依赖性以及Q9和Q6晶体管中的相对较大的结电容所引起的。在Q8和Q7的相应发射极处串联添加电阻器也可以改善高频失真特性，例如与其它偏置设置相比而言。例如，失真的改善可以是较低的晶体管器件电容的结果。
第二差分对和第三差分对的相应差分输入端子被耦合至接收输入信号Vinp和Vinm的差分输入节点。即，第二和第三差分对中的每一对的一个晶体管接收输入信号Vinp，而每一对中的另一个晶体管接收输入信号Vinm。在图3的示例中，晶体管Q6和Q8的每个的基极端子接收Vinp，并且晶体管Q7和Q9的每个的基极端子接收Vinm。
动态偏置电路310被配置为执行各种功能。例如，动态偏置电路310感测在晶体管Q1和Q2的基极处的差分输入节点处的差分输入信号的量级，并且作为响应，更新共源共栅控制信号V偏置的值。在一个示例中，V偏置的量级可以独立于差分输入信号的极性。基于V偏置的值，可以将共源共栅晶体管QC1和QC2动态地配置为承载相应的更多或更少的电流。第一放大器输入级300由此被配置为通过消耗更少的总电流来更有效地操作，如下文进一步描述的，并且比其它共源共栅输入级噪声更少。在一个示例中，动态偏置电路310感测在差分输入节点处的差分输入信号的量级，并且作为响应，向压摆升压电路提供信号以更新在输出端(例如，在QC2的集电极处)可用的电流的量级，从而提高第一放大器输入级300的压摆速率。下文将在图4的讨论中进一步描述压摆升压电路。
在第一放大器输入级300的操作中，稳定的第一电流源I1向第一和第二晶体管Q1和Q2的发射极端子提供恒定的偏置电流信号I尾。随着I尾的量级增加，通过共源共栅晶体管QC1和QC2的电流相应地增加，例如由于耦合至共源共栅级的晶体管Q4和Q5的电流镜布置。晶体管Q1和Q2的集电极端子分别耦合至共源共栅晶体管QC1和QC2的发射极端子，并且分别耦合至电阻器R3和R4。电阻器R3和R4通常有助于减小晶体管Q1、Q2、QC1和QC2的噪声贡献，例如在电源轨Vee处。对于图3的电源感测配置，可以避免在输入差分对Q1和Q2周围的其它电阻器，例如在这些器件的发射极端子处的电阻器，因为此类其它电阻器可能会引入噪声并降低性能。
在给定第一放大器输入级300的电流预算的情况下，可能希望增加通过输入差分对Q1和Q2的电流的量级，但要减小或最小化电路中其它地方的电流消耗，例如共源共栅级和包括晶体管Q4和Q5的电流镜中的电流消耗。例如，可能不希望简单地增加总的可用电流，例如来自第一电流源I1的总电流，因为这样，向输出和共源共栅器件供电的包括晶体管Q4和Q5的电流镜可以被配置为适应同样增加的电流。换言之，当差分输入信号较小时，希望能够适应更多的电流通过输入差分对Q1和Q2，同时减少或最小化输入级中其它位置消耗的电流量。即，当差分输入信号较小时，可以减小或最小化提供给包括晶体管Q4和Q5的电流镜以及共源共栅晶体管QC1和QC2的输出级的电流的量级。
在一个示例中，如果第一放大器输入级300是平衡的(输入信号Vinp和Vinm的量级基本上相等)，则Q1和Q2中的每一个携载电流I尾/2。如果第一放大器输入级300不平衡并且存在大的差分输入信号，则Q1和Q2中的一个基本携载基本上全部电流I尾。此外，在共源共栅晶体管QC1和QC2上通常存在一些涓流电流，例如发射极-集电极电流，这有助于流经电阻R3和R4中的每一个的总电流。因此，为了适应大的差分输入信号，电阻器R3和R4中的每一个都具有适当的尺寸，并配置有一定电阻值，以便至少携载具有I尾加上一定量的贡献于共源共栅晶体管QC1和QC2的涓流电流的量级的电流信号。
如果增加I尾，例如为了提供更高的速度或压摆速率，并降低噪声，则共源共栅输出级以及电阻器R3和R4将各自携载更大量的电流，包括在静态操作期间或差分输入信号时幅度相对较小时。由于增加的电流消耗，这可能是不希望的。然而，在一个示例中，动态偏置电路310可以用于提供动态可变的共源共栅偏置电压，例如为了控制共源共栅级以在差分输入信号幅度相对较小的时段期间传导有限量的电流，并且在差分输入信号幅度相对较大的时间段内传导更大量的电流。
如上所述，动态偏置电路310包括第二和第三差分对，其包括以不同的器件面积特性实现的晶体管Q6和Q7，以及以不同的器件面积特性实现的晶体管Q8和Q9。动态偏置电路310进一步包括由第四电流源I4和电流信号I偏置_共源共栅供电的二极管连接的晶体管Q10。晶体管Q10的发射极通过电阻器R7耦合至Vee。
当差分输入信号较小时，在第一放大器输入级300的操作中，从晶体管Q1和Q2的第一差分对流入R3和/或R4的电流通常接近I尾/2。如果差分输入信号较大，则更大量的电流流过第一差分对的一侧，并相应地流过R3和R4中的一个或另一个。另外，当差分输入信号较大时，来自第二和第三电流源I2和I3的IAUX的一部分分别经由晶体管Q7和Q8传导到电阻器R7。随着流经R7的电流增加，由于晶体管Q10的基极-发射极结的正向电压，V偏置的量级相应增加。随着V偏置或共源共栅控制信号的增加，电阻器R3和R4中的电流信号类似地增加，以防止共源共栅晶体管QC1和QC2的电流不足。这种配置可使QC1和QC2提供的静态电流小于I尾/2，例如对于小的差分输入信号而言。该配置进一步使QC1和QC2提供的电流在需要时较大，例如在差分输入信号较大时。
在一个示例中，当存在差分输入信号时(即，当Vinp>>Vinm或Vinp<<Vinm时)，则晶体管Q7或Q8中一个或另一个中的电流增加，并导致共源共栅晶体管QC1和QC2的基极电压增加，并且增加了电阻器R3和R4中的电流。增大的电流可以有助于防止QC1和QC2的集电极电流在任何一种情况期间都达到可以忽略不计的值。
在一个示例中，当差分输入信号量级较小或可忽略不计时，二极管连接的晶体管Q10保持在“导通”状态(例如，该晶体管可以是弱正向偏置的)。由于Q10保持在“导通”状态，因此晶体管Q10可以更快地响应变化，从而可以更快地更新V偏置以反映差分输入信号的变化。
图4大体上示出了第二放大器输入级400的示例。第二放大器输入级400包括来自第一放大器输入级300的各种特征件，并且包括压摆升压电路。第二放大器输入级400中具有相同名称的器件通常与第一放大器输入级300中所描述的那些器件相似或相同。例如，第二放大器输入级400包括差分输入节点，该差分输入节点在被布置为第一差分对的第一晶体管Q1和第二晶体管Q2的相应基极端子处接收输入信号Vinp和Vinm。第二放大器输入级400包括具有第三晶体管QC1和第四晶体管QC2的共源共栅输出级。第二放大器输入级400进一步包括动态偏置电路，其为共源共栅输出级提供偏置信号V偏置或共源共栅控制信号。动态偏置电路包括相同的两个差分晶体管对，其包括具有晶体管Q6和Q7的第二差分对，以及具有晶体管Q8和Q9的第三差分对。如上面在图3的讨论中所描述的，包括第二和第三差分对的晶体管具有不平衡或失配的器件面积。
第二放大器输入级400的压摆性能通常受到输入级的供应电流和输出节点处的电容的限制。例如，V输出的变化率为I尾/Cc,，其中Cc是输出电容器C1的电容。因此，可以通过增加输出节点上的电流量级或减小输出电容来改善压摆性能。
提供压摆升压电路以通过改变可用于在输出节点处提供或吸收的电流量来增强第二放大器输入级400的压摆性能。压摆升压电路基于在晶体管Q1和Q2的第一差分对的差分输入节点处的差分输入信号的量级和极性来更新输出节点处的电流。如上所述，动态偏置电路感测在差分输入节点处的差分输入信号的量级和极性，并且作为响应，向压摆升压电路提供信号。在图4的示例中，来自动态偏置电路的晶体管Q6和Q9(分别具有相对于其成对的器件Q7和Q8而言具有较大器件面积特性的器件)的集电极向压摆升压电路提供量级和极性信息。由于晶体管Q6和Q9是相对较大的器件，因此对于给定的差分输入信号，它们被配置为传递比其相应对中的其它器件更大的电流信号。
在图4的示例中，第二放大器输入级400包括第五电流源I5，其可以向二极管连接的晶体管Q11提供电流I压摆。晶体管Q11的发射极可以通过偏置电阻器R11耦合至Vee。晶体管Q11的基极提供了作为R11、Q11的正向电压和I压摆的函数的偏置电压。即，用于压摆升压电路的偏置电压可以是I压摆*R11+Vbe(Q11)。
用于压摆升压电路的偏置电压被施加到晶体管Q12和Q13的基极，它们与晶体管Q11以电流镜配置布置。晶体管Q12和Q13的发射极分别在Q9和Q6的集电极处耦合至动态偏置电路，如下文进一步描述的。通过晶体管Q12的电流被来自Q9的信号调制，并且触发通过包括晶体管Q14和Q15的第一压摆电流镜像401的对应电流。在一个示例中，第一压摆电流镜401在晶体管Q14的电流路径中包括电阻器R14，并且第一压摆电流镜401具有除了1:1之外的输入输出比。例如，随着晶体管Q12中的电流增加，晶体管Q14上的正向电压(Veb)改变，因此通过电阻器R14的电流改变。因此，通过晶体管Q15镜像的电流是Q14中电流的函数(例如，指数函数)。
在图4的示例中，晶体管Q15的输出耦合至第三压摆电流镜403。第三压摆电流镜403包括晶体管Q18和Q19。第三压摆电流镜403被配置为反转从第一压摆电流镜401接收的电流信号的极性，并且第三压摆电流镜403的输出耦合至输出节点。在一个示例中，第二放大器输入级400可以在没有第三压摆电流镜403的情况下实现。在本示例中，第一压摆电流镜401的输出将耦合至输出节点，并且输出节点处的电流将与差分输入信号的极性无关。换言之，如果没有第三压摆电流镜403反转来自第一压摆电流镜401的电流信号的方向，则压摆升压电路将响应差分输入信号的量级变化，但是由压摆升压电路提供的电流不会基于差分输入信号的极性改变符号。
在一个示例中，通过晶体管Q13的电流被来自Q6的信号调制，并且触发通过包括晶体管Q16和Q17的第二压摆电流镜402的对应电流。在一个示例中，第二压摆电流镜402在晶体管Q16的电流路径中包括电阻器R16，并且第二压摆电流镜402被配置为具有除了1:1之外的输入输出比。例如，随着晶体管Q13中的电流增加，晶体管Q16上的正向电压(Veb)改变，因此通过电阻器R16的电流改变。因此，通过晶体管Q17镜像的电流是Q16中电流的函数(例如，指数函数)。
通过晶体管Q11的电流因此作为差分输入信号的函数通过晶体管Q12和Q13镜像。通过晶体管Q12和Q13镜像的电流信号进一步通过第一、第二和/或第三压摆电流镜401、402和/或403镜像，以根据差分输入信号的极性在Q15或Q17中提供指数电流。
为了节省功率，可以减小或最小化晶体管Q12和Q13中的电流。例如，随着通过R12的电流增加，可以减小通过Q12的电流。再次参考动态偏置电路，如果差分输入信号很小，那么可忽略不计或最小量的电流通过晶体管Q7和Q8。然而，由于晶体管的相应第二和第三差分对中的器件面积的差异，相对较大量的电流通过晶体管Q6和Q9。因此，可以对电路进行调谐，使得对于小的差分输入信号，由晶体管Q9传导的电流信号的量级可以提供会导致R12两端的电压降足够大以使晶体管Q12截止或者将晶体管Q12置于其开/关阈值或附近的压摆控制信号。在这些条件下，例如通过使用第一和第三压摆电流镜401和403，不会镜像任何附加电流或将其提供给输出节点。类似地，由于由晶体管Q6传导并提供给电阻器R13的压摆控制信号，晶体管Q13可以被关断或置于其开/关阈值附近。
换言之，在第二放大器输入级400的静态操作期间，来自Q9和Q6的压摆控制电流信号可以分别基本上使Q12和Q13失活，从而导致从Q17和/或从Q19提供至输出节点的电流有限或不提供。然而，当在差分输入节点处施加差分输入信号时，则由晶体管Q9或Q6产生压摆控制信号，并且晶体管Q19和Q17之一将基于差分输入信号的极性向输出节点提供电流。晶体管Q19和Q17中被激活的特定晶体管取决于差分输入信号的极性，这继而决定了Q9或Q6中的哪个被激活以提供压摆控制信号。
在一个示例中，当差分输入信号量级较小或可忽略时，晶体管Q12和Q13保持在“导通”状态(例如，晶体管是弱正向偏置的)。当晶体管Q12和Q13保持在“导通”状态时，晶体管可以更快速地响应变化，从而更好地增强电路的压摆性能。
现在参考示出第二放大器输入级400的各种特征件的示例，令Vinp基本上等于Vinm。在本示例中，施加到被布置为第一差分对的第一晶体管Q1和第二晶体管Q2的相应基极端子的差分输入信号基本上为零伏。当Vinp＝Vinm时，晶体管Q9或Q6将各自的电流信号提供给电阻器R12和R13，从而使晶体管Q12和Q13的发射极处的电压相对大于晶体管Q11的发射极处的电压。在一个示例中，晶体管Q11的发射极与晶体管Q12和/或Q13的发射极之间的150mV的电压差可使晶体管Q12和/或Q13的集电极电流以大于约exp(100mV/VT)约等于400的因数减小。例如，晶体管Q12和Q13的集电极电流可以很小，因此晶体管Q19和Q17的集电极电流相应地很小。因此，晶体管Q19和Q17的集电极电流的量级差很小。在一个示例中，当不存在差分输入信号时，晶体管Q19和Q17对输出电流I输出的贡献可忽略不计。
在没有差分输入信号的本示例中，晶体管Q8和Q7的集电极电流很小，并且向电阻器R7提供的电流可忽略不计。因此，在共源共栅晶体管QC1和QC2的基极处的偏置电压V偏置或共源共栅控制信号约为(I尾/2)(R7)+Vbe，并且R3中的电流的量级约为(I尾/2)(R7)/(R3)，其可以设计为小于I尾。
在示出第二放大器输入级400的各种特征件的另一个示例中，令Vinp基本上小于Vinm。在这些条件下，晶体管Q9的集电极电流可以忽略不计，因此晶体管Q12的集电极电流增加，而晶体管Q13的集电极电流很小或可以忽略。晶体管Q12的集电极电流通过第一和第三压摆电流镜401和403进行镜像。在一个示例中，第一压摆电流镜401被配置为包括晶体管Q14和Q15的高增益电流镜，并且Q15的集电极电流约为(m1IC_Q12)(exp(m1IC_Q12(R14)/VT))，其中m1为Q15和Q14的发射极面积之比。随后，Q15的集电极电流通过第三压摆电流镜403镜像并添加到I输出，从而使I输出将V输出拉低。
在示出第二放大器输入级400的各种特征件的另一个示例中，令Vinp基本上大于Vinm。在这些条件下，晶体管Q6的集电极电流可以忽略不计，因此晶体管Q13的集电极电流增加，而晶体管Q12的集电极电流很小或可以忽略。晶体管Q13的集电极电流通过第二压摆电流镜402镜像，例如可以使用晶体管Q16和Q17配置为高增益电流镜。在一个示例中，Q16的集电极电流大约为(m2IC_Q13)(exp(m2IC_Q13(R16)/VT))，其中，m2是Q17和Q16的发射极面积之比。第二压摆电流镜402的输出被添加到I输出，从而使I输出将V输出拉高。
在一个示例中，如果放大器电路的跨导特性高，则放大器的稳定性可能受到影响。可以选择第二放大器输入级400的各种部件以进行调节从而修改电路的跨导特性。例如，电流镜电路(例如，第一、第二和/或第三压摆电流镜401、402或403)包括可以进行选择或调节以影响每个镜电路提供的电流信号大小的部件，例如电阻器R14或R16。因此，可以根据不同的使用情形来修改第二放大器输入级400，以帮助避免由于高跨导而引起的稳定性问题。
尽管图中所示的示例通常被表示为包括BJT晶体管器件，但是可以使用MOS或其它FET晶体管器件提供类似的示例。
在一个示例中，如前所述，要解决的问题包括提供具有降低的电流消耗和/或提高的速度或压摆速率的放大器输入级。本公开的各个方面可以有助于提供对与放大器电路和放大器输入级电路相关的这种和其它问题的解决方案。
在一个示例中，方面1可以包括或使用主题(例如，用于执行动作的装置、系统、设备、方法、手段，或设备可读介质，其包括当由设备执行时可以促使设备执行动作的指令，或者制品)例如，可以包括或使用能够放大具有共模分量的差分输入信号的共源共栅放大器电路，该差分输入信号可以延伸到用于放大器电路的至少一个电源轨。即，方面1可以包括电源感测放大器电路。该电路可以包括：输入级，其包括第一差分晶体管对，该输入级被配置为在相应输入节点处接收差分输入信号，并且作为响应传导差分第一电流；以及共源共栅输出级，该共源共栅输出级响应于在第一差分晶体管对的输入节点处感测到的差分输入信号而被调节。
方面2可以包括或使用方面1的主题或者可以任选地与其相结合，以任选地包括或使用独立于第一差分晶体管对的跨导的共源共栅控制信号。
方面3可以包括或使用方面1或2中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括具有电流源的输入级，并且第一差分晶体管对耦合至电流源并且被配置为传导来自电流源的差分第一电流。
方面4可以包括或使用方面1至3中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用具有折叠式共源共栅电路的共源共栅输出级，该折叠式共源共栅输出电路包括耦合至第一差分晶体管对中的一个晶体管的第一个共源共栅晶体管、耦合至第一差分晶体管对中的另一个晶体管的第二共源共栅晶体管以及耦合在第一共源共栅晶体管和第二共源共栅晶体管与用于放大器电路的电源轨之间的相应电阻器。
方面5可以包括或使用方面1至4中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用偏置电路，该偏置电路被配置为基于差分输入信号的量级并且独立于差分输入信号的极性来生成共源共栅控制信号。
方面6可以包括或使用方面5的主题或者可以任选地与其相结合，以任选地包括或使用具有输入端子的偏置电路，该输入端子耦合至输入级的相同输入节点以由此接收相同的差分输入信号，例如在没有任何中间部件或信号处理的情况下。
方面7可以包括或使用方面1至6中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用偏置电路和压摆升压电路，该偏置电路被配置为基于差分输入信号生成共源共栅控制信号并基于差分输入信号生成压摆控制信号，该压摆升压电路被配置为接收压摆控制信号并作为响应基于差分输入信号的量级和极性在共源共栅输出级的输出节点处提供或吸收电流。
方面8可以包括或使用方面7的主题或者可以任选地与其相结合，以任选地包括或使用包括第二差分晶体管对和第三差分晶体管对的偏置电路，并且第二差分晶体管对和第三差分晶体管对中的每一对的相应输入被配置为接收相同的差分输入信号。
方面9可以包括或使用方面8的主题或者可以任选地与其相结合，以任选地包括在第二差分晶体管对和第三差分晶体管对中的每一对中的一个晶体管，该晶体管具有与同一对中的另一个晶体管不同的器件面积特性。
方面10可以包括或使用方面9的主题或者可以任选地与其相结合，以任选地包括或使用偏置电路，该偏置电路耦合至第二差分晶体管对和第三差分晶体管对中具有较小器件面积的晶体管。在一个示例中，方面10可以包括压摆升压电路，该压摆升压电路耦合至第二差分晶体管对和第三差分晶体管对中具有较大器件面积特性的另一晶体管。
方面11可以包括或使用方面8至10中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用偏置电路，该偏置电路被配置为基于由第二差分晶体管对和第三差分晶体管对中的每一对的一个晶体管传导的信号来生成共源共栅控制信号，并且偏置电路被配置为基于由第二晶体管对和第三晶体管对中的每一对的另一个晶体管传导的信号来生成压摆控制信号。
方面12可以包括或使用方面8至11中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用压摆升压电路，该压摆升压电路具有至少第一电流镜电路和第二电流镜电路，其中第一电流镜电路被配置为在输出节点处提供电流，并且其中第二电流镜电路被配置为在输出节点处吸收电流。
方面13可以包括或使用方面12的主题或者可以任选地与其相结合，以任选地包括：当差分输入信号为非零时：(1)第一电流镜电路被配置为提供与由第二差分晶体管对的第一晶体管提供的电流信号的量级相对应的第一电流量，以及(2)第二电流镜被配置为吸收与由第三差分晶体管对的第一晶体管提供的电流信号的量级相对应的第二电流量。
方面14可以包括或使用主题(例如，用于执行动作的装置、系统、设备、方法、手段，或设备可读介质，其包括当由设备执行时可以促使设备执行动作的指令，或者制品)例如可以包括或使用具有折叠式共源共栅输出的电源感测放大器，该电源感测放大器包括第一差分晶体管对，该第一差分晶体管对被配置为在相应输入节点处接收差分输入信号，并且作为响应将差分第一电流传导至共源共栅保护的输出节点。方面14可以进一步包括：第二差分晶体管对，其被配置为接收与差分输入信号有关的信息；第三差分晶体管对，其被配置为接收与差分输入信号有关的信息；以及共源共栅输出，其被配置为接收共源共栅控制信号，其中共源共栅控制信号基于由第二差分晶体管对的第一晶体管和由第三差分晶体管对的第一晶体管传导的信号。在一个示例中，第一、第二和第三差分晶体管对中的每一对的相应输入节点被耦合以接收相同的输入信号。
方面15可以包括或使用方面14的主题或者可以任选地与其相结合，以任选地包括：来自第二差分晶体管对的第一晶体管的器件面积不同于来自第二差分晶体管的第二晶体管的器件面积，并且来自第三差分晶体管对的第一晶体管的器件面积不同于来自第三差分晶体管对的第二晶体管的器件面积。
方面16可以包括或使用方面14或15中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用被配置为接收压摆控制信号的压摆升压电路，该压摆控制信号基于由第二差分晶体管对的第二晶体管和由第三差分晶体管对的第二晶体管传导的信号，并且其中压摆升压电路被配置为基于压摆控制信号在共源共栅保护的输出节点处提供或吸收电流。
方面17可以包括或使用方面14至16中的一个或任意组合的主题或者可以任选地与其相结合，以任选地包括或使用独立于至少第一差分晶体管对的跨导特性的共源共栅控制信号。
方面18可以包括或使用主题(例如，用于执行动作的装置、系统、设备、方法、手段，或设备可读介质，其包括当由设备执行时可以可以促使设备执行动作的指令，或者制品)，例如可以包括或使用一种使用放大器电路来放大差分输入信号的方法，并且该放大器电路能够放大具有分量的输入信号，该输入信号可以延伸到放大器电路的至少一个电源轨。即，方面18可以包括一种用于操作电源感测放大器的方法。方面18可以包括：在第一差分晶体管对处接收差分输入信号，并且作为响应向放大器电路的共源共栅输出级提供差分第一电流，以及基于差分输入信号生成共源共栅控制信号，其中共源共栅控制信号独立于第一差分晶体管对的跨导，并且基于差分第一电流和共源共栅控制信号从共源共栅输出级的输出节点提供输出信号。
方面19可以包括或使用方面18的主题或者可以任选地与其相结合，以任选地包括或使用：基于差分输入信号生成压摆升压控制信号，并且通过使用压摆升压电路，基于差分输入信号在共源共栅级的输出节点处吸收或提供电流。
方面20可以包括或使用方面19的主题或者可以任选地与其相结合，以任选地包括：在第二差分晶体管对和第三差分晶体管对处接收差分输入信号，其中生成共源共栅控制信号包括使用来自第二差分晶体管对和第三差分晶体管对的第一支路的组合信号，并且其中生成压摆升压控制信号包括使用来自第二差分晶体管对和第三差分晶体管对的另一支路的信号。在一个示例中，在第二差分晶体管对和第三差分晶体管对中的相应器件具有不同的器件面积特性。
这些非限制性方面中的每一个都可以独立存在，或者可以与本文中其它地方所讨论的一个或多个其它方面、示例或特征以各种排列或组合的方式组合。
该详细描述包括对形成为本详细描述的一部分的附图的引用。附图通过说明的方式示出了其中可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。此类示例可以包括除了所示出或描述的那些元件之外的元件。然而，本发明人还考虑了其中仅提供示出或描述的那些元件的示例。本发明人相对于本文中示出或描述的特定示例(或其一个或多个方面)或相对于其它示例(或其一个或多个方面)使用示出或描述的那些元素(或其一个或多个方面)的任何组合或排列来构思示例。
在本文件中，如专利文件中所常见的，术语“一”或“一个”用于包括一个或多于一个，与“至少一个”或“一个或多个”的任何其它情况或用法无关。在本文件中，除非另有说明，否则术语“或”用于表示非排他性的或，例如“A或B”包括：“A但不包括B”，“B但不包括A”，以及“A和B”。在本文件中，术语“包含(including)”和“其中(in which)”用作相应术语“包括(comprising)”和“其中(wherein)”的普通英语等效词。
在以下权利要求中，术语“包含”和“包括”是开放式的，即系统、装置、物品、组合物、制剂或方法包括除权利要求中在该术语之后列出的元件之外的元件，仍然被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。
本文所描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以将电子设备配置为执行如以上示例中所述的方法。此类方法的实施方式可以包括代码(例如微代码)、汇编语言代码、高级语言代码等。此类代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其它时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频磁盘)、磁带盒、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述旨在作为说明性的，而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，其它实施例可以例如由本领域的普通技术人员使用。提供摘要以符合37C.F.R.§1.72(b)，以使读者能够快速确定技术公开的性质。提交时的理解是，其不会被用来解释或限制权利要求书的范围或含义。另外，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为旨在使未声明的公开特征对于任何权利要求都是必不可少的。而是，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入具体实施方式中，每个权利要求作为单独的实施例而独立存在，并且可以预期的是，此类实施例可以以各种组合或排列的方式彼此进行组合。本发明的范围应当参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。

Claims (20)

1.一种能够放大具有共模分量的差分输入信号的共源共栅放大器电路，所述差分输入信号可以延伸到用于所述放大器电路的至少一个电源轨，所述放大器电路包括：
输入级，其包括第一差分晶体管对，所述输入级被配置为在相应输入节点处接收所述差分输入信号，并作为响应传导差分第一电流；以及
共源共栅输出级，其包括共源共栅控制信号，所述共源共栅控制信号响应于在所述第一差分晶体管对的所述输入节点处感测到的所述差分输入信号而被调节。
2.根据权利要求1所述的放大器电路，其中所述共源共栅控制信号的量级独立于所述第一差分晶体管对的跨导。
3.根据权利要求1所述的放大器电路，其中所述输入级包括电流源，并且其中所述第一差分晶体管对耦合至所述电流源并且被配置为传导来自所述电流源的所述差分第一电流。
4.根据权利要求1所述的放大器电路，其中所述共源共栅输出级包括折叠式共源共栅电路，所述折叠式共源共栅电路包括：
第一共源共栅晶体管，其耦合至所述第一差分晶体管对中的一个晶体管，并且耦合为接收响应于在所述第一差分晶体管对的所述输入节点处感测到的所述差分输入信号而被调节的所述共源共栅控制信号；
第二共源共栅晶体管，其耦合至所述第一差分晶体管对中的另一个晶体管，并且耦合为接收响应于在所述第一差分晶体管对的所述输入节点处感测到的所述差分输入信号而被调节的所述共源共栅控制信号；以及
耦合在所述第一共源共栅晶体管和所述第二共源共栅晶体管与用于所述放大器电路的电源轨之间的相应电阻器。
5.根据权利要求1所述的放大器电路，进一步包括偏置电路，其被配置为基于所述差分输入信号的量级并且独立于所述差分输入信号的极性来产生所述共源共栅控制信号。
6.根据权利要求5所述的放大器电路，其中所述偏置电路包括输入端子，所述输入端子耦合至所述输入级的所述输入节点以接收相同的差分输入信号。
7.根据权利要求1所述的放大器电路，进一步包括：
偏置电路，其被配置为基于所述差分输入信号生成所述共源共栅控制信号，并基于所述差分输入信号生成压摆控制信号；以及
压摆升压电路，其被配置为接收所述压摆控制信号，并作为响应基于所述差分输入信号的量级和极性在所述共源共栅输出级的输出节点处提供或吸收电流。
8.根据权利要求7所述的放大器电路，其中所述偏置电路包括第二差分晶体管对和第三差分晶体管对，其被配置为接收相同的差分输入信号。
9.根据权利要求8所述的放大器电路，其中所述第二差分晶体管对和所述第三差分晶体管对中的每一对中的一个晶体管具有与同一对中的另一个晶体管不同的有效器件面积特性。
10.根据权利要求9所述的放大器电路，其中所述偏置电路耦合至所述第二差分晶体管对和所述第三差分晶体管对中具有较小器件面积的晶体管，并且其中所述压摆升压电路耦合至所述第二差分晶体管对和所述第三差分晶体管对中具有较大器件面积特性的另一晶体管。
11.根据权利要求8所述的放大器电路，其中所述偏置电路被配置为基于由所述第二差分晶体管对和所述第三差分晶体管对中的每一对的一个晶体管传导的信号来生成所述共源共栅控制信号，并且其中所述偏置电路被配置为基于由所述第二晶体管对和所述第三晶体管对中的每一对的另一晶体管传导的信号来生成所述压摆控制信号。
12.根据权利要求8所述的放大器电路，其中所述压摆升压电路包括至少第一电流镜电路和第二电流镜电路，其中所述第一电流镜电路被配置为在所述输出节点处提供电流，并且其中所述第二电流镜电路被配置为在所述输出节点处吸收电流。
13.根据权利要求12所述的放大器电路，其中当所述差分输入信号为非零时：
所述第一电流镜电路被配置为提供与由所述第二差分晶体管对的第一晶体管提供的电流信号的量级相对应的第一电流量，以及
所述第二电流镜被配置为吸收与由所述第三差分晶体管对的第一晶体管提供的电流信号的量级相对应的第二电流量。
14.一种具有折叠式共源共栅输出的电源感测放大器，所述电源感测放大器包括：
第一差分晶体管对，其被配置为在相应输入节点处接收差分输入信号，并且作为响应将差分第一电流传导至共源共栅保护的输出节点；
第二差分晶体管对，其被配置为接收与所述差分输入信号有关的信息；
第三差分晶体管对，其被配置为接收与所述差分输入信号有关的信息；以及
共源共栅输出，其被配置为接收共源共栅控制信号，其中所述共源共栅控制信号基于由所述第二差分晶体管对的第一晶体管和由所述第三差分晶体管对的第一晶体管传导的信号。
15.根据权利要求14所述的电源感测放大器，其中所述第二差分对包括具有不平衡有效面积特性的晶体管器件，并且其中所述第三差分对包括具有不平衡有效面积特性的晶体管器件。
16.根据权利要求14所述的电源感测放大器，进一步包括压摆升压电路，其被配置为接收压摆控制信号，所述压摆控制信号基于由所述第二差分晶体管对的第二晶体管和由所述第三差分晶体管对的第二晶体管传导的信号，并且
其中所述压摆升压电路被配置为基于所述压摆控制信号在所述共源共栅保护的输出节点处提供或吸收电流。
17.根据权利要求14所述的电源感测放大器，其中所述共源共栅控制信号独立于所述第一差分晶体管对的跨导。
18.一种使用放大器电路放大差分输入信号的方法，所述放大器电路能够放大具有分量的输入信号，所述输入信号可以延伸到所述放大器电路的至少一个电源轨，所述方法包括：
在第一差分晶体管对处接收所述差分输入信号，并且作为响应向所述放大器电路的共源共栅输出级提供差分第一电流；
基于所述差分输入信号产生共源共栅控制信号，其中所述共源共栅控制信号独立于所述第一差分晶体管对的跨导；以及
基于所述差分第一电流和所述共源共栅控制信号从所述共源共栅输出级的输出节点提供输出信号。
19.根据权利要求18所述的方法，进一步包括：
基于所述差分输入信号生成压摆升压控制信号；以及
基于所述差分输入信号在所述共源共栅级的所述输出节点处吸收或提供电流。
20.根据权利要求19所述的方法，进一步包括：在第二差分晶体管对和第三差分晶体管对处接收所述差分输入信号；
其中产生所述共源共栅控制信号包括使用来自所述第二差分晶体管对和所述第三差分晶体管对的第一支路的组合信号；以及
其中产生所述压摆升压控制信号包括使用来自所述第二差分晶体管和所述第三差分晶体管对的另一支路的信号。
CN202010011401.2A 2019-01-11 2020-01-06 具有降低的功率消耗和提高的压摆速率的放大器 Active CN111435828B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962791268P 2019-01-11 2019-01-11
US62/791,268 2019-01-11
US16/389,435 US10931240B2 (en) 2019-01-11 2019-04-19 Amplifier with reduced power consumption and improved slew rate
US16/389,435 2019-04-19

Publications (2)

Publication Number Publication Date
CN111435828A true CN111435828A (zh) 2020-07-21
CN111435828B CN111435828B (zh) 2023-08-11

Family

ID=71516927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010011401.2A Active CN111435828B (zh) 2019-01-11 2020-01-06 具有降低的功率消耗和提高的压摆速率的放大器

Country Status (2)

Country Link
US (1) US10931240B2 (zh)
CN (1) CN111435828B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924074B2 (en) * 2019-04-08 2021-02-16 Texas Instruments Incorporated Slew boost circuit for an operational amplifier
JP6890629B2 (ja) * 2019-05-08 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 差動アンプ
CN113839630B (zh) * 2021-09-13 2024-01-30 中国科学院上海微系统与信息技术研究所 一种可用于超低温的低压差分放大器
CN115407818B (zh) * 2022-09-13 2023-08-18 福州大学 应用于adc的低功耗高瞬态ldo

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604464A (en) * 1995-07-07 1997-02-18 Advanced Micro Devices, Inc. Cascode operational amplifier with multiple input stage
US20100019946A1 (en) * 2008-07-25 2010-01-28 Analog Devices, Inc. Amplifier networks with controlled common-mode level and converter systems for use therewith
US20100134186A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd Low power operational amplifier
CN101855829A (zh) * 2007-11-12 2010-10-06 Nxp股份有限公司 包括放大器的信号处理器
US20130127537A1 (en) * 2009-11-19 2013-05-23 Stmicroelectronics International N.V. Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier
CN103326682A (zh) * 2013-05-27 2013-09-25 苏州贝克微电子有限公司 具有高线性度的可调运算跨导放大器
CN104901643A (zh) * 2015-06-10 2015-09-09 思瑞浦微电子科技（苏州）有限公司 低压高共模抑制放大器
US20150341003A1 (en) * 2014-05-20 2015-11-26 Analog Devices, Inc. Differential current amplifier
US20170310291A1 (en) * 2014-10-23 2017-10-26 Ams Ag Amplifier circuit and amplifier arrangement
CN107508567A (zh) * 2017-08-29 2017-12-22 南京邮电大学南通研究院有限公司 一种低电压跨导恒定轨到轨差分放大器
CN207182280U (zh) * 2017-08-15 2018-04-03 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN108183691A (zh) * 2017-12-28 2018-06-19 上海贝岭股份有限公司 折叠共源共栅运算放大器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830339B2 (ja) 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
US6359512B1 (en) 2001-01-18 2002-03-19 Texas Instruments Incorporated Slew rate boost circuitry and method
US6628168B2 (en) 2001-06-28 2003-09-30 Intel Corporation Multiple input, fully differential, wide common-mode, folded-cascode amplifier
US6642788B1 (en) * 2001-11-05 2003-11-04 Xilinx, Inc. Differential cascode amplifier
US6822513B1 (en) 2003-05-28 2004-11-23 Ami Semiconductor, Inc. Symmetric and complementary differential amplifier
US20050285676A1 (en) 2004-06-28 2005-12-29 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
KR100674912B1 (ko) 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
US7375585B2 (en) 2005-05-02 2008-05-20 Texas Instruments Incorporated Circuit and method for switching active loads of operational amplifier input stage
US7443237B1 (en) 2006-06-02 2008-10-28 Linear Technology Corporation Folded cascode amplifier having improved slew performance
KR100800491B1 (ko) 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
US7663439B2 (en) 2007-12-06 2010-02-16 Himax Technologies Limited Operational amplifier
US7768351B2 (en) 2008-06-25 2010-08-03 Texas Instruments Incorporated Variable gain current input amplifier and method
US8390379B2 (en) 2010-10-11 2013-03-05 Texas Instruments Deutschland Gmbh Amplifier input stage and slew boost circuit
CN103326673B (zh) 2012-03-23 2016-03-09 禾瑞亚科技股份有限公司 具强化回转率的折叠式串接放大器
JP2015211266A (ja) 2014-04-24 2015-11-24 シナプティクス・ディスプレイ・デバイス合同会社 差動増幅回路及び表示駆動回路
CA3056626A1 (en) * 2017-03-20 2018-09-27 Blue Danube Systems, Inc. Precision high frequency phase adders
IT201700054686A1 (it) * 2017-05-19 2018-11-19 St Microelectronics Srl Circuito ad elevato swing di ingresso, dispositivo e procedimento corrispondenti
CN107947747A (zh) 2017-11-21 2018-04-20 中国地质大学（北京） 折叠共源共栅放大器及模拟电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604464A (en) * 1995-07-07 1997-02-18 Advanced Micro Devices, Inc. Cascode operational amplifier with multiple input stage
CN101855829A (zh) * 2007-11-12 2010-10-06 Nxp股份有限公司 包括放大器的信号处理器
US20100019946A1 (en) * 2008-07-25 2010-01-28 Analog Devices, Inc. Amplifier networks with controlled common-mode level and converter systems for use therewith
US20100134186A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd Low power operational amplifier
US20130127537A1 (en) * 2009-11-19 2013-05-23 Stmicroelectronics International N.V. Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier
CN103326682A (zh) * 2013-05-27 2013-09-25 苏州贝克微电子有限公司 具有高线性度的可调运算跨导放大器
US20150341003A1 (en) * 2014-05-20 2015-11-26 Analog Devices, Inc. Differential current amplifier
US20170310291A1 (en) * 2014-10-23 2017-10-26 Ams Ag Amplifier circuit and amplifier arrangement
CN104901643A (zh) * 2015-06-10 2015-09-09 思瑞浦微电子科技（苏州）有限公司 低压高共模抑制放大器
CN207182280U (zh) * 2017-08-15 2018-04-03 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN107508567A (zh) * 2017-08-29 2017-12-22 南京邮电大学南通研究院有限公司 一种低电压跨导恒定轨到轨差分放大器
CN108183691A (zh) * 2017-12-28 2018-06-19 上海贝岭股份有限公司 折叠共源共栅运算放大器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H. A. ASLANZADEH 等: "A 1-V 1-mW high-speed class AB operational amplifier for high-speed low power pipelined A/D converters using \"Slew Boost\" technique", pages 340 - 344 *
M.R. VALERO 等: "Slew rate enhancement based on use ofsquaring circuits", vol. 51, no. 3, pages 219 - 220, XP006051003, DOI: 10.1049/el.2014.3975 *
李俊: "高效率低纹波峰值电流模Boost型DC-DC稳压器设计", no. 7, pages 042 - 87 *

Also Published As

Publication number Publication date
US10931240B2 (en) 2021-02-23
US20200228066A1 (en) 2020-07-16
CN111435828B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN111435828B (zh) 具有降低的功率消耗和提高的压摆速率的放大器
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US6429700B1 (en) Driver circuit with output common mode voltage control
JP3158759B2 (ja) 同相モード安定性が強化された差動増幅器
US6437645B1 (en) Slew rate boost circuitry and method
US7362173B1 (en) System and method for providing slew rate enhancement for two stage CMOS amplifiers
US8350622B2 (en) Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier
JP3841195B2 (ja) 差動増幅器
US8390379B2 (en) Amplifier input stage and slew boost circuit
JPH02239706A (ja) Ｃｍｏｓ電圧基準／バッファ回路
US8866554B2 (en) Translinear slew boost circuit for operational amplifier
US20130127536A1 (en) Fully differential operational amplifier with common-mode feedback circuit
JP2003298368A (ja) 増幅回路
JP2015095830A (ja) 差動増幅回路
US5315264A (en) Rail-to-rail opamp with large sourcing current and small quiescent current
US7528659B2 (en) Fully differential amplification device
JP2001185964A (ja) カレントミラー回路および演算増幅器
US6788143B1 (en) Cascode stage for an operational amplifier
US6657496B2 (en) Amplifier circuit with regenerative biasing
US6614280B1 (en) Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO&#39;s
JP2000244261A (ja) 信号入力回路及びこれを用いた可変利得増幅器
CN110036578B (zh) 光接收器中的各个dc和ac电流分流
JP5130857B2 (ja) 差動増幅器
US6831501B1 (en) Common-mode controlled differential gain boosting
JP7192075B2 (ja) 電流検出アンプ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Applicant before: Analog equipment International Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant