CN112583399A - 一种高精度的模拟乘除法器 - Google Patents

Abstract

一种高精度的模拟乘除法器，属于模拟芯片设计技术领域。本发明分别基于NPN型三极管和PNP型三极管设计了对应的模拟乘除法器实现电路，通过重新设计电流在三极管的灌入点，并引入一个控制模块进行电流环路控制使得输入电流流入三极管集电极时保持三极管集电极电压稳定，确保第一输入电流、第二输入电流、第三输入电流以及输出电流分别能够全部且唯一地从四个三极管的集电极输入，以消除传统模拟乘除法器中由于基区电流的存在以及匹配导致的精度受限问题，实现高精度。相比传统乘除法器电路而言，本发明还大大减小了芯片设计面积和电路硬件开销。

Description

一种高精度的模拟乘除法器

技术领域

本发明属于模拟芯片设计技术领域，涉及一种高精度的模拟乘除法器。

背景技术

数字乘法器虽然精度较高，但因为前端信号一般都是模拟量，需要前置模数转换器ADC从而增加了系统开销，且转换精度和功耗也需要折中，另外本身转换时延也是一些系统不能接受的。常用模拟乘法器/除法器/乘除法器做一些模拟信号的处理，如系统的功率检测（V x I）、平方律产生电路（X²）。而对于越来越高精度的系统要求，设计适用于宽范围输入的高精度乘除法器（如：100倍以上输入范围，0.5%的系统精度）时，因为器件的某些寄生影响成为设计挑战。

如图1所示是现有技术对于高精度乘除法器的一种电路实现，利用三极管BJT的对数特性，利用三极管Q1、Q2、Q3、Q4基本保证实现输出电流Iout = Ia x Ib ÷ Ic，Ia、Ib、Ic分别是第一输入电流、第二输入电流和第三输入电流；但由于一般工艺限制，三极管的电流放大系数β在10~100之间，图1中三极管Q2的发射极电流实际由三极管Q1的基区电流和第二输入电流Ib共同组成，同理三极管Q3的发射极电流实际也是由三极管Q4的基区电流和第三输入电流Ic共同组成。基区电流的存在限制了乘除法器的精度，为了提高精度，传统的方式是加入镜像的三极管Q5和Q6去产生等效对应三极管Q1和Q4的基区电流去抵消，最后让三极管Q2的发射极电流只与第二输入电流Ib相关。

可见现有技术为消除有限三极管电流放大系数效应实现高精度，需要增加Q5和Q6两个三极管，这在芯片设计中面积开销很大；另一方面，受限于三极管Q5、Q6和三极管Q1、Q4电流放大系数匹配，以及需要外加Ia’和Ia匹配，外加Icomp和Iout匹配，精度无法提高，且外加的Ia’和Icomp也带来了额外的硬件开销。

发明内容

针对传统模拟乘除法器存在的电路硬件开销大和受限于匹配导致精度难以提高的不足之处，本发明提出一种通过改善关键器件的非理想特性从而提高宽范围输入下精度的模拟乘除法器，与传统模拟乘除法器相比，电路硬件开销更少，精度更高。

本发明通过重新设计电流在三极管的灌入点和外加控制环路来确保输入电流信息全部且唯一的从三极管的集电极输入，且基于NPN型三极管和PNP型三极管设计了对应的模拟乘除法器实现电路，从而节省基区电流抵消电路的开销并获得更高的精度。

本发明基于NPN型三极管实现模拟乘除法器的技术方案为：

一种高精度的模拟乘除法器，包括第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第四NPN型三极管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和控制模块；

第一NPN型三极管的集电极连接第一NMOS管的栅极、第四NMOS管的栅极和第一输入信号Ia，其基极连接第一NMOS管的源极、第二NPN型三极管的发射极和第一偏置电流，其发射极连接第四NPN型三极管的发射极并接地；

第二NPN型三极管的集电极连接第二NMOS管的栅极和第二输入信号Ib，其基极连接第三NPN型三极管的基极、第二NMOS管的源极、第三NMOS管的源极和第二偏置电流；第一NMOS管和第二NMOS管的漏极连接电源电压；

第三NPN型三极管的集电极连接第三NMOS管的栅极和第三输入信号Ic，其发射极连接第四NPN型三极管的基极；

当第三输入信号Ic输入第三NPN型三极管的集电极时，第三NPN型三极管的集电极电压增大导致第三NMOS管流过电流；所述控制模块的输入端连接第三NMOS管的漏极，其输出端连接第三NPN型三极管的发射极；所述控制模块用于采样流过第三NMOS管的电流并根据采样结果控制第三NPN型三极管的集电极电压下降，使得第三NPN型三极管的集电极电压保持稳定且第三NPN型三极管的集电极电流始终为第三输入信号Ic的电流值；

第四NMOS管的源极连接第四NPN型三极管的集电极，其漏极输出所述模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。

具体的，所述控制模块包括第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管，第八PMOS管的栅漏短接并连接第三NMOS管的漏极和第七PMOS管的栅极，其源极连接第七PMOS管的源极并连接电源电压；第六NMOS管的栅极连接第五NMOS管的栅极和漏极以及第七PMOS管的漏极，其源极连接第五NMOS管的源极并接地，其漏极连接第三NPN型三极管的发射极。

具体的，第一NMOS管和第四NMOS管为相同类型的MOS管，第二NMOS管和第三NMOS管为相同类型的MOS管。

具体的，所述第一偏置电流的电流值为Ib + Ibias，所述第二偏置电流的电流值为Ic + Ibias，其中Ibias为MOS管正常工作时的偏置电流值。

本发明基于PNP型三极管实现模拟乘除法器的技术方案为：

一种高精度的模拟乘除法器，包括第一PNP型三极管、第二PNP型三极管、第三PNP型三极管、第四PNP型三极管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和控制模块；

第一PNP型三极管的集电极连接第一PMOS管的栅极、第四PMOS管的栅极和第一输入信号Ia，其基极连接第一PMOS管的源极、第二PNP型三极管的发射极和第一偏置电流，其发射极连接第四PNP型三极管的发射极并连接电源电压；

第二PNP型三极管的集电极连接第二PMOS管的栅极和第二输入信号Ib，其基极连接第三PNP型三极管的基极、第四PNP型三极管的基极、第二PMOS管的源极、第三PMOS管的源极和第二偏置电流；第一PMOS管和第二PMOS管的漏极接地；

第三PNP型三极管的集电极连接第三PMOS管的栅极和第三输入信号Ic；当第三输入信号Ic输入第三PNP型三极管的集电极时，第三PNP型三极管的集电极电压增大导致第三PMOS管流过电流；所述控制模块的采样端连接第三PMOS管的漏极，其输出端连接第三NPN型三极管的发射极；所述控制模块用于采样流过第三PMOS管的电流并根据采样结果控制第三PNP型三极管的集电极电压下降，使得第三PNP型三极管的集电极电压保持稳定且第三PNP型三极管的集电极电流始终为第三输入信号Ic的电流值；

第四PMOS管的源极连接第四PNP型三极管的集电极，其漏极输出所述模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。

具体的，所述控制模块包括第五PMOS管、第六PMOS管、第七NMOS管和第八NMOS管，第八NMOS管的栅漏短接并连接第三PMOS管的漏极和第七NMOS管的栅极，其源极连接第七NMOS管的源极并接地；第六PMOS管的栅极连接第五PMOS管的栅极和漏极以及第七NMOS管的漏极，其源极连接第五PMOS管的源极并连接电源电压，其漏极连接第三PNP型三极管的发射极。

具体的，第一PMOS管和第四PMOS管为相同类型的MOS管，第二PMOS管和第三PMOS管为相同类型的MOS管。

具体的，所述第一偏置电流的电流值为Ib + Ibias，所述第二偏置电流的电流值为Ic + Ibias，其中Ibias为MOS管正常工作时的偏置电流值。

本发明的有益效果为：本发明通过重新设计电流在三极管的灌入点和引入一个控制模块进行电流环路控制，实现输入电流Ia、Ib、Ic和输出电流Iout的电流信息能够全部且唯一地从三极管的集电极输入，从而消除了传统模拟乘除法器中由于基区电流的存在以及三极管匹配和电流匹配导致的精度受限问题，提高了模拟乘除法器的精度；另外本发明还减小了芯片设计面积，节省了电路硬件开销。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1是现有技术中实现模拟乘除法器的一种电路实现图。

图2是采用NPN型三极管实现本发明提出的一种高精度的模拟乘除法器的一种具体电路实现结构框图。

图3是采用PNP型三极管实现本发明提出的一种高精度的模拟乘除法器的一种具体电路实现结构框图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明分别基于NPN型三极管和基于PNP型三极管设计了模拟乘除法器实现电路，如图2所示是本发明提出的基于NPN型三极管实现的模拟乘除法器，包括第一NPN型三极管QN1、第二NPN型三极管QN2、第三NPN型三极管QN3、第四NPN型三极管QN4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和控制模块，第一NPN型三极管QN1的集电极连接第一NMOS管MN1的栅极、第四NMOS管MN4的栅极和第一输入信号Ia，其基极连接第一NMOS管MN1的源极、第二NPN型三极管QN2的发射极和第一偏置电流I1，其发射极连接第四NPN型三极管QN4的发射极并接地VSS；第二NPN型三极管QN2的集电极连接第二NMOS管MN2的栅极和第二输入信号Ib，其基极连接第三NPN型三极管QN3的基极、第二NMOS管MN2的源极、第三NMOS管MN3的源极和第二偏置电流I2；第一NMOS管MN1和第二NMOS管MN2的漏极连接电源电压VDD；第三NPN型三极管QN3的集电极连接第三NMOS管MN3的栅极和第三输入信号Ic，其发射极连接第四NPN型三极管QN4的基极；当第三输入信号Ic输入第三NPN型三极管QN3的集电极时，第三NPN型三极管QN3的集电极电压增大导致第三NMOS管MN3流过电流；控制模块的输入端连接第三NMOS管MN3的漏极，其输出端连接第三NPN型三极管QN3的发射极；控制模块用于采样流过第三NMOS管MN3的电流并根据采样结果控制第三NPN型三极管QN3的集电极电压下降，使得第三NPN型三极管QN3的集电极电压保持稳定且第三NPN型三极管QN3的集电极电流始终为第三输入信号Ic的电流值；第四NMOS管MN4的源极连接第四NPN型三极管QN4的集电极，其漏极输出模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。合理分配第一输入电流Ia、第二输入电流Ib、第三输入电流Ic能够分别实现乘法器、除法器和乘除法器。

本发明重新设计了电流从三极管的灌入点，并且设计了控制模块实现电流控制环路来确保输入电流的信息全部且唯一的从三极管的集电极输入，避免了需要消除多余的基区电流。如图2所示给出基于NPN型三极管实现的模拟乘除法器中控制模块的一种实现电路，包括第五NMOS管MN5、第六NMOS管MN6、第七PMOS管MP7和第八PMOS管MP8，第八PMOS管MP8的栅漏短接并连接第三NMOS管MN3的漏极和第七PMOS管MP7的栅极，其源极连接第七PMOS管MP7的源极并连接电源电压VDD；第六NMOS管MN6的栅极连接第五NMOS管MN5的栅极和漏极以及第七PMOS管MP7的漏极，其源极连接第五NMOS管MN5的源极并接地VSS，其漏极连接第三NPN型三极管QN3的发射极。

本实施例中控制模块的工作原理如下：

基于MOSFET的栅极不会分走电流的特点，本发明重新设计了三极管的灌入点，使得第一输入电流Ia、第二输入电流Ib、第三输入电流Ic分别可以全部从第一NPN型三极管QN1、第二NPN型三极管QN2、第三NPN型三极管QN3的集电极流入。同时为了电路能够稳定工作引入了控制模块，本实施例中由第五NMOS管MN5、第六NMOS管MN6、第七PMOS管MP7和第八PMOS管MP8组成控制模块，当第三输入信号Ic输入第三NPN型三极管QN3的集电极时会使第三NPN型三极管QN3的集电极电压增大，第三NPN型三极管QN3的集电极电压增大会增加第三NPN型三极管QN3集电极到基极的压差并通过第三NMOS管M3变成电流，流过第三NMOS管MN3的电流经过第七PMOS管MP7和第八PMOS管MP8组成的电流镜、第五NMOS管MN5、第六NMOS管MN6组成的电流镜后将会下拉第三NPN型三极管QN3的发射极电压，从而也下拉第三NPN型三极管QN3的集电极电压，使得第三NPN型三极管QN3的集电极电压下降。这样利用控制模块构成一个电流控制环路使得第三NPN型三极管QN3集电极电压稳定，保证第三NPN型三极管QN3的集电极流过电流正好等于第三输入电流Ic，又由于第三NMOS管M3的栅极没有电流，而第三NMOS管M3的集电极电压稳定，故第三NPN型三极管QN3集电极节点流入电流等于流出电流，即第三输入电流Ic等于第三NPN型三极管QN3集电极流出电流。

第一偏置电流I1和第二偏置电流I2用于提供第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的正常偏置，其中对于第一偏置电流I1和第二偏置电流I2的精度要求不高，优选I1 = Ib + Ibias，I2 = Ic + Ibias，Ibias为MOS正常工作时的偏置。图2所示实施例架构最终实现Vbe_QN4 = Vbe_QN1+ Vbe_QN2 – Vbe_QN3，而根据三极管指数型的V-I特性曲线，使得Ie_QN4 = Ie_QN1 x Ie_QN2 ÷ Ie_QN3，即实现了模拟乘除法器的功能，其中Vbe_QN1至Vbe_QN4分别是第一NPN型三极管QN1至第四NPN型三极管QN3的基极发射极电压，Ie_QN1至Ie_QN4分别是第一NPN型三极管QN1至第四NPN型三极管QN3的发射极电流。

为了实现更高的精度，优选将第一NMOS管MN1和第四NMOS管MN4设置为相同类型的MOS管，第二NMOS管MN2和第三NMOS管MN3设置为相同类型的MOS管，用于消弱同时匹配三极管的基区宽度调制效应。

如图3所示是本发明提出的基于PNP型三极管实现的模拟乘除法器，包括第一PNP型三极管QP1、第二PNP型三极管QP2、第三PNP型三极管QP3、第四PNP型三极管QP4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和控制模块，第一PNP型三极管QP1的集电极连接第一PMOS管MP1的栅极、第四PMOS管MP4的栅极和第一输入信号Ia，其基极连接第一PMOS管MP1的源极、第二PNP型三极管QP2的发射极和第一偏置电流I1，其发射极连接第四PNP型三极管QP4的发射极并连接电源电压VDD；第二PNP型三极管QP2的集电极连接第二PMOS管MP2的栅极和第二输入信号Ib，其基极连接第三PNP型三极管QP3的基极、第四PNP型三极管QP4的基极、第二PMOS管MP2的源极、第三PMOS管MP3的源极和第二偏置电流I2；第一PMOS管MP1和第二PMOS管MP2的漏极接地VSS；第三PNP型三极管QP3的集电极连接第三PMOS管MP3的栅极和第三输入信号Ic；当第三输入信号Ic输入第三PNP型三极管QP3的集电极时，第三PNP型三极管QP3的集电极电压增大导致第三PMOS管MP3流过电流；控制模块的采样端连接第三PMOS管MP3的漏极，其输出端连接第三NPN型三极管QN3的发射极；控制模块用于采样流过第三PMOS管MP3的电流并根据采样结果控制第三PNP型三极管QP3的集电极电压下降，使得第三PNP型三极管QP3的集电极电压保持稳定且第三PNP型三极管QP3的集电极电流始终为第三输入信号Ic的电流值；第四PMOS管MP4的源极连接第四PNP型三极管QP4的集电极，其漏极输出模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。

图3所示基于PNP型三极管实现的模拟乘除法器与图2所示基于NPN型三极管实现的模拟乘除法器的设计原理和工作过程类似，都是通过重新设计三极管的灌入点，使得第一输入电流Ia、第二输入电流Ib、第三输入电流Ic分别可以全部从第一PNP型三极管QP1、第二PNP型三极管QP2、第三PNP型三极管QP3的集电极流入。同时为了电路能够稳定工作引入了控制模块，如图3所示给出基于PNP型三极管实现的模拟乘除法器中控制模块的一种实现电路，包括第五PMOS管MP5、第六PMOS管MP6、第七NMOS管MN7和第八NMOS管MN8，第八NMOS管MN8的栅漏短接并连接第三PMOS管MP3的漏极和第七NMOS管MN7的栅极，其源极连接第七NMOS管MN7的源极并接地VSS；第六PMOS管MP6的栅极连接第五PMOS管MP5的栅极和漏极以及第七NMOS管MN7的漏极，其源极连接第五PMOS管MP5的源极并连接电源电压VDD，其漏极连接第三PNP型三极管QP3的发射极。

图2和图3所示控制模块是通过控制三极管的发射极来控制集电极电压稳定，但并不用于限制本发明的保护范围，其他通用语能够实现控制集电极电压稳定的控制模块具体架构也能够适用于本发明。

图3所示实施例架构最终实现Vbe_QP4 = Vbe_QP1+ Vbe_QP2 – Vbe_QP3，而根据三极管指数型的V-I特性曲线，使得Ie_QP4 = Ie_QP1 x Ie_QP2 ÷ Ie_QP3，即实现了模拟乘除法器的功能，其中Vbe_QP1至Vbe_QP4分别是第一PNP型三极管QP1至第四PNP型三极管QP3的基极发射极电压，Ie_QP1至Ie_QP4分别是第一PNP型三极管QP1至第四PNP型三极管QP3的发射极电流。

同样的，为了实现更高的精度，优选将第一PMOS管MP1和第四PMOS管MP4设置为相同类型的MOS管，第二PMOS管MP2和第三PMOS管MP3设置为相同类型的MOS管，用于消弱同时匹配三极管的基区宽度调制效应。

综上所述，本发明通过重新设计电流在三极管的灌入点和引入一个控制模块进行电流环路控制，无需基区电流抵消电路即可确保输入电流Ia、Ib、Ic的电流信息能够全部且唯一地从三极管的集电极输入，且输出电流Iout也是从三极管的集电极输入；理论上来说还可以将本发明的设计构思应用于三极管发射极做输入端的模拟乘除法器，使得输入电流全部且唯一地从三极管的发射极输入，以消除传统模拟乘除法器中由于基区电流的存在导致对精度的限制，实现高精度。相比传统乘除法器电路而言，在电路开销上节省了两个补偿三极管（即图1的三级管Q5和Q6）的开销，大大减小了芯片设计面积；且本发明不存在传统乘除法器需要的电流匹配（Ia’和Ia，Iout和Icomp匹配）和补偿三极管之间的匹配（Q5/Q6和Q1/Q4电流放大系数匹配），解决了由于匹配导致的精度受限问题。

实施例中虽然给出控制模块的具体实现架构，以及一些优选设置，但本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种高精度的模拟乘除法器，其特征在于，包括第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第四NPN型三极管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和控制模块，

第一NPN型三极管的集电极连接第一NMOS管的栅极、第四NMOS管的栅极和第一输入信号Ia，其基极连接第一NMOS管的源极、第二NPN型三极管的发射极和第一偏置电流，其发射极连接第四NPN型三极管的发射极并接地；

第二NPN型三极管的集电极连接第二NMOS管的栅极和第二输入信号Ib，其基极连接第三NPN型三极管的基极、第二NMOS管的源极、第三NMOS管的源极和第二偏置电流；第一NMOS管和第二NMOS管的漏极连接电源电压；

第三NPN型三极管的集电极连接第三NMOS管的栅极和第三输入信号Ic，其发射极连接第四NPN型三极管的基极；

当第三输入信号Ic输入第三NPN型三极管的集电极时，第三NPN型三极管的集电极电压增大导致第三NMOS管流过电流；所述控制模块的输入端连接第三NMOS管的漏极，其输出端连接第三NPN型三极管的发射极；所述控制模块用于采样流过第三NMOS管的电流并根据采样结果控制第三NPN型三极管的集电极电压下降，使得第三NPN型三极管的集电极电压保持稳定且第三NPN型三极管的集电极电流始终为第三输入信号Ic的电流值；

第四NMOS管的源极连接第四NPN型三极管的集电极，其漏极输出所述模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。

2.根据权利要求1所述的高精度的模拟乘除法器，其特征在于，所述控制模块包括第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管，第八PMOS管的栅漏短接并连接第三NMOS管的漏极和第七PMOS管的栅极，其源极连接第七PMOS管的源极并连接电源电压；第六NMOS管的栅极连接第五NMOS管的栅极和漏极以及第七PMOS管的漏极，其源极连接第五NMOS管的源极并接地，其漏极连接第三NPN型三极管的发射极。

3.根据权利要求1或2所述的高精度的模拟乘除法器，其特征在于，第一NMOS管和第四NMOS管为相同类型的MOS管，第二NMOS管和第三NMOS管为相同类型的MOS管。

4.根据权利要求3所述的高精度的模拟乘除法器，其特征在于，所述第一偏置电流的电流值为Ib + Ibias，所述第二偏置电流的电流值为Ic + Ibias，其中Ibias为MOS管正常工作时的偏置电流值。

5.一种高精度的模拟乘除法器，其特征在于，包括第一PNP型三极管、第二PNP型三极管、第三PNP型三极管、第四PNP型三极管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和控制模块，

第一PNP型三极管的集电极连接第一PMOS管的栅极、第四PMOS管的栅极和第一输入信号Ia，其基极连接第一PMOS管的源极、第二PNP型三极管的发射极和第一偏置电流，其发射极连接第四PNP型三极管的发射极并连接电源电压；

第二PNP型三极管的集电极连接第二PMOS管的栅极和第二输入信号Ib，其基极连接第三PNP型三极管的基极、第四PNP型三极管的基极、第二PMOS管的源极、第三PMOS管的源极和第二偏置电流；第一PMOS管和第二PMOS管的漏极接地；

第三PNP型三极管的集电极连接第三PMOS管的栅极和第三输入信号Ic；当第三输入信号Ic输入第三PNP型三极管的集电极时，第三PNP型三极管的集电极电压增大导致第三PMOS管流过电流；所述控制模块的采样端连接第三PMOS管的漏极，其输出端连接第三NPN型三极管的发射极；所述控制模块用于采样流过第三PMOS管的电流并根据采样结果控制第三PNP型三极管的集电极电压下降，使得第三PNP型三极管的集电极电压保持稳定且第三PNP型三极管的集电极电流始终为第三输入信号Ic的电流值；

第四PMOS管的源极连接第四PNP型三极管的集电极，其漏极输出所述模拟乘除法器的输出信号Iout = Ia x Ib ÷ Ic。

6.根据权利要求5所述的高精度的模拟乘除法器，其特征在于，所述控制模块包括第五PMOS管、第六PMOS管、第七NMOS管和第八NMOS管，第八NMOS管的栅漏短接并连接第三PMOS管的漏极和第七NMOS管的栅极，其源极连接第七NMOS管的源极并接地；第六PMOS管的栅极连接第五PMOS管的栅极和漏极以及第七NMOS管的漏极，其源极连接第五PMOS管的源极并连接电源电压，其漏极连接第三PNP型三极管的发射极。

7.根据权利要求5或6所述的高精度的模拟乘除法器，其特征在于，第一PMOS管和第四PMOS管为相同类型的MOS管，第二PMOS管和第三PMOS管为相同类型的MOS管。

8.根据权利要求7所述的高精度的模拟乘除法器，其特征在于，所述第一偏置电流的电流值为Ib + Ibias，所述第二偏置电流的电流值为Ic + Ibias，其中Ibias为MOS管正常工作时的偏置电流值。

Images