CN205283503U - 一种恒定跨导轨对轨电压比较器 - Google Patents

Abstract

本实用新型公开一种恒定跨导轨对轨电压比较器，其包括偏置电路、双差分输入电路、有源负载及输出缓冲电路；所述偏置电路、双差分输入电路、有源负载及输出缓冲电路顺次电性连接；所述偏置电路用于提供偏置电流；所述双差分输入电路与所述有源负载连接，用于实现输入共模电压范围内达到轨对轨及在整个共模输入范围内跨导恒定；所述输出缓冲电路，通过采用两级反相器电路实现比较信号输出；其中，所述双差分输入电路包括NMOS差分输入对、PMOS差分输入对、NMOS差分输入对对应的电流源、以及PMOS差分输入对对应的电流源，NMOS差分输入对和PMOS差分输入对并联连接。

Description

一种恒定跨导轨对轨电压比较器

技术领域

本实用新型涉及电子技术领域，特别涉及一种恒定跨导轨对轨电压比较器。

背景技术

比较器(亦可称为电压比较器)是集成电路中的一种。电压比较器比较两个输入电压的大小，并判断出其中哪一个电压高。根据输出电压的准位，以判断哪个输入电压大。

然而，以目前一般比较器而言，在比较差分输入电压时，可辨识的输入共模电压(inputcommonmodevoltage)的范围不是轨对轨(rail-to-rail)，即，其可辨识的输入共模电压的范围无法从接地端GND至操作电压VDD。如输入共模电压偏向于接地端GND，就要用具有PMOS差分输入对的比较器；相反地，如输入共模电压偏向于操作电压VDD，就要用具有NMOS差分输入对的比较器。而一般的轨对轨电压比较器没有恒定跨导特性，无法满足无线充电控制芯片对共模输入范围和跨导的特殊要求。

实用新型内容

因此，针对上述的问题，本实用新型提出一种恒定跨导轨对轨电压比较器，该电压比较器输入级采用NMOS差分输入对和PMOS差分输入对并联结构，可以在GND至电源电压VDD全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨。且本实用新型通过合理设计晶体管(NMOS和PMOS)尺寸，实现电路共模输入范围三个区域(仅NMOS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通)的跨导一样大，即在整个共模输入范围内维持跨导恒定。

为了解决上述技术问题，本实用新型所采用的技术方案如下：

一种恒定跨导轨对轨电压比较器，包括偏置电路、双差分输入电路、有源负载及输出缓冲电路；所述偏置电路、双差分输入电路、有源负载及输出缓冲电路顺次电性连接；所述偏置电路用于提供偏置电流；所述双差分输入电路与有源负载连接，用于实现输入共模电压范围内达到轨对轨及在整个共模输入范围内跨导恒定；所述输出缓冲电路通过采用两级反相器电路实现比较信号输出；其中，所述双差分输入电路包括NMOS差分输入对、PMOS差分输入对、NMOS差分输入对对应的电流源、以及PMOS差分输入对对应的电流源，NMOS差分输入对和PMOS差分输入对并联连接。上述描述中，差分输入是将两个输入端的差值作为信号，这两个输入端所对应的晶体管就是差分对，差分输入对一般采用一对参数特性一样的晶体管作为输入端，故有NMOS差分(输入)对或PMOS差分(输入)。

所述偏置电路包括偏置电流源Ibs、NMOS管MN1、NMOS管MN2以及PMOS管MP1；所述NMOS管MN1的漏极接偏置电流源Ibs；所述NMOS管MN1的漏极和栅连；所述NMOS管MN1的源级接地；所述NMOS管MN1的栅极与NMOS管MN2的栅极相连；所述NMOS管MN2的栅极与双差分输入电路相连；所述NMOS管MN2的源级接地；所述NMOS管MN2的漏极与所述PMOS管MP1的漏极相连；所述PMOS管MP1的源极接电源电压VDD；所述PMOS管MP1的漏极和栅极相连；

所述双差分输入电路包括电压信号正极输入端Vinp、电压信号负极输入端Vinn、PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MN12、NMOS管MN3；所述PMOS管MP2的源级接电源电压VDD，所述PMOS管MP2的漏级与所述PMOS管MP7的源级、所述PMOS管MP12的源级以及所述NMOS管MN6的源级相连；所述PMOS管MP2的栅极与所述PMOS管MP1的栅极以及所述有源负载相连，所述PMOS管MP6的栅极与所述NMOS管MN6的栅极以及所述电压信号负极输入端Vinn相连，所述PMOS管MP6的漏极与所述有源负载相连，所述PMOS管MP6的源级与所述PMOS管MP12的源级连接，所述MOS管MP7的栅极与所述NMOS管MN7的栅极以及所述电压信号正极输入端Vinp相连，所述PMOS管MP7的漏极与所述有源负载相连，所述PMOS管MP7的源级与所述PMOS管MP12的源级连接，所述PMOS管MP12的栅级与漏极连接，所述PMOS管MP12的栅级与所述NMOS管MN12的栅级连接，所述PMOS管MP12的漏级与所述NMOS管MN12的漏级连接，所述NMOS管MN12的栅级与漏极连接，所述NMOS管MN12的源级与所述NMOS管MN6的源级、所述NMOS管MN7的源级以及所述NMOS管MN3的漏级连接，所述NMOS管MN6的栅级接所述电压信号负极输入端Vinn，所述NMOS管MN6的漏级与有源负载相连，所述NMOS管MN7的栅级接所述电压信号正极输入端Vinp，所述NMOS管MN7的漏级与有源负载相连，所述NMOS管MN3的栅极与所述NMOS管MN2的栅极连接，所述NMOS管MN3的源级接地。

所述有源负载包括PMOS管MP3、PMOS管MP4、PMOS管MP8、PMOS管MP9、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、偏置电压Vbs1及偏置电压Vbs2；所述PMOS管MP3的源极接电源电压VDD，所述PMOS管MP3的栅极与PMOS管MP2的栅极、PMOS管MP4的栅极以及输出缓冲电路连接，所述PMOS管MP3的漏极与所述NMOS管MN6的漏级以及所述PMOS管MP8的源极连接，所述PMOS管MP8的栅极连接所述偏置电压Vbs1的一端，所述偏置电压Vbs1的另一端接地，所述PMOS管MP8的漏级与NMOS管MN8的漏级以及输出缓冲电路连接，所述NMOS管MN8的栅极连接所述偏置电压Vbs2的一端，所述偏置电压Vbs2的另一端接地，所述NMOS管MN8的源极与所述PMOS管MP6的漏级以及所述NMOS管MN4的漏级连接，所述NMOS管MN4的源极接地，所述NMOS管MN4的栅极与所述NMOS管MN5的栅极以及所述NMOS管MN9的漏级连接，所述NMOS管MN5的源极接地，所述NMOS管MN5的漏级与所述PMOS管MP7的漏级以及所述NMOS管MN9的源极连接，所述NMOS管MN9的栅极与所述NMOS管MN8的栅级以及所述偏置电压Vbs2的一端连接，所述述NMOS管MN9的漏级与所述NMOS管MN5的栅极以及所述PMOS管MP9的漏级连接，所述PMOS管MP9的栅极与所述PMOS管MP8的栅极以及所述偏置电压Vbs1的一端连接，所述PMOS管MP9的源极与所述NMOS管MN7的漏级以及PMOS管MP4的漏级连接，所述PMOS管MP4的栅极与所述NMOS管MN3的栅极、所述PMOS管MP2的栅极以及所述输出缓冲电路连接，所述PMOS管MP4的源极接电源电压VDD。

所述输出缓冲电路包括PMOS管MP5、PMOS管MP10、PMOS管MP11、NMOS管MN10和NMOS管MN11；所述PMOS管MP5的源极接电源电压VDD，所述PMOS管MP5的栅极与所述PMOS管MP2的栅极连接，所述PMOS管MP5的漏级与所述PMOS管MP10的源极连接，所述PMOS管MP10的栅极与所述PMOS管MP8的漏级、所述NMOS管MN8的漏级以及所述NMOS管MN10的栅极连接，所述NMOS管MN10的源极接地，所述NMOS管MN10的漏级与所述PMOS管MP10的漏级、所述PMOS管MP1的栅极以及所述NMOS管MN11的栅极连接，所述PMOS管MP11的源极接电源电压VDD，所述PMOS管MP11的漏级与所述NMOS管MN11的漏级以及输出端Vout连接，所述NMOS管MN11的源极接地。

所述NMOS管MN3的尺寸是所述NMOS管MN1尺寸的N(N＝4～10)倍，所述NMOS管MN1的尺寸与所述NMOS管MN2的尺寸相等，所述PMOS管MP2的尺寸是所述PMOS管MP1尺寸的N(N＝4～10)倍，所述PMOS管MP6的尺寸与所述PMOS管MP7的尺寸相等，所述NMOS管MN6的尺寸与所述NMOS管MN7的尺寸相等。

本实用新型采用上述方案，与现有技术相比，具有如下有益效果：

1、本实用新型的输入级采用NMOS差分对和PMOS差分对并联结构，可以在GND至电源电压VDD全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨；

2、本实用新型通过合理设计晶体管(NMOS和PMOS)尺寸，实现电路共模输入范围三个区域(仅NMOS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通)的跨导一样大，即在整个共模输入范围内维持跨导恒定；

3、本实用新型所采用的技术方案简单，成本低廉，易于大规模应用，具有很好的实用性。

附图说明

图1为本实用新型一种恒定跨导轨对轨电压比较器原理结构示意图。

具体实施方式

现结合附图和具体实施方式对本实用新型进一步说明。

参见图1，本实用新型的一种恒定跨导轨对轨电压比较器，包括偏置电路100、双差分输入电路200、有源负载300及输出缓冲电路400；所述偏置电路100与双差分输入电路200、有源负载300及输出缓冲电路400依次电性连接。其中，偏置电路用于提供偏置电流；双差分输入电路与有源负载连接，用于实现输入共模电压范围内达到轨对轨及在整个共模输入范围内跨导恒定；输出缓冲电路，通过采用两级反相器电路实现比较信号输出。

作为一个具体的实施例，参见图1，偏置电路包括偏置电流源Ibs、NMOS管MN1、NMOS管MN2以及PMOS管MP1；NMOS管MN1的漏极接偏置电流源Ibs；NMOS管MN1的漏极和栅极相连；NMOS管MN1的源级接地；NMOS管MN1的栅极与NMOS管MN2的栅极相连；NMOS管MN2的栅极与双差分输入电路相连；NMOS管MN2的源级接地；NMOS管MN2的漏极与PMOS管MP1的漏极相连；PMOS管MP1的源极接电源电压VDD；PMOS管MP1的漏极和栅极相连。

双差分输入电路包括电压信号正极输入端Vinp、电压信号负极输入端Vinn、PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MN12、NMOS管MN3；PMOS管MP2的源级接电源电压VDD，PMOS管MP2的漏级与PMOS管MP7的源级、PMOS管MP12的源级以及NMOS管MN6的源级相连；PMOS管MP2的栅极与PMOS管MP1的栅极以及有源负载相连，PMOS管MP6的栅极与NMOS管MN6的栅极以及电压信号负极输入端Vinn相连，PMOS管MP6的漏极与有源负载相连，PMOS管MP6的源级与PMOS管MP12的源级连接，MOS管MP7的栅极与NMOS管MN7的栅极以及电压信号正极输入端Vinp相连，PMOS管MP7的漏极与有源负载相连，PMOS管MP7的源级与PMOS管MP12的源级连接，PMOS管MP12的栅级与漏极连接，PMOS管MP12的栅级与NMOS管MN12的栅级连接，PMOS管MP12的漏级与NMOS管MN12的漏级连接，NMOS管MN12的栅级与漏极连接，NMOS管MN12的源级与NMOS管MN6的源级、NMOS管MN7的源级以及NMOS管MN3的漏级连接，NMOS管MN6的栅级接电压信号负极输入端Vinn，NMOS管MN6的漏级与有源负载相连，NMOS管MN7的栅级接电压信号正极输入端Vinp，NMOS管MN7的漏级与有源负载相连，NMOS管MN3的栅极与NMOS管MN2的栅极连接，NMOS管MN3的源级接地。

有源负载包括PMOS管MP3、PMOS管MP4、PMOS管MP8、PMOS管MP9、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、偏置电压Vbs1及偏置电压Vbs2；PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极与PMOS管MP2的栅极、PMOS管MP4的栅极以及输出缓冲电路连接，PMOS管MP3的漏极与NMOS管MN6的漏级以及PMOS管MP8的源极连接，PMOS管MP8的栅极连接偏置电压Vbs1的一端，偏置电压Vbs1的另一端接地，PMOS管MP8的漏级与NMOS管MN8的漏级以及输出缓冲电路连接，NMOS管MN8的栅极连接偏置电压Vbs2的一端，偏置电压Vbs2的另一端接地，NMOS管MN8的源极与PMOS管MP6的漏级以及NMOS管MN4的漏级连接，NMOS管MN4的源极接地，NMOS管MN4的栅极与NMOS管MN5的栅极以及NMOS管MN9的漏级连接，NMOS管MN5的源极接地，NMOS管MN5的漏级与PMOS管MP7的漏级以及NMOS管MN9的源极连接，NMOS管MN9的栅极与NMOS管MN8的栅级以及偏置电压Vbs2的一端连接，述NMOS管MN9的漏级与NMOS管MN5的栅极以及PMOS管MP9的漏级连接，PMOS管MP9的栅极与PMOS管MP8的栅极以及偏置电压Vbs1的一端连接，PMOS管MP9的源极与NMOS管MN7的漏级以及PMOS管MP4的漏级连接，PMOS管MP4的栅极与NMOS管MN3的栅极、PMOS管MP2的栅极以及输出缓冲电路连接，PMOS管MP4的源极接电源电压VDD。

输出缓冲电路包括PMOS管MP5、PMOS管MP10、PMOS管MP11、NMOS管MN10和NMOS管MN11；PMOS管MP5的源极接电源电压VDD，PMOS管MP5的栅极与PMOS管MP2的栅极连接，PMOS管MP5的漏级与PMOS管MP10的源极连接，PMOS管MP10的栅极与PMOS管MP8的漏级、NMOS管MN8的漏级以及NMOS管MN10的栅极连接，NMOS管MN10的源极接地，NMOS管MN10的漏级与PMOS管MP10的漏级、PMOS管MP1的栅极以及NMOS管MN11的栅极连接，PMOS管MP11的源极接电源电压VDD，PMOS管MP11的漏级与NMOS管MN11的漏级以及输出端Vout连接，NMOS管MN11的源极接地。

为了实现了共模输入电压范围的最大化，达到轨对轨，本实用新型的输入级采用NMOS差分输入对(NMOS管MN6和NMOS管MN7)和PMOS差分输入对(PMOS管MP6和PMOS管MP7)并联结构，可以在全电压范围内进行比较，实现了共模输入电压范围的最大化，具体说明如下：

(1)当输入共模电压较低，即共模电压Vin小于Vthn时(其中Vthn为NMOS的阈值电压)，Vfg(节点f和g之间的电压差)比较低，也不足以使MN12和MP12同时导通，这时仅PMOS差分输入对工作，假设Vinn<Vinp，则MP6导通，MP7截止，那么，通过MN8和MN4连结点a的电压信号为高电平，MN9和MN5连结点b为低电平，进而通过MP8和MN8连结点c为高电平，最后，电压信号通过采用两级反相器连接的输出缓冲电路，得到输出电压Vout为高电平；假设Vinn>Vinp，则MP6截止，MP7导通，那么，通过MN8和MN4连结点a的电压信号为低电平，MN9和MN5连结点为高电平，进而通过MP8和MN8连结点c为低电平，最后，电压信号通过采用两级反相器连接的输出缓冲电路，得到输出电压Vout为低电平。

(2)当输入共模电压较高，即Vin大于VDD-Vthp(其中Vthp为输入PMOS的阈值电压)且小于VDD时，Vfg(节点f和g之间的电压差)比较低，这时仅NMOS差分输入对工作，假设Vinn<Vinp，则MN6截止，MN7导通，那么，通过MP3和MP8连结点d为高电平，MP4和MP9连结点e为低电平，进而通过MP8和MN8连结点c为高电平，最后，电压信号通过采用两级反相器连接的输出缓冲电路，得到输出电压Vout为高电平；假设Vinn>Vinp，则MN6导通，MN7截止，那么通过MP3和MP8连结点d为低电平，MP4和MP9连结点e为高电平,进而通过MP8和MN8连结点c为低电平，最后，电压信号通过采用两级反相器连接的输出缓冲电路，得到输出电压Vout为低电平。

(3)当输入共模电压在中间范围时，即Vin处于Vthn和VDD-Vthp之间时，Vfg(节点f和g之间的电压差)较高，高于MP12域值Vthp与MN12域值Vthp之和，使MN12和MP12同时导通，此时NMOS差分输入对和PMOS差分输入对同时导通，假设Vinn<Vinp，则MN6截止，MN7导通，MP6导通，MP7截止，由于NMOS差分输入对和PMOS差分输入对并联连接，因此，最后得到的输出电压Vout为高电平；假设Vinn>Vinp，则MN6导通，MN7截止，MP6导通，MP7截止，由于NMOS差分输入对和PMOS差分输入对并联连接，因此，最后得到的输出电压Vout为低电平；

综上，本实用新型采用的NMOS差分输入对和PMOS差分输入对并联连接结构，可以在全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨。

为了实现在整个共模输入范围内达到恒定跨导特性，满足无线充电控制芯片对共模输入范围和跨导的特殊要求。

本实用新型通过合理设计晶体管(NMOS和PMOS)尺寸，实现电路共模输入范围三个区域(仅NMOS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通)的跨导一样大，即在整个共模输入范围内维持跨导恒定。

作为一个具体方案：NMOS管MN3的尺寸是NMOS管MN1尺寸的8倍，NMOS管MN1的尺寸与NMOS管MN2的尺寸相等，PMOS管MP2的尺寸是PMOS管MP1尺寸的8倍，PMOS管MP6的尺寸与PMOS管MP7的尺寸相等，NMOS管MN6的尺寸与NMOS管MN7的尺寸相等。

恒定跨导特性说明如下：

如图1如示，假设偏置电路中偏置电流源的电流大小为Ibs，晶体管(PMOS或NMOS)单位面积的栅氧化层电容为Cox，PMOS管的空穴迁移率为μ_p，PMOS管MP6的管子尺寸为(W/L)_MP6，NMOS管的电子迁移率为μ_n，NMOS管MN6的管子尺寸为(W/L)_MN6；

为了便于理解，可将电路共模输入范围分为三个区域，分别是仅NMOS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时导通。具体说明如下：

1).共模输入电压比较低时，即Vin小于Vthn时，Vfg(节点f和g之间的电压差)比较低，也不足以使MN12和MP12同时导通，此时只有PMOS差分输入对导通，由于流过MP1的电流为Ibs，且PMOS管MP2的尺寸是PMOS管MP1尺寸的N(N＝4～10，下面以N＝8举例)倍，可知流过MP2的电流为8*Ibs；由于PMOS管MP6的尺寸与PMOS管MP7的尺寸相等，因此经PMOS管MP2的电流分流给MP6(或MP7)的电流为4*Ibs，那么电路的总跨导为

$g_{m,total}=g_{m,p}=\sqrt{2{\mathrm{\&mu;}}_p{c}_{ox}{(W/L)}_{MP6}*4Ibs}$

2).共模输入电压比较高，即Vin大于VDD-Vthp时，仅NMOS差分输入对导通，Vfg(节点f和g之间的电压差)比较低，低于MP12域值Vthp与MN12域值Vthp之和，不足以使MN12和MP12同时导通，此时只有NMOS差分输入对有电流通过，同样的，流过MP1的电流为Ibs，由于NMOS管MN1的尺寸与NMOS管MN2的尺寸相等，NMOS管MN3的尺寸是NMOS管MN1尺寸的N(N＝4～10，下面以N＝8举例)倍，因此，流过NMOS管MN2的电流大小为Ibs，流过MN3的电流为8*Ibs；由于NMOS管MN6的尺寸与NMOS管MN7的尺寸相等，因此经过分流给MN6(或MN7)的电流为4*Ibs，那么电路的总跨导为

$g_{m,total}=g_{m,n}=\sqrt{2{\mathrm{\&mu;}}_n{c}_{ox}{(W/L)}_{MN6}*4Ibs}$

3).共模输入电压在中间范围时，即Vin处于Vthn和VDD-Vthp之间时，Vfg(节点f和g之间的电压差)较高，高于MP12域值Vthp与MN12域值Vthp之和，使MN12和MP12同时导通，本实用新型通过合理设置MP12和MN12的宽长比，使这两个二极管连接的MOS管串联支路流过的电流为6*Ibs，则流过MP6和MN6的电流都为(8*Ibs-6*Ibs)/2＝Ibs，此时电路的总跨导为

$g_{m,total}=g_{m,p}+g_{m,n}=\sqrt{2{\mathrm{\&mu;}}_p{c}_{ox}{(W/L)}_{MP6}*Ibs}+\sqrt{2{\mathrm{\&mu;}}_n{c}_{ox}{(W/L)}_{MN6}*Ibs}$

综上可知，合理设置NMOS和PMOS差分输入对的宽长比，使得

μ_nc_ox(W/L)_MN6＝μ_pc_ox(W/L)_MP6

则以上三种情况下的跨导是一样大的，即在整个共模输入范围内维持跨导恒定。

尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。

Claims (6)

1.一种恒定跨导轨对轨电压比较器，包括偏置电路、双差分输入电路、有源负载及输出缓冲电路；所述偏置电路、双差分输入电路、有源负载及输出缓冲电路顺次电性连接；所述偏置电路用于提供偏置电流；所述双差分输入电路与所述有源负载连接，用于实现输入共模电压范围内达到轨对轨及在整个共模输入范围内跨导恒定；所述输出缓冲电路，通过采用两级反相器电路实现比较信号输出；其中，所述双差分输入电路包括NMOS差分输入对、PMOS差分输入对、NMOS差分输入对对应的电流源、以及PMOS差分输入对对应的电流源，NMOS差分输入对和PMOS差分输入对并联连接。

2.根据权利要求1所述的一种恒定跨导轨对轨电压比较器，其特征在于：所述双差分输入电路包括电压信号正极输入端Vinp、电压信号负极输入端Vinn、PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MN12和NMOS管MN3；PMOS管MP2的源级接电源电压VDD，PMOS管MP2的漏级与PMOS管MP7的源级、PMOS管MP12的源级以及NMOS管MN6的源级相连；PMOS管MP2的栅极与PMOS管MP1的栅极以及有源负载相连，PMOS管MP6的栅极与NMOS管MN6的栅极以及电压信号负极输入端Vinn相连，PMOS管MP6的漏极与有源负载相连，PMOS管MP6的源级与PMOS管MP12的源级连接，MOS管MP7的栅极与NMOS管MN7的栅极以及电压信号正极输入端Vinp相连，PMOS管MP7的漏极与有源负载相连，PMOS管MP7的源级与PMOS管MP12的源级连接，PMOS管MP12的栅级与漏极连接，PMOS管MP12的栅级与NMOS管MN12的栅级连接，PMOS管MP12的漏级与NMOS管MN12的漏级连接，NMOS管MN12的栅级与漏极连接，NMOS管MN12的源级与NMOS管MN6的源级、NMOS管MN7的源级以及NMOS管MN3的漏级连接，NMOS管MN6的栅级接电压信号负极输入端Vinn，NMOS管MN6的漏级与有源负载相连，NMOS管MN7的栅级接电压信号正极输入端Vinp，NMOS管MN7的漏级与有源负载相连，NMOS管MN3的栅极与NMOS管MN2的栅极连接，NMOS管MN3的源级接地。

3.根据权利要求1所述的一种恒定跨导轨对轨电压比较器，其特征在于：所述偏置电路包括偏置电流源Ibs、NMOS管MN1、NMOS管MN2和PMOS管MP1；NMOS管MN1的漏极接偏置电流源Ibs；NMOS管MN1的漏极和栅连；NMOS管MN1的源级接地；NMOS管MN1的栅极与NMOS管MN2的栅极相连；NMOS管MN2的栅极与双差分输入电路相连；NMOS管MN2的源级接地；NMOS管MN2的漏极与PMOS管MP1的漏极相连；PMOS管MP1的源极接电源电压VDD；PMOS管MP1的漏极和栅极相连。

4.根据权利要求1所述的一种恒定跨导轨对轨电压比较器，其特征在于：所述有源负载包括PMOS管MP3、PMOS管MP4、PMOS管MP8、PMOS管MP9、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、偏置电压Vbs1及偏置电压Vbs2；PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极与PMOS管MP2的栅极、PMOS管MP4的栅极以及输出缓冲电路连接，PMOS管MP3的漏极与NMOS管MN6的漏级以及PMOS管MP8的源极连接，PMOS管MP8的栅极连接偏置电压Vbs1的一端，偏置电压Vbs1的另一端接地，PMOS管MP8的漏级与NMOS管MN8的漏级以及输出缓冲电路连接，NMOS管MN8的栅极连接偏置电压Vbs2的一端，偏置电压Vbs2的另一端接地，NMOS管MN8的源极与PMOS管MP6的漏级以及NMOS管MN4的漏级连接，NMOS管MN4的源极接地，NMOS管MN4的栅极与NMOS管MN5的栅极以及NMOS管MN9的漏级连接，NMOS管MN5的源极接地，NMOS管MN5的漏级与PMOS管MP7的漏级以及NMOS管MN9的源极连接，NMOS管MN9的栅极与NMOS管MN8的栅级以及偏置电压Vbs2的一端连接，述NMOS管MN9的漏级与NMOS管MN5的栅极以及PMOS管MP9的漏级连接，PMOS管MP9的栅极与PMOS管MP8的栅极以及偏置电压Vbs1的一端连接，PMOS管MP9的源极与NMOS管MN7的漏级以及PMOS管MP4的漏级连接，PMOS管MP4的栅极与NMOS管MN3的栅极、PMOS管MP2的栅极以及输出缓冲电路连接，PMOS管MP4的源极接电源电压VDD。

5.根据权利要求1所述的一种恒定跨导轨对轨电压比较器，其特征在于：所述输出缓冲电路包括PMOS管MP5、PMOS管MP10、PMOS管MP11、NMOS管MN10和NMOS管MN11；PMOS管MP5的源极接电源电压VDD，PMOS管MP5的栅极与PMOS管MP2的栅极连接，PMOS管MP5的漏级与PMOS管MP10的源极连接，PMOS管MP10的栅极与PMOS管MP8的漏级、NMOS管MN8的漏级以及NMOS管MN10的栅极连接，NMOS管MN10的源极接地，NMOS管MN10的漏级与PMOS管MP10的漏级、PMOS管MP1的栅极以及NMOS管MN11的栅极连接，PMOS管MP11的源极接电源电压VDD，PMOS管MP11的漏级与NMOS管MN11的漏级以及输出端Vout连接，NMOS管MN11的源极接地。

6.根据权利要求1所述的一种恒定跨导轨对轨电压比较器，其特征在于：所述NMOS管MN3的尺寸是NMOS管MN1尺寸的N(N＝4～10)倍，所述NMOS管MN1的尺寸与NMOS管MN2的尺寸相等，所述PMOS管MP2的尺寸是PMOS管MP1尺寸的N(N＝4～10)倍，所述PMOS管MP6的尺寸与PMOS管MP7的尺寸相等，所述NMOS管MN6的尺寸与NMOS管MN7的尺寸相等。