CN104104229B - 一种静态电流控制装置 - Google Patents

Abstract

本发明涉及模拟集成电路技术领域，具体涉及一种静态电流控制装置。本发明包括推挽输出级电路、电流比较器和失调控制器，所示失调控制器分别与推挽输出级电路和电流比较器连接；其中，其中，推挽输出级电路用于确定输出电压，同时放大输出点与输入电压的误差为负载提供或抽取电流；电流比较器通过采样上下两个共源极晶体管电流与参考电流进行比较，并将比较结果提供给失调控制器，失调控制器通过数字控制模块控制电流镜像比，从而调节失调电压控制静态电流。本发明的有益效果为，电路结构简单，没有复杂的反馈控制电路，能够有效提高带宽，同时减小工艺和温度偏差的影响。本发明尤其适用于静态电流控制装置。

Description

一种静态电流控制装置

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种静态电流控制装置。

背景技术

共源极输出器件的互补型甲乙类输出级电路，如见图1所示，由于其较大的输出摆幅，低输出阻抗且兼具向负载提供电流，同时也可以从负载抽取电流的优点而得到广泛应用。但是在误差放大器中非零偏置电压改变了输出晶体管中的静态电流。虽然进一步增大静态电流能减小交越失真，但是会增加功耗的耗损同时降低输出电压摆幅。因此，在零负载下，有效的控制静态电流变成一个关键问题。

目前控制静态电流的方法主要由两种。一种通过采样输出电流并将其反馈回来。通过在上下误差放大器输入端引入失调电压，达到控制静态电流的目的。但是其缺点在于复杂的反馈控制方式增加了设计难度，同时易受工艺和温度偏差的影响。另一种控制方式是将误差放大器设计成低增益。这种控制方式的缺点在于低增益，因此为保证环路稳定性不利于带宽扩展，因此在高频输入时会出现交越失真。

发明内容

本发明的目的，就是针对上述传统电路存在的问题，提出一种静态电流控制装置。

本发明的技术方案是，一种静态电流控制装置，其特征在于，包括推挽输出级电路、电流比较器和失调控制器，所示失调控制器分别与推挽输出级电路和电流比较器连接；其中，推挽输出级电路用于确定输出电压，同时放大输出点与输入电压的误差为负载提供或抽取电流；电流比较器通过采样上下两个共源极晶体管电流与参考电流进行比较，并将比较结果提供给失调控制器，失调控制器通过数字控制模块控制电流镜像比，从而调节失调电压控制静态电流；

所述推挽输出级电路由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，NMOS管MN、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10，电容C，电阻RL组成；其中，MP的源极接电源，其栅极接MP10的栅极，其漏极接MN的漏极；MP10的源极接电源，其栅极和漏极互连，其漏极接MP9的源极和MP8的栅极；MP8的源极接电源，其漏极接MP9的栅极和MN7的漏极；MP9的漏极接地；MP7的源极接电源，其栅极接MP6的栅极，其漏极接MN8的漏极和MN9的栅极；MP6的源极接电源，其栅极和漏极互连，其漏极接MN5的漏极；MP5的源极接电源，其栅极接MP3的漏极，其漏极接MN6的漏极；MP3的源极接电源，其栅极接第三偏置电压，其漏极与MP5栅极的连接点接MN1的漏极；MN1的栅极接MN2的栅极，其源极接MP1的源极；MN2的栅极与漏极互连，其漏极接MP4的漏极，其源极接MP2的源极；MP4的源极接电源，其栅极接第二偏置电压；MP2源极与MN2源极的连接点接外部偏置电压；MP2的栅极接MP1的栅极，其漏极与栅极互连，其漏极接MN4的漏极；MN4的源极接地，其栅极接MN3的栅极；MN3栅极与MN4栅极的连接点接第一偏置电压；MN3漏极与MP1漏极的连接点接MN5的栅极；MN3的源极接地；MN5的源极接地；MN6的漏极与栅极互连，其栅极接MN7的栅极，其源极接地；MN7的源极接地；MN8的栅极接MN9的源极和MN10的漏极，其源极接地；MN9的漏极接电源；MN10的栅极与漏极互连，其栅极接MN的栅极，其源极接地；MP漏极与MN漏极的连接点分别通过并联的电容C和电阻RL接地；MN1源极与MP1源极的连接点接MP漏极与MN漏极的连接点作为推挽输出级电路的输出端；

所述电流比较器由PMOS管MP11、MP12、MP13，NMOS管MN11、MN12、MN13，电阻R1，电容C1构成；其中，MP11的源极接电源，其栅极接固定偏置电压VP，其漏极接MN11的漏极；MN11的漏极与栅极互连，其源极接地，其栅极通过R1后接MN12的栅极；电阻R1与MN12栅极的连接点通过电容C1后接地；MN12的源极接地，其漏极接MP12的漏极；MP12的源极接电源，其栅极接基准电压VREF；MP13的源极接电源，其栅极接基准电压VREF，其漏极接MN13的漏极；MN13的源极接MN12漏极与MP12漏极的连接点；MP12漏极、MN12漏极与MN13源极经过反向后接MN13栅极作为电流比较器的输出端。

本发明的有益效果为，电路结构简单，没有复杂的反馈控制电路，能够有效提高带宽，同时减小工艺和温度偏差的影响，并在发生失配与工艺偏差的情况下能自动调节失调电压大小从而有效控制静态电流。

附图说明

图1为互补型甲乙类输出级结构示意图；

图2为本发明推挽输出级电路的结构示意图；

图3为实施例的电路结构示意图；

图4为本发明中电流比较器结构示意图。

具体实施方式

下面结合附图和实施例对本发明的具体实施方式进行描述：

根据推挽输出级静态电流的特点：由于输出级电路中上下两个晶体管交替导通，所以在静态时可能出现交越失真，或者较大的穿通电流从而增加电路的功耗。本发明通过数字方式引入失调电压免去复杂的反馈控制方式，从而降低设计难度。

本发明的技术方案是通过检测输出电流，将其通过比较器与不同参考电压相比较，从而实现电流上下限范围的确定，将比较结果用数字方式进行处理，来改变共漏电路中一条支路上的电流，通过两条共漏支路上电流的不匹配引入失调电压从而有效控制静态电流。如图2所示，本发明的方案由推挽输出电路，四个电流比较器，电流镜，计数器以及一些组合逻辑构成。其中，推挽输出级电路用于确定输出电压，同时放大输出点与输入电压的误差为负载提供或抽取电流。电流比较器通过采样上下两个共源极晶体管电流与参考电流进行比较，并将比较结果提供给数字模块进行编码，从而控制电流镜像比，从而调节失调电压达到静态电流有效控制的目的。

实施例

如图3所示，推挽输出级电路由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，NMOS管MN、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10，电容C，电阻RL组成；其中，MP的源极接电源，其栅极接MP10的栅极，其漏极接MN的漏极；MP10的源极接电源，其栅极和漏极互连，其漏极接MP9的源极和MP8的栅极；MP8的源极接电源，其漏极接MP9的栅极和MN7的漏极；MP9的漏极接地；MP7的源极接电源，其栅极接MP6的栅极，其漏极接MN8的漏极和MN9的栅极；MP6的源极接电源，其栅极和漏极互连，其漏极接MN5的漏极；MP5的源极接电源，其栅极接MP3的漏极，其漏极接MN6的漏极；MP3的源极接电源，其栅极接第三偏置电压，其漏极与MP5栅极的连接点接MN1的漏极；MN1的栅极接MN2的栅极，其源极接MP1的源极；MN2的栅极与漏极互连，其漏极接MP4的漏极，其源极接MP2的源极；MP4的源极接电源，其栅极接第二偏置电压；MP2源极与MN2源极的连接点接外部偏置电压；MP2的栅极接MP1的栅极，其漏极与栅极互连，其漏极接MN4的漏极；MN4的源极接地，其栅极接MN3的栅极；MN3栅极与MN4栅极的连接点接第一偏置电压；MN3漏极与MP1漏极的连接点接MN5的栅极；MN3的源极接地；MN5的源极接地；MN6的漏极与栅极互连，其栅极接MN7的栅极，其源极接地；MN7的源极接地；MN8的栅极接MN9的源极和MN10的漏极，其源极接地；MN9的漏极接电源；MN10的栅极与漏极互连，其栅极接MN的栅极，其源极接地；MP漏极与MN漏极的连接点分别通过并联的电容C和电阻RL接地；MN1源极与MP1源极的连接点接MP漏极与MN漏极的连接点作为推挽输出级电路的输出端；

如图4所示，电流比较器由PMOS管MP11、MP12、MP13，NMOS管MN11、MN12、MN13，电阻R1，电容C1构成；其中，MP11的源极接电源，其栅极接固定偏置VP，其漏极接MN11的漏极；MN11的漏极与栅极互连，其源极接地，其栅极通过R1后接MN12的栅极；电阻R1与MN12栅极的连接点通过电容C1后接地；MN12的源极接地，其漏极接MP12的漏极；MP12的源极接电源，其栅极接基准电压VREF；MP13的源极接电源，其栅极接基准电压VREF，其漏极接MN13的漏极；MN13的源极接MN12漏极与MP12漏极的连接点；MP12漏极、MN12漏极与MN13源极经过反向后接MN13栅极作为电流比较器的输出端。

本例的工作原理为：

上述基本原理见图2，当负载较轻时，整个系统输出电压主要由共源级(MN1，MN2，MN3，MN4，MP1,MP2,MP3，MP4)组成的快通路决定：

V_O＝V₁+V_GS2-V_GS1

当负载较重时，输出电压主要由上述电路与BUUFFER和MN,MP组成的慢通路决定。此时由快通路组成的共源极电路提供一定电压增益，当输出电压降低时MN1,MN2，MP3，MP4，BUFFER和MP通过放大参考电压与输出点电位差为负载提供电流。当输出电压升高时MP1，MP2，MN3,MN4，BUFFER，MN通过放大参考电压与输出点电位差抽取负载电流以维持输出电压与输入电压关系。MN1,MN2，MN3，MP1,MP2，MP3，MP4，主要为两条通路提供电压增益，同时会产生极点。中间上下两个BUFFER主要为两条通路提供电流增益，为负载提供大电流，减小输出阻抗便于驱动小电阻。

I_OUT＝ΔVg_mn1(r_on1//r_op3)KG_mp

$R_o=\frac{1}{(g_{\mathrm{mn}}+g_{\mathrm{mp}})A}$

上式中r_on1,r_op3分别表示M1，M3输出阻抗，K表示固定增益G_mp表示功率管跨导。A表示误差放大器低频增益。

同时在两条支路中MN8-MN10，MP8-MP10减小MP,MN两个晶体管栅结点小信号电阻，从而推高在该点产生的极点确保电路在驱动容性负载时电路保持稳定。该电路中主要极点位置：

$p_1=\frac{1}{R_L{C}_{\mathrm{load}}},p_2=\frac{1}{(r_{o1}//r_{03})c_{\mathrm{gs}5}}$

上式中R_L表示负载电阻，C_load表示负载电容。r_o1,r_o3分别表示M1，M3输出阻抗。C_gs5表示M5栅源寄生电容。

将p₁作为主极点，p₂作为次级点放在GBW的2倍处，从而保证环路稳定。

图4为电流比较器具体结构。通过MP1采样图3中MP的电流与VREF得到的电流做比较。采用两个镜像比例不同的MP1得到图3中MP的不同电流。再通过RC滤波电路去除杂波后与基准电流大小比较，设采样电流高于参考电流比较器输出“1”，低于参考电压比较器输出“0”最终得到输出电流范围。通过同样的方式确定图3中MN电流的范围。将比较结果输出到数字模块，比较器输出结果对应状态如表1所示：

表1比较器输出结果对应状态

	00	01	10	11
					00	低于电流下限	无效	无效	MP为负载提供电流
01	限制范围内	限制范围内	无效	无效
					10	无效	无效	无效	无效
11	MN为负载提供电流	无效	无效	超过电流上限

将上述状态结果作为数字模块输入，进行处理。

数字模块主要包括一些组合逻辑电路，和具有自加，自减的双向计数器，主要用于处理比较器给定状态，并用于控制图3电流镜镜像比，其结构比较简单，为本领域内普通技术人员所熟知，在此不再赘述。具体实现功能如下：当输出状态表现为低于电流下限或者高于电流上限时即比较器输出为“0000”或者“1111”，计数器发生自加或者自减，输出会发生变化使得电流镜镜像比发生变化，直到输出电流在限定范围内后，数字输出维持在上一个状态从而有效控制静态电流，对于其余状态，数字电路通过相应逻辑处理，使得输出不发生变化，维持在正常状态。

Claims (1)

1.一种静态电流控制装置，其特征在于，包括推挽输出级电路、电流比较器和失调控制器，所示失调控制器分别与推挽输出级电路和电流比较器连接；其中，推挽输出级电路用于确定输出电压，同时放大输出电压与输入电压的误差为负载提供或抽取电流；电流比较器通过采样上下两个共源极晶体管电流与参考电流进行比较，并将比较结果提供给失调控制器，失调控制器通过数字控制模块控制电流镜像比，从而调节失调电压控制静态电流；

所述推挽输出级电路由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，NMOS管MN、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10，电容C，电阻RL组成；所述PMOS管MP为上共源极晶体管，NMOS管MN为下共源极晶体管；其中，MP的源极接电源，其栅极接MP10的栅极，其漏极接MN的漏极；MP10的源极接电源，其栅极和漏极互连，其漏极接MP9的源极和MP8的栅极；MP8的源极接电源，其漏极接MP9的栅极和MN7的漏极；MP9的漏极接地；MP7的源极接电源，其栅极接MP6的栅极，其漏极接MN8的漏极和MN9的栅极；MP6的源极接电源，其栅极和漏极互连，其漏极接MN5的漏极；MP5的源极接电源，其栅极接MP3的漏极，其漏极接MN6的漏极；MP3的源极接电源，其栅极接第三偏置电压，其漏极与MP5栅极的连接点接MN1的漏极；MN1的栅极接MN2的栅极，其源极接MP1的源极；MN2的栅极与漏极互连，其漏极接MP4的漏极，其源极接MP2的源极；MP4的源极接电源，其栅极接第二偏置电压；MP2源极与MN2源极的连接点接外部偏置电压；MP2的栅极接MP1的栅极，其漏极与栅极互连，其漏极接MN4的漏极；MN4的源极接地，其栅极接MN3的栅极；MN3栅极与MN4栅极的连接点接第一偏置电压；MN3漏极与MP1漏极的连接点接MN5的栅极；MN3的源极接地；MN5的源极接地；MN6的漏极与栅极互连，其栅极接MN7的栅极，其源极接地；MN7的源极接地；MN8的栅极接MN9的源极和MN10的漏极，其源极接地；MN9的漏极接电源；MN10的栅极与漏极互连，其栅极接MN的栅极，其源极接地；MP漏极与MN漏极的连接点分别通过并联的电容C和电阻RL接地；MN1源极与MP1源极的连接点接MP漏极与MN漏极的连接点作为推挽输出级电路的输出端；

所述电流比较器由PMOS管MP11、MP12、MP13，NMOS管MN11、MN12、MN13，电阻R1，电容C1构成；其中，MP11的源极接电源，其栅极接固定偏置电压VP，其漏极接MN11的漏极；MN11的漏极与栅极互连，其源极接地，其栅极通过R1后接MN12的栅极；电阻R1与MN12栅极的连接点通过电容C1后接地；MN12的源极接地，其漏极接MP12的漏极；MP12的源极接电源，其栅极接基准电压VREF；MP13的源极接电源，其栅极接基准电压VREF，其漏极接MN13的漏极；MN13的源极接MN12漏极与MP12漏极的连接点；MP12漏极、MN12漏极与MN13源极经过反向后接MN13栅极作为电流比较器的输出端。