CN117411472B - 一种可调阈值电流比较电路 - Google Patents

Abstract

本发明提供了一种可调阈值电流比较电路，包括：第一比较器、第一转换电阻、第二转换电阻、浮动地产生模块、第一高压NMOS管、第二高压NMOS管、第二比较器、跨导放大器和比较输出模块；第一比较器是处于浮动电源轨的比较器，第一比较器的电源端连接于高压电源；第二比较器是低压比较器，第二比较器的电源端连接于低压电源，所述浮动地产生模块用于为所述第一比较器提供浮动地；跨导放大器用于将输入的控制电压和基准电压的差值转化为电流；所述比较输出模块根据输入电压的大小关系，选择将第一比较器或第二比较器作为电流比较电路的最终输出。

Description

一种可调阈值电流比较电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种可调阈值电流比较电路。

背景技术

现代电子系统中，对各种电学参数的监测是必不可少的。监测各种电子器件的工作状态不仅仅是为了系统的控制，更多是为了保证系统的安全工作。例如在汽车领域的功能安全要求中，失效率过高的单点失效需要额外的监测手段，以保证失效能被实时监测出来。除此之外，在芯片内部，为了保护芯片不受意外的板级脉冲干扰或损坏，一般也会设置各种片内，包括过流，过压，温度保护等等。有时候，这些保护措施也保证了错误的板级应用不会直接损坏芯片。

失效的判断，一般是设置一定的电压或者电流比较阈值，当超过某一个电压或者电流比较阈值时，输出一个标志信号，作为出现异常的警告。电压的比较比较简单方便，直接使用不同类型的比较器即可。电流比较则需要一定的折算和处理。通过一个较小的片外电阻将电流转化为电压信息并进行比较是一个解决方案。但是由于采样电流两端的电压范围不固定，这样处理会面对共模电压的挑战。为了保证电流比较器的通用性，其输入范围最好能达到轨至轨全输入范围。

另外，为了提高性能，控制系统可以动态调整峰值限值，为了达到这个目的，电流比较器也需要能够动态调整比较阈值。

为了达到上述所有目的，需要一个可以动态调节阈值的轨至轨电流比较器。

发明内容

本发明的目的是提出一种可调阈值电流比较电路，能够实现轨对轨的电压共模范围，以及动态调节电流比较阈值。

为了实现上述目的，本发明提供了一种可调阈值电流比较电路，包括：

第一比较器、第一转换电阻、第二转换电阻、浮动地产生模块、第一高压NMOS管、第二高压NMOS管、第二比较器、跨导放大器和比较输出模块；

所述第一比较器的正向输入端连接于所述第一高压NMOS管的漏极和所述第一转换电阻的一端，负向输入端连接于所述第二高压NMOS管的漏极和所述第二转换电阻的一端，所述第一转换电阻和所述第二转换电阻的另一端连接在采样电阻的两端；所述第一比较器的电源端连接于高压电源；

所述浮动地产生模块用于为所述第一比较器提供浮动地；

所述第二比较器的正向输入端连接于所述第一高压NMOS管的源极，负向输入端连接于所述第二高压NMOS管的源极；所述第二比较器的电源端、所述第一高压NMOS管的栅极和所述第二高压NMOS管的栅极均连接于低压电源；

所述跨导放大器用于将输入的控制电压和基准电压的差值转化为电流；所述跨导放大器的第一输出端连接于所述第一高压NMOS管的源极，第二输出端连接于所述第二高压NMOS管的源极；当所述控制电压大于所述基准电压时，所述第一输出端为所述跨导放大器的有效输出端，当所述控制电压小于所述基准电压时，所述第二输出端为所述跨导放大器的有效输出端；

所述比较输出模块的正向输入端连接于所述第二高压NMOS管的源极，负向输入端用于输入短路参考电压，所述比较输出模块用于当所述第二高压NMOS管的源极处的电压低于所述短路参考电压时，将所述第二比较器的输出作为所述电流比较电路的最终输出，当所述第二高压NMOS管的源极处的电压高于所述短路参考电压时，将所述第一比较器的输出作为所述电流比较电路的最终输出。

可选方案中，所述比较输出模块包括：第三比较器、第一与非门、第二与非门、第三与非门和非门；

所述第三比较器的正向输入端连接于所述第二高压NMOS管的源极，负向输入端用于输入短路参考电压；

所述第一比较器的输出端和所述第三比较器的输出端连接于所述第一与非门的两个输入端；

所述第三比较器的输出端连接于所述非门的输入端；

所述第二比较器的输出端和所述非门的输出端连接于所述第二与非门的两个输入端；

所述第一与非门的输出端和所述第二与非门的输出端连接于所述第三与非门的两个输入端，所述第三与非门的输出端作为所述电流比较电路的输出端。

可选方案中，所述跨导放大器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一电阻和第二电阻；

所述第一PMOS管的栅极用于输入所述控制电压，源极连接于所述第一电阻，漏极连接于所述第一NMOS管的漏极；所述第二PMOS管的栅极用于输入所述基准电压，源极连接于所述第二电阻，漏极连接于所述第二NMOS管的漏极；所述第一电阻和所述第二电阻的另一端均连接于第二电流源；

所述第一NMOS管、所述第四NMOS管和所述第七NMOS管的栅极共接；所述第二NMOS管、所述第三NMOS管和所述第八NMOS管的栅极共接；所述第三NMOS管的漏极连接于所述第三PMOS管的漏极，所述第三PMOS管和所述第四PMOS管的栅极共接；所述第四PMOS管、所述第四NMOS管和所述第五NMOS管的漏极共接；所述第五NMOS管和所述第六NMOS管的栅极共接，所述第六NMOS管的漏极作为所述跨导放大器的第一输出端；

所述第五PMOS管和所述第六PMOS管的栅极共接，所述第五PMOS管的漏极连接于所述第七NMOS管的漏极；所述第六PMOS管、所述第八NMOS管和所述第九NMOS管的漏极共接；所述第九NMOS管和所述第十NMOS管的栅极共接，所述第十NMOS管的漏极作为所述跨导放大器的第二输出端；

所述第一NMOS管、所述第二NMOS管、所述第五NMOS管、所述第九NMOS管、所述第三PMOS管和所述第五PMOS管的栅极和漏极短接；

所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的源极均接地；所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的源极以及所述第二电流源的另一端均连接于所述低压电源；

当所述控制电压大于所述基准电压时，所述跨导放大器的电流由所述第一输出端输出，当所述控制电压小于所述基准电压时，所述跨导放大器的电流由所述第二输出端输出。

可选方案中，所述浮动地产生模块包括：第七PMOS管、第八PMOS管、第十一NMOS管、电容、稳压二极管和上拉电阻；

所述第七PMOS管的源极连接于所述稳压二极管的阳极和所述第十一NMOS管的栅极；所述第七PMOS管的栅极和漏极短接并连接于所述第八PMOS管的栅极和所述上拉电阻的一端；所述第八PMOS管的漏极接地，所述第八PMOS管的源极连接于所述第十一NMOS管的源极以及所述电容的一端，并作为所述浮动地产生模块的输出端；

所述稳压二极管的阴极、所述第十一NMOS管的漏极、所述上拉电阻的另一端以及所述电容的另一端均连接于所述高压电源；所述上拉电阻与所述第七PMOS管的栅极共接处连接于第一电流源，所述第一电流源的另一端接地。

可选方案中，所述第一比较器包括：第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第三电阻和第四电阻；

所述第十二NMOS管的栅极连接于所述第一转换电阻，漏极连接于所述第十四NMOS管的栅极和所述第三电阻的一端，所述第十二NMOS管的源极和所述第十三NMOS管的源极相接，并连接于第三电流源；

所述第十三NMOS管的栅极连接于所述第二转换电阻，漏极连接于所述第十五NMOS管的栅极和所述第四电阻的一端；

所述第十四NMOS管的源极和所述第十五NMOS管的源极相接，并连接于第四电流源；所述第十四NMOS管的漏极连接于所述第九PMOS管的漏极，所述第九PMOS管的栅极与漏极短接并连接于所述第十PMOS管的栅极；所述第十PMOS管的漏极连接于所述第十五NMOS管的漏极和所述第十一PMOS管的栅极；

所述第十一PMOS管的漏极连接于第五电流源，且连接处作为所述第一比较器的输出端；所述第三电流源、所述第四电流源和所述第五电流源的另一端均连接于所述浮动地产生模块的输出端；

所述第十一PMOS管的源极、第十PMOS管的源极、第九PMOS管的源极、所述第三电阻的另一端和所述第四电阻的另一端均连接于所述高压电源。

可选方案中，所述第二比较器包括：第十六NMOS管、第十七NMOS管、第十八NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第五电阻和第六电阻；

所述第十二PMOS管的栅极连接于所述第一高压NMOS管的源极，漏极连接于所述第十四PMOS管的栅极和所述第五电阻的一端，所述第十二PMOS管的源极和所述第十三PMOS管的源极相接，并连接于第六电流源；

所述第十三PMOS管的栅极连接于所述第二高压NMOS管的源极，漏极连接于所述第十五PMOS管的栅极和所述第六电阻的一端；

所述第十四PMOS管的源极和所述第十五PMOS管的源极相接，并连接于第七电流源；所述第十四PMOS管的漏极连接于所述第十六NMOS管的漏极，所述第十六NMOS管的栅极与漏极短接并连接于所述第十七NMOS管的栅极；所述第十七NMOS管的漏极连接于所述第十五PMOS管的漏极和所述第十八NMOS管的栅极；

所述第十八NMOS管的漏极连接于第八电流源，且连接处作为所述第二比较器的输出端；所述第六电流源、所述第七电流源和所述第八电流源的另一端均连接于所述低压电源；

所述第十八NMOS管的源极、第十七NMOS管的源极、第十六NMOS管的源极、所述第五电阻的另一端和所述第六电阻的另一端均接地。

可选方案中，所述第八PMOS管为高压管。

可选方案中，所述第一高压NMOS管和所述第二高压NMOS管均为高压LDMOS管。

本发明的有益效果在于：

本发明第一比较器是处于浮动电源轨的比较器，第二比较器是低压比较器，使用具有不同共模输入范围的比较器，保证在0~VIN的电压共模范围内能正确比较电流；该比较电路电流比较阈值正比于控制电压，方便实时调节；可同时实现正向和负向电流比较阈值比较。

附图说明

通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。

图1为本发明一实施例中可调阈值电流比较电路的结构图。

图2为本发明一实施例中跨导放大器的电路图。

图3为本发明一实施例中浮动地产生模块的电路图。

图4为本发明一实施例中第一比较器的电路图。

图5为本发明一实施例中第二比较器的电路图。

图6为本发明一实施例中控制电压与电流比较阈值的关系图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该” 也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

实施例1

参照图1至图6，本实施例提供了一种可调阈值电流比较电路，包括：

第一比较器COMP1、第一转换电阻R₁、第二转换电阻R₂、浮动地产生模块FGG、第一高压NMOS管M_HN1、第二高压NMOS管M_HN2、第二比较器COMP2、跨导放大器OTA和比较输出模块；

所述第一比较器COMP1的正向输入端连接于所述第一高压NMOS管M_HN1的漏极和所述第一转换电阻R₁的一端，负向输入端连接于所述第二高压NMOS管M_HN2的漏极和所述第二转换电阻R₂的一端，所述第一转换电阻R₁和所述第二转换电阻R₂的另一端连接在采样电阻RSNS的两端；所述第一比较器COMP1的电源端连接于高压电源VIN；

所述浮动地产生模块FGG用于为所述第一比较器COMP1提供浮动地HGND；

所述第二比较器COMP2的正向输入端连接于所述第一高压NMOS管M_HN1的源极，负向输入端连接于所述第二高压NMOS管M_HN2的源极；所述第二比较器COMP2的电源端、所述第一高压NMOS管M_HN1的栅极和所述第二高压NMOS管M_HN2的栅极均连接于低压电源VDD；

所述跨导放大器OTA用于将输入的控制电压V_CTRL和基准电压V_{REF_TH}的差值转化为电流；所述跨导放大器OTA的第一输出端连接于所述第一高压NMOS管M_HN1的源极，第二输出端连接于所述第二高压NMOS管M_HN2的源极；当所述控制电压V_CTRL大于所述基准电压V_{REF_TH}时，所述第一输出端为所述跨导放大器OTA的有效输出端，当所述控制电压V_CTRL小于所述基准电压V_{REF_TH}时，所述第二输出端为所述跨导放大器OTA的有效输出端；

所述比较输出模块的正向输入端连接于所述第二高压NMOS管M_HN2的源极，负向输入端用于输入短路参考电压V_{REF_SHORT}（短路参考电压为设定的值，一般为低压电源VDD的一半），所述比较输出模块用于当所述第二高压NMOS管M_HN2的源极处的电压V_LS2低于所述短路参考电压V_{REF_SHORT}时，将所述第二比较器COMP2的输出作为所述电流比较电路的最终输出，当所述第二高压NMOS管M_HN2的源极处的电压V_LS2高于所述短路参考电压V_{REF_SHORT}时，将所述第一比较器COMP1的输出作为所述电流比较电路的最终输出。

具体地，采样电阻RSNS两端的电压为V1和V2，流过采样电阻RSNS的电流为采样电流ISNS。第一转换电阻R₁和第二转换电阻R₂将电流信息转换为电压信息，且第一转换电阻R₁和第二转换电阻R₂的阻值相同。该电流比较电路的最终目的是得到一个正比于控制电压V_CTRL与基准电压V_{REF_TH}之间的电压差的电流比较阈值I_TH，且V1和V2的共模输入范围是0~VIN。当V1指向V2的电流大于电流比较阈值I_TH时，电流比较电路的输出COMP_OUT翻高。电流正方向是V1指向V2，如果控制电压V_CTRL小于基准电压V_{REF_TH}，则电流比较阈值I_TH是负的，说明当从V2指向V1的电流减小到电流比较阈值I_TH以下时，电流比较电路的输出COMP_OUT翻高。

跨导放大器OTA是一个差分输入，单端输出的跨导放大器，其作用是将控制电压V_CTRL和基准电压V_{REF_TH}的电压差转化为输出的电流差。跨导放大器OTA的两个输出端分时有效，当控制电压V_CTRL大于基准电压V_{REF_TH}时，电流由第一输出端A1输出；当控制电压V_CTRL小于基准电压V_{REF_TH}时，电流由第二输出端A2输出。

本实施例中，所述比较输出模块包括：第三比较器COMP3、第一与非门、第二与非门、第三与非门和非门；所述第三比较器COMP3的正向输入端连接于所述第二高压NMOS管M_HN2的源极，所述第三比较器COMP3的负向输入端用于输入短路参考电压V_{REF_SHORT}；所述第一比较器COMP1的输出端和所述第三比较器COMP3的输出端连接于所述第一与非门的两个输入端；所述第三比较器COMP3的输出端连接于所述非门的输入端；所述第二比较器COMP2的输出端和所述非门的输出端连接于所述第二与非门的两个输入端；所述第一与非门的输出端和所述第二与非门的输出端连接于所述第三与非门的两个输入端，所述第三与非门的输出端作为所述电流比较电路的输出端。

第一比较器COMP1是处于浮动电源轨的比较器，其电源为高压电源VIN。相对地由专门的浮动地产生模块FGG产生浮动地HGND。其两个输入端输入的电压为第一高侧采样电压V_HS1和第二高侧采样电压V_HS2。第二比较器COMP2是低压比较器，电源为低压电源VDD，地是公共地GND。其两个输入端输入的电压为第一低侧采样电压V_LS1和第二低侧采样电压V_LS2，被第一高压NMOS管M_HN1和第二高压NMOS管M_HN2与第一高侧采样电压V_HS1和第二高侧采样电压V_HS2隔开，第一高压NMOS管M_HN1和第二高压NMOS管M_HN2为高压LDMOS管。第一高压NMOS管M_HN1和第二高压NMOS管M_HN2的栅端接低压电源VDD，保证第一低侧采样电压V_LS1和第二低侧采样电压V_LS2的最大电压为VDD-VTH，VTH为MOS管的阈值电压。比较输出模块用于判断第二低侧采样电压V_LS2的电压，当第二低侧采样电压V_LS2低于短路参考电压V_{REF_SHORT}的时候，启用第二比较器COMP2做为最终比较的输出，当第二低侧采样电压V_LS2高于短路参考电压V_{REF_SHORT}的时候，启用第一比较器COMP1做为最终比较的输出。

本实施例中，所述浮动地产生模块包括：第七PMOS管M_P7、第八PMOS管M_P8、第十一NMOS管M_N11、电容C₁、稳压二极管Z₁和上拉电阻R_P；所述第七PMOS管M_P7的源极连接于所述稳压二极管Z₁的阳极和所述第十一NMOS管M_N11的栅极；所述第七PMOS管M_P7的栅极和漏极短接并连接于所述第八PMOS管M_P8的栅极和所述上拉电阻R_P的一端；所述第八PMOS管M_P8的漏极接地GND，所述第八PMOS管M_P8的源极连接于所述第十一NMOS管M_N11的源极以及所述电容C₁的一端，并作为所述浮动地产生模块FGG的输出端；所述稳压二极管Z₁的阴极、所述第十一NMOS管M_N11的漏极、所述上拉电阻R_P的另一端以及所述电容C₁的另一端均连接于所述高压电源VIN；所述上拉电阻R_P与所述第七PMOS管M_P7的栅极共接处连接于第一电流源Ibias1，所述第一电流源的另一端接地GND。

第七PMOS管M_P7管的栅极电压为V3，源极电压为V4，稳压二极管Z₁将VIN和V4的电压差固定至5.5V左右。V3与V4的电压差为第七PMOS管M_P7管的栅源电压VGS，第一电流源为稳压二极管Z₁提供电流，上拉电阻R_P保证在第一电流源的电流关断时浮动电源轨能被关闭。第十一NMOS管M_N11提供向浮动地HGND输出电流的能力，第八PMOS管M_P8提供从浮动地HGND吸收电流的能力。

第一比较器COMP1使用共模输入范围可高至电源的结构，而第二比较器COMP2使用共模输入范围可低至地的结构，由此保证全输入电压范围内均可进行有效比较。为了满足这个条件，第一比较器包括：第十二NMOS管M_N12、第十三NMOS管M_N13、第十四NMOS管M_N14、第十五NMOS管M_N15、第九PMOS管M_P9、第十PMOS管M_P10、第十一PMOS管M_P11、第三电阻R₃和第四电阻R₄；所述第十二NMOS管M_N12的栅极连接于所述第一转换电阻R₁，漏极连接于所述第十四NMOS管M_N14的栅极和所述第三电阻R₃的一端，所述第十二NMOS管M_N12的源极和所述第十三NMOS管M_N13的源极相接，并连接于第三电流源；所述第十三NMOS管M_N13的栅极连接于所述第二转换电阻R₂，漏极连接于所述第十五NMOS管M_N15的栅极和所述第四电阻R4的一端；所述第十四NMOS管M_N14的源极和所述第十五NMOS管M_N15的源极相接，并连接于第四电流源；所述第十四NMOS管M_N14的漏极连接于所述第九PMOS管M_P9的漏极，所述第九PMOS管M_P9的栅极与漏极短接并连接于所述第十PMOS管M_P10的栅极；所述第十PMOS管M_P10的漏极连接于所述第十五NMOS管M_N15的漏极和所述第十一PMOS管M_P11的栅极；所述第十一PMOS管M_P11的漏极连接于第五电流源，且连接处作为所述第一比较器COMP1的输出端VOUT1；所述第三电流源、所述第四电流源和所述第五电流源的另一端均连接于所述浮动地产生模块FGG的输出端；所述第十一PMOS管M_P11的源极、第十PMOS管M_P10的源极、第九PMOS管M_P9的源极、所述第三电阻R₃的另一端和所述第四电阻R₄的另一端均连接于所述高压电源VIN。

第二比较器包括：第十六NMOS管M_N16、第十七NMOS管M_N17、第十八NMOS管M_N18、第十二PMOS管M_P12、第十三PMOS管M_P13、第十四PMOS管M_P14、第十五PMOS管M_P15、第五电阻R₅和第六电阻R₆；所述第十二PMOS管M_P12的栅极连接于所述第一高压NMOS管M_HN1的源极，漏极连接于所述第十四PMOS管M_P14的栅极和所述第五电阻R₅的一端，所述第十二PMOS管M_P12的源极和所述第十三PMOS管M_P13的源极相接，并连接于第六电流源；所述第十三PMOS管M_P13的栅极连接于所述第二高压NMOS管M_HN1的源极，漏极连接于所述第十五PMOS管M_P15的栅极和所述第六电阻R₆的一端；所述第十四PMOS管M_P14的源极和所述第十五PMOS管M_P15的源极相接，并连接于第七电流源；所述第十四PMOS管M_P14的漏极连接于所述第十六NMOS管M_N16的漏极，所述第十六NMOS管M_N16的栅极与漏极短接并连接于所述第十七NMOS管M_N17的栅极；所述第十七NMOS管M_N17的漏极连接于所述第十五PMOS管M_P15的漏极和所述第十八NMOS管M_N18的栅极；所述第十八NMOS管M_N18的漏极连接于第八电流源，且连接处作为所述第二比较器的输出端VOUT2；所述第六电流源、所述第七电流源和所述第八电流源的另一端均连接于所述低压电源VDD；所述第十八NMOS管M_N18的源极、第十七NMOS管M_N17的源极、第十六NMOS管M_N16的源极、所述第五电阻R₅的另一端和所述第六电阻R₆的另一端均接地GND。

本实施例中，跨导放大器包括：第一PMOS管M_P1、第二PMOS管M_P2、第三PMOS管M_P3、第四PMOS管M_P4、第五PMOS管M_P5、第六PMOS管M_P6、第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第四NMOS管M_N4、第五NMOS管M_N5、第六NMOS管M_N6、第七NMOS管M_N7、第八NMOS管M_N8、第九NMOS管M_N9、第十NMOS管M_N10、第一电阻R_S1和第二电阻R_S2；所述第一PMOS管M_P1的栅极用于输入所述控制电压V_CTRL，源极连接于所述第一电阻R_S1，漏极连接于所述第一NMOS管M_N1的漏极；所述第二PMOS管M_P2的栅极用于输入所述基准电压V_{REF_TH}，源极连接于所述第二电阻R_S2，漏极连接于所述第二NMOS管M_N2的漏极；所述第一电阻R_S1和所述第二电阻R_S2的另一端均连接于第二电流源Ibias2；所述第一NMOS管M_N1、所述第四NMOS管M_N4和所述第七NMOS管M_N7的栅极共接；所述第二NMOS管M_N2、所述第三NMOS管M_N3和所述第八NMOS管M_N8的栅极共接；所述第三NMOS管M_N3的漏极连接于所述第三PMOS管M_P3的漏极，所述第三PMOS管M_P3和所述第四PMOS管M_P4的栅极共接；所述第四PMOS管M_P4、所述第四NMOS管M_N4和所述第五NMOS管M_N5的漏极共接；所述第五NMOS管M_N5和所述第六NMOS管M_N6的栅极共接，所述第六NMOS管M_N6的漏极作为所述跨导放大器OTA的第一输出端；所述第五PMOS管M_P5和所述第六PMOS管M_P6的栅极共接，所述第五PMOS管M_P5的漏极连接于所述第七NMOS管M_N7的漏极；所述第六PMOS管M_P6、所述第八NMOS管M_N8和所述第九NMOS管M_N9的漏极共接；所述第九NMOS管M_N9和所述第十NMOS管M_N10的栅极共接，所述第十NMOS管M_N10的漏极作为所述跨导放大器OTA的第二输出端；所述第一NMOS管M_N1、所述第二NMOS管M_N2、所述第五NMOS管M_N5、所述第九NMOS管M_N9、所述第三PMOS管M_P3和所述第五PMOS管M_P5的栅极和漏极短接；所述第一NMOS管M_N1、所述第二NMOS管M_N2、所述第三NMOS管M_N3、所述第四NMOS管M_N4、所述第五NMOS管M_N5、所述第六NMOS管M_N6、所述第七NMOS管M_N7、所述第八NMOS管M_N8、所述第九NMOS管M_N9和所述第十NMOS管M_N10的源极均接地GND；所述第三PMOS管M_P3、所述第四PMOS管M_P4、所述第五PMOS管M_P5、所述第六PMOS管M_P6的源极以及所述第二电流源Ibias2的另一端均连接于所述低压电源VDD；当所述控制电压V_CTRL大于所述基准电压V_{REF_TH}时，所述跨导放大器OTA的电流由所述第一输出端A1输出，当所述控制电压V_CTRL小于所述基准电压V_{REF_TH}时，所述跨导放大器OTA的电流由所述第二输出端A2输出。

控制电压V_CTRL和基准电压V_{REF_TH}分别为跨导放大器OTA的正端输入和负端输入。第一电阻R_S1和第二电阻R_S1的阻值相同，且第一PMOS管M_P1和第二PMOS管M_P2的尺寸相同。图2中所有的电流镜比例都为1:1, 则当控制电压V_CTRL大于基准电压V_{REF_TH}时，第二NMOS管M_N2的电流大于第一NMOS管M_N1的电流，通过镜像的关系得到第四PMOS管M_P4的电流大于第四NMOS管M_N4的电流，第六PMOS管M_P6的电流小于第八NMOS管M_N8的电流，因此第五NMOS管M_N5有电流且等于第一PMOS管M_P1和第二PMOS管M_P2的电流差，而第九NMOS管M_N9没有电流。当第一PMOS管M_P1和第二PMOS管M_P2的宽长比较大，即其跨导gm较大时，可以认为第一电阻R_S1和第二电阻R_S2是决定第一PMOS管M_P1和第二PMOS管M_P2电流的主要因素，由此得到：

如果以V1流向V2作为电流的正方向，设电流比较阈值为I_TH，则

电流比较阈值I_TH与控制电压V_CTRL的关系如图6所示，在V_CTRL>V_{REF_TH}的时候，I₂=0（I₂为第二转换电阻R₂、第二高压NMOS管M_HN2所在支路的电流），第一输出端A1为有效输出端；在V_CTRL<V_{REF_TH}的时候，I₁=0（I₁为第一转换电阻R₁、第一高压NMOS管M_HN1所在支路的电流），第二输出端A2为有效输出端。

本实施例中低压电源是指电压小于等于5V；高压电源是指电压高于5V，一般不大于65V。高压管是指MOS管的漏源电压V_DS耐压高于5V。

本实施例使用具有不同共模输入范围的比较器，保证在0~VIN的电压共模范围内能正确比较电流；电流比较阈值I_TH正比于控制电压V_CTRL，方便实时调节；可同时实现正向和负向电流比较阈值比较。

本发明电流比较电路通过半导体工艺进行制作。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种可调阈值电流比较电路，其特征在于，包括：

第一比较器、第一转换电阻、第二转换电阻、浮动地产生模块、第一高压NMOS管、第二高压NMOS管、第二比较器、跨导放大器和比较输出模块；

所述第一比较器的正向输入端连接于所述第一高压NMOS管的漏极和所述第一转换电阻的一端，负向输入端连接于所述第二高压NMOS管的漏极和所述第二转换电阻的一端，所述第一转换电阻和所述第二转换电阻的另一端连接在采样电阻的两端；所述第一比较器的电源端连接于高压电源；

所述浮动地产生模块用于为所述第一比较器提供浮动地；

所述第二比较器的正向输入端连接于所述第一高压NMOS管的源极，负向输入端连接于所述第二高压NMOS管的源极；所述第二比较器的电源端、所述第一高压NMOS管的栅极和所述第二高压NMOS管的栅极均连接于低压电源；

所述跨导放大器用于将输入的控制电压和基准电压的差值转化为电流；所述跨导放大器的第一输出端连接于所述第一高压NMOS管的源极，第二输出端连接于所述第二高压NMOS管的源极；当所述控制电压大于所述基准电压时，所述第一输出端为所述跨导放大器的有效输出端，当所述控制电压小于所述基准电压时，所述第二输出端为所述跨导放大器的有效输出端；

所述比较输出模块的正向输入端连接于所述第二高压NMOS管的源极，负向输入端用于输入短路参考电压，所述比较输出模块用于当所述第二高压NMOS管的源极处的电压低于所述短路参考电压时，将所述第二比较器的输出作为所述电流比较电路的最终输出，当所述第二高压NMOS管的源极处的电压高于所述短路参考电压时，将所述第一比较器的输出作为所述电流比较电路的最终输出。

2.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述比较输出模块包括：第三比较器、第一与非门、第二与非门、第三与非门和非门；

所述第三比较器的正向输入端连接于所述第二高压NMOS管的源极，负向输入端用于输入短路参考电压；

所述第一比较器的输出端和所述第三比较器的输出端连接于所述第一与非门的两个输入端；

所述第三比较器的输出端连接于所述非门的输入端；

所述第二比较器的输出端和所述非门的输出端连接于所述第二与非门的两个输入端；

所述第一与非门的输出端和所述第二与非门的输出端连接于所述第三与非门的两个输入端，所述第三与非门的输出端作为所述电流比较电路的输出端。

3.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述跨导放大器包括：

第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一电阻和第二电阻；

所述第一PMOS管的栅极用于输入所述控制电压，源极连接于所述第一电阻，漏极连接于所述第一NMOS管的漏极；所述第二PMOS管的栅极用于输入所述基准电压，源极连接于所述第二电阻，漏极连接于所述第二NMOS管的漏极；所述第一电阻和所述第二电阻的另一端均连接于第二电流源的一端；

所述第一NMOS管、所述第四NMOS管和所述第七NMOS管的栅极共接；所述第二NMOS管、所述第三NMOS管和所述第八NMOS管的栅极共接；所述第三NMOS管的漏极连接于所述第三PMOS管的漏极，所述第三PMOS管和所述第四PMOS管的栅极共接；所述第四PMOS管、所述第四NMOS管和所述第五NMOS管的漏极共接；所述第五NMOS管和所述第六NMOS管的栅极共接，所述第六NMOS管的漏极作为所述跨导放大器的第一输出端；

所述第五PMOS管和所述第六PMOS管的栅极共接，所述第五PMOS管的漏极连接于所述第七NMOS管的漏极；所述第六PMOS管、所述第八NMOS管和所述第九NMOS管的漏极共接；所述第九NMOS管和所述第十NMOS管的栅极共接，所述第十NMOS管的漏极作为所述跨导放大器的第二输出端；

所述第一NMOS管、所述第二NMOS管、所述第五NMOS管、所述第九NMOS管、所述第三PMOS管和所述第五PMOS管的栅极和漏极短接；

所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的源极均接地；所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的源极以及所述第二电流源的另一端均连接于所述低压电源；

当所述控制电压大于所述基准电压时，所述跨导放大器的电流由所述第一输出端输出，当所述控制电压小于所述基准电压时，所述跨导放大器的电流由所述第二输出端输出。

4.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述浮动地产生模块包括：第七PMOS管、第八PMOS管、第十一NMOS管、电容、稳压二极管和上拉电阻；

所述第七PMOS管的源极连接于所述稳压二极管的阳极和所述第十一NMOS管的栅极；所述第七PMOS管的栅极和漏极短接并连接于所述第八PMOS管的栅极和所述上拉电阻的一端；所述第八PMOS管的漏极接地，所述第八PMOS管的源极连接于所述第十一NMOS管的源极以及所述电容的一端，并作为所述浮动地产生模块的输出端；

所述稳压二极管的阴极、所述第十一NMOS管的漏极、所述上拉电阻的另一端以及所述电容的另一端均连接于所述高压电源；所述上拉电阻与所述第七PMOS管的栅极共接处连接于第一电流源的一端，所述第一电流源的另一端接地。

5.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述第一比较器包括：第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第三电阻和第四电阻；

所述第十二NMOS管的栅极连接于所述第一转换电阻，漏极连接于所述第十四NMOS管的栅极和所述第三电阻的一端，所述第十二NMOS管的源极和所述第十三NMOS管的源极相接，并连接于第三电流源的一端；

所述第十三NMOS管的栅极连接于所述第二转换电阻，漏极连接于所述第十五NMOS管的栅极和所述第四电阻的一端；

所述第十四NMOS管的源极和所述第十五NMOS管的源极相接，并连接于第四电流源的一端；所述第十四NMOS管的漏极连接于所述第九PMOS管的漏极，所述第九PMOS管的栅极与漏极短接并连接于所述第十PMOS管的栅极；所述第十PMOS管的漏极连接于所述第十五NMOS管的漏极和所述第十一PMOS管的栅极；

所述第十一PMOS管的漏极连接于第五电流源的一端，且连接处作为所述第一比较器的输出端；所述第三电流源、所述第四电流源和所述第五电流源的另一端均连接于所述浮动地产生模块的输出端；

所述第十一PMOS管的源极、第十PMOS管的源极、第九PMOS管的源极、所述第三电阻的另一端和所述第四电阻的另一端均连接于所述高压电源。

6.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述第二比较器包括：第十六NMOS管、第十七NMOS管、第十八NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第五电阻和第六电阻；

所述第十二PMOS管的栅极连接于所述第一高压NMOS管的源极，漏极连接于所述第十四PMOS管的栅极和所述第五电阻的一端，所述第十二PMOS管的源极和所述第十三PMOS管的源极相接，并连接于第六电流源的一端；

所述第十三PMOS管的栅极连接于所述第二高压NMOS管的源极，漏极连接于所述第十五PMOS管的栅极和所述第六电阻的一端；

所述第十四PMOS管的源极和所述第十五PMOS管的源极相接，并连接于第七电流源的一端；所述第十四PMOS管的漏极连接于所述第十六NMOS管的漏极，所述第十六NMOS管的栅极与漏极短接并连接于所述第十七NMOS管的栅极；所述第十七NMOS管的漏极连接于所述第十五PMOS管的漏极和所述第十八NMOS管的栅极；

所述第十八NMOS管的漏极连接于第八电流源的一端，且连接处作为所述第二比较器的输出端；所述第六电流源、所述第七电流源和所述第八电流源的另一端均连接于所述低压电源；

所述第十八NMOS管的源极、第十七NMOS管的源极、第十六NMOS管的源极、所述第五电阻的另一端和所述第六电阻的另一端均接地。

7.如权利要求4所述的可调阈值电流比较电路，其特征在于，所述第八PMOS管为高压管。

8.如权利要求1所述的可调阈值电流比较电路，其特征在于，所述第一高压NMOS管和所述第二高压NMOS管均为高压LDMOS管。