CN109510612A - 基于wilson电流源的低功耗低延迟电流比较器及电路模块 - Google Patents

基于wilson电流源的低功耗低延迟电流比较器及电路模块 Download PDF

Info

Publication number
CN109510612A
CN109510612A CN201811337918.XA CN201811337918A CN109510612A CN 109510612 A CN109510612 A CN 109510612A CN 201811337918 A CN201811337918 A CN 201811337918A CN 109510612 A CN109510612 A CN 109510612A
Authority
CN
China
Prior art keywords
transistor
input
current source
source
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811337918.XA
Other languages
English (en)
Other versions
CN109510612B (zh
Inventor
余飞
高雷
李利香
刘莉
乾帅
蔡烁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University of Science and Technology
Original Assignee
Changsha University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University of Science and Technology filed Critical Changsha University of Science and Technology
Priority to CN201811337918.XA priority Critical patent/CN109510612B/zh
Publication of CN109510612A publication Critical patent/CN109510612A/zh
Application granted granted Critical
Publication of CN109510612B publication Critical patent/CN109510612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种基于wilson电流源的低功耗低延迟电流比较器及电路模块，其中，基于Wilson电流源的低功耗低延迟电流比较器包括：作为输入级的第一Wilson电流源和第二Wilson电流源、作为中间级的差分放大器、以及作为输出级的输出增益级；其中，作为比较对象的第一输入电流和第二输入电流分别输入第一Wilson电流源和第二Wilson电流源，第一Wilson电流源的输出端和第二Wilson电流源的输出端分别连接至差分放大器的两个输入端，差分放大器的输出端连接至输出增益级。本发明的电路结构具有高比较精度以及低延迟的传播特性。

Description

基于wilson电流源的低功耗低延迟电流比较器及电路模块
技术领域
本发明涉及电子电路领域，具体涉及一种基于Wilson电流源的低功耗低延迟电流比较器及电路模块。
背景技术
随着集成电路的发展，高性能的电路设计成为了难题，电流模电路相比于电压模电路具有更好的传输特性。在高频工作时不需要考虑杂散电容和寄生电容的影响，并且能够在低电源电压工作，在静态工作点固定的情况比电压模电路具有更好的输入裕度特性。
电流比较器作为ADC(Analog-to-Digital Converter，模数转换器)的接口，负责将模拟信号转化成数字信号，所以电流比较器的性能好坏对ADC的性能有很大影响。通常电流比较器在Flash ADC中不是单独存在，当其功耗过高时会严重影响到整个ADC的性能。对于电流比较器，通常关心的是它的功耗和传播延迟，因此，设计低功耗低延迟的电流比较器是非常重要的。
电流比较器通常分为两类，第一类是将输入电流与电路的静态工作电流进行比较，该电路的原理图1所示，A1是电路的输入级，负责将电流转换为可供增益级处理的电压，A2作为反馈，控制电路的阻抗特性和幅频特性，并且能够改善电路的传输特性，A3作为增益级使得电路能够产生轨对轨输出电压，C1和C2为节点电容和杂散电容。该类型电路可以用于简单的电流修正比如CMFB(共模反馈)电路。第二类是比较双端输入电流，该结构通常是由差分结构组成，常用到差分放大器，差分放大器可以抑制共模噪声并且提高电路的处理的精度，但该类型电路的缺点是提高了电路的复杂性和流片的面积与成本，通常该结构适用于并行的ADC。
电流比较器的输入级通常可以通过简单的电流镜来实现，但由于电流镜的有限的输出阻抗和电流传递误差，使得电路的优化通常需要改善电路的恒流特性。
最早的电流比较器基于源随级(共漏放大器)的电流比较器，结构如图2所示，它具有较小的输入阻抗，所以电路处理速度较快，由于支路使用的MOS管的数量较少，能够工作在低电源电压(不需要额外的电压偏置电路)，但是该结构有个明显的缺点，当动态范围内小部分信号输入时可能存在死区(无法正常输出信号，即输入管M01与M02同时关断)，同时，该电路具有较为明显的背栅效应(阈值电压的变化)，M03和M04作为反相器和反馈被用作减小输入阻抗。
为了改善电路的传输特性，现有技术提出使用cascode电流源作为输入级，该结构具有较高的输出阻抗，由于MOS管的屏蔽效应，使得恒流特性得到了较为可观的改善，但该电路无法抑制沟道调制效应，并且在低电源电压(通常为1V或更低)且不使用额外的电压偏置的前提下难以使MOS管全部工作于饱和区域。
为了进一步解决由于沟道调制效应带来的电流传输问题，现有技术提出使用Wilson电流源作为输入，并使用推挽放大器和反相器获得轨对轨输出电压。由于Wilson电流源良好的恒流特性，并且能够工作在亚阈值区(栅源电压略微低于阈值电压)，该结构被广泛用作输入级。但该结构也存在两点不足：第一点，当输入小信号时(比如输入电流差为100nA)，单级放大不足以输出轨对轨电压；第二点，该结构不能比较双支路差分电流。针对该结构出现的问题，在本领域中，希望能够提出了一种可供实际应用的改进的基于Wilson电流源的电流比较器。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种基于Wilson电流源的低功耗低延迟电流比较器及电路模块，其能够有效地克服Wilson电流源在输入小信号时单级放大不足以输出轨对轨电压的缺陷，同时能够有效地克服Wilson电流源不能比较双支路差分电流。
根据本发明，提供了一种基于Wilson电流源的低功耗低延迟电流比较器，包括：作为输入级的第一Wilson电流源和第二Wilson电流源、作为中间级的差分放大器、以及作为输出级的输出增益级；其中，作为比较对象的第一输入电流和第二输入电流分别输入第一Wilson电流源和第二Wilson电流源，第一Wilson电流源的输出和第二Wilson电流源的输出分别连接至差分放大器的两个输入端，差分放大器的输出端连接至输出增益级。
优选地，第一Wilson电流源和第二Wilson电流源具有相同的电路结构。
优选地，第一Wilson电流源和第二Wilson电流源中的每一个均包括：第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地，第一NMOS晶体管和第二NMOS晶体管的栅极互连并作为输出端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输入端。
优选地，差分放大器包括：第一输入NMOS晶体管、第二输入NMOS晶体管、第一PMOS晶体管、第二输入PMOS晶体管以及尾电流源；第一PMOS晶体管和第二输入PMOS晶体管构成电流镜负载，其中第一PMOS晶体管和第二输入PMOS晶体管的源极互连并连接至电路电源电压，第一PMOS晶体管的栅极、第一PMOS晶体管的漏极、第二输入PMOS晶体管的栅极互连并连接至第一输入NMOS晶体管的漏极；第二输入PMOS晶体管的漏极和第二输入NMOS晶体管的漏极连接并作为差分放大器的输出端；第一输入NMOS晶体管和第二输入NMOS晶体管的源极连接至尾电流源；第一输入NMOS晶体管和第二输入NMOS晶体管的栅极分别作为差分放大器的第一输入端和第二输入端。
优选地，输出增益级包括双共源放大器以及CMOS反相器；其中，差分放大器的输出信号经过双共源放大器放大，然后通过CMOS反相器进行信号处理。
进一步优选地，双共源放大器包括：第一晶体管、第二晶体管、第三晶体管和第四晶体管；其中，第一晶体管的栅极接收基准输入信号，第一晶体管的漏极、第二晶体管的漏极和第四晶体管的栅极相互连接，第一晶体管的源极和第四晶体管的源极连接接地电压，第二晶体管的栅极作为输出增益级的输入端，第二晶体管的源极和第三晶体管的源极连接电路电源电压，第三晶体管的漏极和第四晶体管的漏极相连作为双共源放大器的输出端。
根据本发明，还提供一种电路模块，包括上述的基于Wilson电流源的低功耗低延迟电流比较器。
优选地，所述电路模块为ADC模块。
由此，本发明提供的基于Wilson电流源的低功耗低延迟电流比较器由三部分组成：Wilson电流源、差分放大器以及输出增益级；其中Wilson电流源具有较好的恒流特性以及较高的输出阻抗，本发明提供的Wilson电流源、差分放大器以及输出增益级构成的电路结构具有5nA的高比较精度以及低延迟的传播特性(当输入差分电流为1μA时延迟为0.56ns)，除此之外，还使得电路结构的功耗(在SS(slow to slow)工艺角下)相较于已提出的结构更低。
于是，本发明提供一种基于Wilson电流源的低功耗低延迟电流比较器，其能够有效地克服Wilson电流源在输入小信号时单级放大不足以输出轨对轨电压的缺陷，同时能够有效地克服Wilson电流源不能比较双支路差分电流的缺陷。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了电路比较器的基本原理。
图2示意性地示出了现有技术提出的改进的基于源随级的电流比较器。
图3示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的总体示意图。
图4a和图4b示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的Wilson电流源的示意图。
图5示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的差分放大器的示意图。
图6示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的输出增益级的示意图。
图7示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的总体电路的一个具体示例。
图8示意性地示出了图7所示的根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的传播延迟仿真结果。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的总体示意图。
如图3所示，根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器包括：作为输入级的第一Wilson电流源110和第二Wilson电流源120、作为中间级的差分放大器200、以及作为输出级的输出增益级300。
其中，作为比较对象的第一输入电流和第二输入电流分别输入第一Wilson电流源110和第二Wilson电流源120。
随后，第一Wilson电流源110的输出端和第二Wilson电流源120的输出端分别连接至差分放大器200的两个输入端。
最后，差分放大器200的输出端连接至输出增益级300。
下面将结合附图来描述根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的具体电路的优选示例。
图4a和图4b示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的Wilson电流源的示意图。
Wilson电流源如图4a所示，该结构具有较大的输出阻抗，如图4a所示，I0表示输入，M11和M12组成了简单的电流镜，M13作为Wilson电流源的反馈提高了该结构的输出阻抗，输出阻抗由公式(1)给出：
其中gmx,x＝{1,2,3}为MOS管的跨导，rdsx为MOS管的导通电阻，假定gm1＝gm2＝gm3，且gm1rds1远大于1。该式可以表达为rout＝rds3gm1rds1，该输出阻抗远大于简单电流镜的输出阻抗(r'out＝rds2)，由于该结构不能实现真正的恒流特性(M1与M2的漏源电压不同)，为了实现真正的恒流特性，另一种改进型结构如图4b所示，当Vgs3＝Vgs4,该结构的传输特性由公式(2)给出：
不难看出，改进型的Wilson电流源消除了沟道调制效应，是一种高精度的电流源。
优选采用图4b所示的本发明提出的改进的Wilson电流源。
由此，具体说来，如图4b所示，第一Wilson电流源110和第二Wilson电流源120中的每一个均包括：第一NMOS晶体管M11、第二NMOS晶体管M12、第三NMOS晶体管M13和第四NMOS晶体管M14；其中，第一NMOS晶体管M11和第二NMOS晶体管M12的源极接地，第一NMOS晶体管M11和第二NMOS晶体管M12的栅极互连并作为输出端；第一NMOS晶体管M11的漏极连接至第四NMOS晶体管M13的源极，第二NMOS晶体管M12的漏极连接至第三NMOS晶体管M14的源极；第三NMOS晶体管M13的栅极、第四NMOS晶体管M14的栅极、第四NMOS晶体管M14的漏极均连接至基准电流源IR；第三NMOS晶体管M13的漏极作为输入端。
图5示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的差分放大器的示意图。
为了比较双端输入电流，将差分放大器作为中间级。如图5所示，本发明实施例采用的差分放大器包括：第一输入NMOS晶体管MN1、第二输入NMOS晶体管MN2、第一PMOS晶体管MP5、第二输入PMOS晶体管MP6以及尾电流源S；第一PMOS晶体管MP5和第二输入PMOS晶体管MP6构成电流镜负载，其中第一PMOS晶体管MP5和第二输入PMOS晶体管MP6的源极互连并连接至电路电源电压VDD，第一PMOS晶体管MP5的栅极、第一PMOS晶体管MP5的漏极、第二输入PMOS晶体管MP6的栅极互连并连接至第一输入NMOS晶体管MN1的漏极；第二输入PMOS晶体管MP6的漏极和第二输入NMOS晶体管MN2的漏极连接并作为差分放大器的输出端；第一输入NMOS晶体管MN1和第二输入NMOS晶体管MN2的源极连接至尾电流源S；第一输入NMOS晶体管MN1和第二输入NMOS晶体管MN2的栅极分别作为差分放大器的第一输入端和第二输入端。
该结构的增益由公式(3)表述：
A＝gN1,N2(rdsN1,2||rdsP5,6) (3)
其中gN1,N2为相应NMOS管的跨导，rdsN1,2、rdsP5,6为相应NMOS管及PMOS管的导通电阻。为了得到轨对轨输出电压，通常希望差分级的增益足够大，但通过增加增益可以发现只能增大gN1，N2或是增大输出电阻。忽略电流源电阻，输出端Vout的时间常数由公式(4)给出：
τ≈(CgsN2+CgdN2)(rdsN2||rdsP6) (4)
增加增益后，不难发现该点的时间常数会同时增加，时间常数的增加意味着电路的传播延迟的增加，由此，本发明提出在输出经过输出增益级来改善输出特性。
图6示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器采用的输出增益级的示意图。
对于输出小信号而言，输出增益级显得尤为重要。
具体地，在根据本发明优选实施例中，如图6所示，基于Wilson电流源的低功耗低延迟电流比较器采用的输出增益级包括：由第一晶体管M21、第二晶体管M22、第三晶体管M23和第四晶体管M24组成的双共源放大器以及由PMOS管M25和NMOS管M26组成的CMOS反相器；输入信号(即，差分放大器的输出信号)经过双共源放大器放大，然后通过CMOS反相器进行信号处理。
具体地，双共源放大器包括：第一晶体管M21、第二晶体管M22、第三晶体管M23和第四晶体管M24；其中，第一晶体管M21的栅极接收偏置电压(基准输入信号)Vb，第一晶体管M21的漏极、第二晶体管M22的漏极和第四晶体管M24的栅极相互连接，第一晶体管M21的源极和第四晶体管M24的源极连接接地电压VSS，第二晶体管M22的栅极作为输出增益级的输入端，第二晶体管M22的源极和第三晶体管M23的源极连接电路电源电压VDD，第三晶体管M23的漏极和第四晶体管M24的漏极相连作为双共源放大器的输出端。
对于单级的共源放大器而言，每一级的增益可以由公式(5)表示：
A1＝gM21,24rout (5)
其中rout对应于每个单级放大器的输出阻抗(rds21||rds22和rds23||rds24)，gM21,24为输入管M21和M24的跨导，(rds21，rds22，rds23和rds24分别为M21-M24的导通电阻)，不难看出，只需要增加输出阻抗便可以得到较高的开环增益。
对于CMOS反相器而言，当M24的漏极电压为高电压时，输出为Vss(例如，Vss接地)，相对应的，当M24的漏极电压Vd4为低电压时(Vd4-VthN＜0)，输出为VDD，当Vd4接近VthN(NMOS的阈值电压)时，M26进入亚阈值状态，其导通电阻远远大于M25的导通电阻，其最终的输出电压由公式(6)给出：
式中Rds25和Rds26为M25和M26的导通电阻。更进一步地，为了便于理解，图7示意性地示出了根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的总体电路的一个具体示例。如图7所示，大多数噪声都是以共模电压形式存在，为此本结构中采用了差分结构M1-M6和M7-M12组成了两个输入端I1、I2，而M13-M17组成了简单差分放大，用于比较双端电流，最后M18-M23组成了比较器的增益级。上述本发明实施例中的Wilson电流源、差分放大电路及增益级电路均为本发明较优实施例中采用的具体结构，本领域技术人员也可以采用能达到同样技术效果的等同替换的部分结构。
图7所示的电路可以采用TSMC 0.18μm CMOS工艺实现，并采用Spectre和Hspice进行仿真。图8示意性地示出了图7所示的根据本发明优选实施例的基于Wilson电流源的低功耗低延迟电流比较器的传播延迟仿真结果。其中，电路设置参数如下：电源电压为1V，偏置电压Vb为0.5V,输入端I1输入方波电流，其上升沿和下降沿设置为0.2ns，输入端I2输入参考电流，输入参考电流通常为直流电流，输入的差分电流从范围为1μA-10μA(即图8所示的ΔIin)。
而且，对图7所示的低功耗低延迟电流比较器进行功耗仿真，发现电路结构的功耗相较于已提出的结构更低，尤其是在在SS(slow to slow)工艺角下具有极低的功耗。
此外，通过仿真测试得到的结果显示，所提出的电流比较器的分辨率为5nA，其传播延迟很低，并且操作速度与先前的高速设计相当。
综上所述，本发明提供的基于Wilson电流源的低功耗低延迟电流比较器由三部分组成：Wilson电流源、差分放大器以及输出增益级；其中Wilson电流源具有较好的恒流特性以及较高的输出阻抗，本发明提供的Wilson电流源、差分放大器以及输出增益级构成的电路结构具有5nA的高比较精度以及低延迟的传播特性(当输入差分电流为1μA时延迟为0.56ns)，除此之外，还使得电路结构的功耗(在SS(slow to slow)工艺角下)相较于已提出的结构更低。
由此，本发明提供一种基于Wilson电流源的低功耗低延迟电流比较器，其能够有效地克服Wilson电流源在输入小信号时单级放大不足以输出轨对轨电压的缺陷，同时能够有效地克服Wilson电流源不能比较双支路差分电流的缺陷。
根据本发明的另一优选实施例，还提供了一种电路模块，该电路模块可以为ADC模块，其包括上述基于Wilson电流源的低功耗低延迟电流比较器。
需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种基于Wilson电流源的低功耗低延迟电流比较器，其特征在于包括：作为输入级的第一Wilson电流源和第二Wilson电流源、作为中间级的差分放大器、以及作为输出级的输出增益级；其中，作为比较对象的第一输入电流和第二输入电流分别输入第一Wilson电流源和第二Wilson电流源，第一Wil权项son电流源的输出和第二Wilson电流源的输出分别连接至差分放大器的两个输入端，差分放大器的输出端连接至输出增益级。
2.根据权利要求1所述的基于Wilson电流源的低功耗低延迟电流比较器，其特征在于，第一Wilson电流源和第二Wilson电流源具有相同的电路结构。
3.根据权利要求2所述的基于Wilson电流源的低功耗低延迟电流比较器，其特征在于，第一Wilson电流源和第二Wilson电流源中的每一个均包括：第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地，第一NMOS晶体管和第二NMOS晶体管的栅极互连并作为输出端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输入端。
4.根据权利要求1至3之一所述的基于Wilson电流源的低功耗低延迟电流比较器，其特征在于，差分放大器包括：第一输入NMOS晶体管、第二输入NMOS晶体管、第一PMOS晶体管、第二输入PMOS晶体管以及尾电流源；第一PMOS晶体管和第二输入PMOS晶体管构成电流镜负载，其中第一PMOS晶体管和第二输入PMOS晶体管的源极互连并连接至电路电源电压，第一PMOS晶体管的栅极、第一PMOS晶体管的漏极、第二输入PMOS晶体管的栅极互连并连接至第一输入NMOS晶体管的漏极；第二输入PMOS晶体管的漏极和第二输入NMOS晶体管的漏极连接并作为差分放大器的输出端；第一输入NMOS晶体管和第二输入NMOS晶体管的源极连接至尾电流源；第一输入NMOS晶体管和第二输入NMOS晶体管的栅极分别作为差分放大器的第一输入端和第二输入端。
5.根据权利要求1至3之一所述的基于Wilson电流源的低功耗低延迟电流比较器，其特征在于，输出增益级包括双共源放大器以及CMOS反相器；其中，差分放大器的输出信号经过双共源放大器放大，然后通过CMOS反相器进行信号处理。
6.根据权利要求5所述的基于Wilson电流源的低功耗低延迟电流比较器，其特征在于，双共源放大器包括：第一晶体管、第二晶体管、第三晶体管和第四晶体管；其中，第一晶体管的栅极接收基准输入信号，第一晶体管的漏极、第二晶体管的漏极和第四晶体管的栅极相互连接，第一晶体管的源极和第四晶体管的源极连接接地电压，第二晶体管的栅极作为输出增益级的输入端，第二晶体管的源极和第三晶体管的源极连接电路电源电压，第三晶体管的漏极和第四晶体管的漏极相连作为双共源放大器的输出端。
7.一种电路模块，其特征在于，所述电路模块包括如权利要求1至6之一所述的基于Wilson电流源的低功耗低延迟电流比较器。
8.根据权利要求7所述的电路模块，其特征在于，所述电路模块为ADC模块。
CN201811337918.XA 2018-11-12 2018-11-12 基于wilson电流源的低功耗低延迟电流比较器及电路模块 Active CN109510612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811337918.XA CN109510612B (zh) 2018-11-12 2018-11-12 基于wilson电流源的低功耗低延迟电流比较器及电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811337918.XA CN109510612B (zh) 2018-11-12 2018-11-12 基于wilson电流源的低功耗低延迟电流比较器及电路模块

Publications (2)

Publication Number Publication Date
CN109510612A true CN109510612A (zh) 2019-03-22
CN109510612B CN109510612B (zh) 2022-12-27

Family

ID=65747996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811337918.XA Active CN109510612B (zh) 2018-11-12 2018-11-12 基于wilson电流源的低功耗低延迟电流比较器及电路模块

Country Status (1)

Country Link
CN (1) CN109510612B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448721A (zh) * 2019-08-29 2021-03-05 天津大学青岛海洋技术研究院 一种具有自偏置电路的低延迟失真特性的低功耗比较器
CN114665849A (zh) * 2022-02-23 2022-06-24 电子科技大学 一种高精度的电流比较器
CN115225067A (zh) * 2022-09-09 2022-10-21 深圳市汇顶科技股份有限公司 基于运放的迟滞比较器和芯片
CN117411472A (zh) * 2023-11-24 2024-01-16 上海紫鹰微电子有限公司 一种可调阈值电流比较电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349831A (ja) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd 発振回路
US20110234319A1 (en) * 2010-03-29 2011-09-29 Toshiyuki Tsuzaki Differential amplifier circuit
CN104660184A (zh) * 2015-02-12 2015-05-27 天津大学 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349831A (ja) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd 発振回路
US20110234319A1 (en) * 2010-03-29 2011-09-29 Toshiyuki Tsuzaki Differential amplifier circuit
CN104660184A (zh) * 2015-02-12 2015-05-27 天津大学 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周成豪等: "新型电流比较器的设计", 《科技信息》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448721A (zh) * 2019-08-29 2021-03-05 天津大学青岛海洋技术研究院 一种具有自偏置电路的低延迟失真特性的低功耗比较器
CN112448721B (zh) * 2019-08-29 2023-05-05 天津大学青岛海洋技术研究院 一种具有自偏置电路的低延迟失真特性的低功耗比较器
CN114665849A (zh) * 2022-02-23 2022-06-24 电子科技大学 一种高精度的电流比较器
CN114665849B (zh) * 2022-02-23 2023-04-07 电子科技大学 一种高精度的电流比较器
CN115225067A (zh) * 2022-09-09 2022-10-21 深圳市汇顶科技股份有限公司 基于运放的迟滞比较器和芯片
CN115225067B (zh) * 2022-09-09 2023-03-10 深圳市汇顶科技股份有限公司 基于运放的迟滞比较器和芯片
CN117411472A (zh) * 2023-11-24 2024-01-16 上海紫鹰微电子有限公司 一种可调阈值电流比较电路
CN117411472B (zh) * 2023-11-24 2024-04-30 上海紫鹰微电子有限公司 一种可调阈值电流比较电路

Also Published As

Publication number Publication date
CN109510612B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
CN109510612A (zh) 基于wilson电流源的低功耗低延迟电流比较器及电路模块
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
WO2017049989A1 (zh) 一种高速低功耗动态比较器
CN102931972B (zh) Cmos输入缓冲器
CN106027030B (zh) 一种高速高线性全差分跟随器
CN108958345A (zh) 差分参考电压缓冲器
CN106849938B (zh) 一种输入缓冲器电路
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN110729995A (zh) 一种电平转换电路及电平转换方法
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
WO2022027750A1 (zh) 一种比较器及模数转换器
CN102355212A (zh) 一种带电流补偿的轨到轨输入级
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN111313871A (zh) 动态预放大电路和动态比较器
CN210183300U (zh) 一种通用比较器集成电路
CN211089632U (zh) 一种高线性度宽摆幅cmos电压跟随器
CN210724750U (zh) 纳米级cmos工艺下高线性度单位增益电压缓冲器
CN110445482B (zh) 一种低功耗高摆率的比较器
Kadam Dual Stage CMOS Operational Amplifier Design in Sky-Water 130nm Technology
Ramirez-Angulo et al. Low voltage differential input stage with improved CMRR and true rail-to-rail common mode input range
CN104579315B (zh) 同时实现高增益和宽输出摆幅的c类反相器
CN111756375B (zh) 一种高线性度低压输入缓冲器电路
CN114665834B (zh) 轨到轨输入级电路及运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant