CN110445482B - 一种低功耗高摆率的比较器 - Google Patents

一种低功耗高摆率的比较器 Download PDF

Info

Publication number
CN110445482B
CN110445482B CN201910720839.5A CN201910720839A CN110445482B CN 110445482 B CN110445482 B CN 110445482B CN 201910720839 A CN201910720839 A CN 201910720839A CN 110445482 B CN110445482 B CN 110445482B
Authority
CN
China
Prior art keywords
tube
pmos tube
pmos
nmos
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910720839.5A
Other languages
English (en)
Other versions
CN110445482A (zh
Inventor
周泽坤
金正扬
王佳文
王韵坤
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910720839.5A priority Critical patent/CN110445482B/zh
Publication of CN110445482A publication Critical patent/CN110445482A/zh
Application granted granted Critical
Publication of CN110445482B publication Critical patent/CN110445482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

一种低功耗高摆率的比较器，比较器第一级中第一PMOS管的栅极连接偏置电压，源极连接电源电压，漏极连接第二PMOS管和第三PMOS管的源极；第二PMOS管和第三PMOS管的栅极分别作为比较器的负向输入端和正向输入端，漏极分别连接第一NMOS管和第二NMOS管的漏极；第一电阻和第二电阻串联并接在第二PMOS管和第三PMOS管的漏极之间，串联点连接第一NMOS管和第二NMOS管的栅极；第一NMOS管和第二NMOS管的源极接地；比较器第二级中第三NMOS管和第四NMOS管的栅极分别连接第二PMOS管和第三PMOS管的漏极，源极均接地；第四PMOS管栅漏短接并连接第五PMOS管的栅极和第三NMOS管的漏极，源极连接第五PMOS管的源极连接电源电压；第四NMOS管的漏极连接第五PMOS管的漏极并输出比较信号。本发明具有低功耗和高摆率的特点。

Description

一种低功耗高摆率的比较器
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种低功耗高摆率的比较器。
背景技术
比较器是模拟电路中一种常见的模块，传统的比较器如图1所示，其摆率受电流源的限制。MP1和MP3的尺寸比为1:k，设流过MP1的电流为IB，则流过MP3的最大电流为kIB，比较器静态电流为(1+k)IB(不含偏置)。比较器上翻时，MN3关断，上翻摆率SRU＝kIB/CX；比较器下翻时，MN3导通，下翻摆率SRD＝(IMN3-kIB)/CX，其中CX为结点X对地的等效电容，IMN3为流过MN3的电流。下翻摆率SRD受电流源MP3的限制，且上翻和下翻过程中均引入kIB，动态功耗较大。
发明内容
针对上述传统比较器存在的功耗和摆率受限的问题，本发明提出了一种低功耗高摆率的比较器，采用两级结构，第一级为全差分运放，第二级为双输入单输出结构，利用亚阈值电流IM与栅源电压VGS的指数项成正比的关系，使比较器第二级获得高摆率，且第二级双输入单输出的结构具有推挽push-pull功能，使第二级的电流能力不受电流源的限制。
本发明的技术方案为：
一种低功耗高摆率的比较器，所述比较器为两级比较器，所述比较器的第一级包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一电阻和第二电阻，
第一PMOS管的栅极连接偏置电压，其源极连接电源电压，其漏极连接第二PMOS管和第三PMOS管的源极；
第二PMOS管的栅极作为所述比较器的负向输入端，其漏极连接第一NMOS管的漏极；
第三PMOS管的栅极作为所述比较器的正向输入端，其漏极连接第二NMOS管的漏极；
第一电阻和第二电阻串联并接在第二PMOS管的漏极和第三PMOS管的漏极之间，其串联点连接第一NMOS管和第二NMOS管的栅极；
第一NMOS管和第二NMOS管的源极接地；
所述比较器的第二级包括第四PMOS管、第五PMOS管、第三NMOS管和第四NMOS管，
第三NMOS管的栅极连接第二PMOS管的漏极，其漏极连接第四PMOS管的栅极和漏极以及第五PMOS管的栅极，其源极连接第四NMOS管的源极并接地；
第四NMOS管的栅极连接第三PMOS管的漏极，其漏极连接第五PMOS管的漏极并输出比较信号；
第四PMOS管和第五PMOS管的源极连接电源电压；
第二PMOS管和第三PMOS管的尺寸相等，第一NMOS管和第二NMOS管的尺寸相等，第四PMOS管和第五PMOS管的尺寸相等，第三NMOS管和第四NMOS管的尺寸相等，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管均工作在亚阈值区且漏源电压均大于4VT，VT为热电压；
第一电阻和第二电阻的阻值相等且都为R，R满足：
Figure GDA0002614458630000022
其中m是第二NMOS管的亚阈值斜率因子，I为流过第一PMOS管的电流，VTH为第二NMOS管的阈值电压，
Figure GDA0002614458630000021
为第二NMOS管的宽长比，μn为电子迁移率，COX为第二NMOS管的氧化层单位面积电容。
具体的，所述比较器还包括偏置单元，所述偏置单元包括第六PMOS管和第三电阻，第六PMOS管的栅漏短接并输出所述偏置电压连接第一PMOS管的栅极，其源极连接电源电压；第三电阻接在第六PMOS管的漏极和地之间。
具体的，所述比较器还包括整形单元，所述整形单元包括偶数个级联的反相器，所述比较信号经过所述整形单元后作为所述比较器的最终输出信号。
本发明的有益效果为：本发明提出的比较器第一级采用全差分运放结构，通过调整第一电阻和第二电阻的阻值R可在偏置电流很小的情况下获得高摆率；第二级采用双输入单输出的推挽结构具有低功耗的特点，且第二级输入对管工作在亚阈值区，能够实现高摆率。
附图说明
图1为传统比较器的电路结构图。
图2为本发明提出的一种低功耗高摆率的比较器的电路结构图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提出一种低功耗高摆率的比较器，如图2所示，本发明提出的比较器为两级结构，比较器的第一级包括第一PMOS管M2、第二PMOS管M3、第三PMOS管M4、第一NMOS管M5、第二NMOS管M6、第一电阻和第二电阻，第一PMOS管M2的栅极连接偏置电压，其源极连接电源电压VDD，其漏极连接第二PMOS管M3和第三PMOS管M4的源极；第二PMOS管M3的栅极作为比较器的负向输入端，其漏极连接第一NMOS管M5的漏极；第三PMOS管M4的栅极作为比较器的正向输入端，其漏极连接第二NMOS管M6的漏极；第一电阻和第二电阻串联并接在第二PMOS管M3的漏极和第三PMOS管M4的漏极之间，其串联点连接第一NMOS管M5和第二NMOS管M6的栅极；第一NMOS管M5和第二NMOS管M6的源极接地。
为比较器第一级提供偏置的可以为外接偏置，也可以设置内部的偏置支路，如图2所示一些实施例中比较器设置了偏置单元用于为比较器第一级提供偏置，偏置单元包括第六PMOS管M1和第三电阻，第六PMOS管M1的栅漏短接并输出偏置电压连接第一PMOS管M2的栅极，其源极连接电源电压；第三电阻接在第六PMOS管M1的漏极和地之间。二极管连接形式的第六PMOS管M1和第三电阻R1组成偏置支路，为比较器第一级提供偏置电流。第六PMOS管M1和第一PMOS管M2尺寸比为1:k1，设第六PMOS管M1上流过的电流为I/k1，则第一PMOS管M2上流过的电流为I。如1:k1为1:4，第六PMOS管M1上流过的电流为I/4，第一PMOS管M2上流过的电流为I。
比较器的第二级为双输入单输出的推挽结构，如图2所示，包括第四PMOS管M7、第五PMOS管M8、第三NMOS管M9和第四NMOS管M10，第三NMOS管M9的栅极连接第二PMOS管M3的漏极，其漏极连接第四PMOS管M7的栅极和漏极以及第五PMOS管M8的栅极，其源极连接第四NMOS管M10的源极并接地；第四NMOS管M10的栅极连接第三PMOS管M4的漏极，其漏极连接第五PMOS管M8的漏极并输出比较信号；第四PMOS管M7和第五PMOS管M8的源极连接电源电压VDD。
其中第二PMOS管M3和第三PMOS管M4的尺寸相等，第一NMOS管M5和第二NMOS管M6的尺寸相等，第四PMOS管M7和第五PMOS管M8的尺寸相等，第三NMOS管M9和第四NMOS管M10的尺寸相等，第一NMOS管M5、第二NMOS管M6、第三NMOS管M9和第四NMOS管M10均工作在亚阈值区且漏源电压均大于4VT，VT为热电压，常温下约为26mV。工作在亚阈值区的MOS管，由于亚阈值电流IM与栅源电压VGS的指数项成正比的关系，所以VGS较小时IM也可以很大，为了比较器第二级实现大电流(即高摆率)，设置第二级的输入对管第三NMOS管M9和第四NMOS管M10处于亚阈值区，又由于第三NMOS管M9和第四NMOS管M10的栅源电压是由第一级决定，所以第一级中第一NMOS管M5和第二NMOS管M6也设置在亚阈值区，其余MOS管可以工作在饱和区。另外为了让亚阈值电流IM不受漏源电压VDS的影响，仅靠第一NMOS管M5和第二NMOS管M6的栅源电压控制第三NMOS管M9和第四NMOS管M10的栅源电压，本发明中将第一NMOS管M5、第二NMOS管M6、第三NMOS管M9和第四NMOS管M10的漏源电压VDS均设置为大于4VT。
第一NMOS管M5和第二NMOS管M6的尺寸与第三NMOS管M9和第四NMOS管M10的尺寸可以相等或成一定比例，根据具体设置可以推导出比较器对应的静态电流和摆率。为便于说明，本实施例中以第一NMOS管M5和第二NMOS管M6的尺寸与第三NMOS管M9和第四NMOS管M10的尺寸相等为例进行说明，由电路对称性可得，第一电阻和第二电阻上静态电流为0。所以第一NMOS管M5、第二NMOS管M6、第三NMOS管M9和第四NMOS管M10上流过相同大小的静态电流，均为I/2，比较器静态电流为2I(不含偏置)，具有低静态功耗。当比较器上翻，即比较器正向输入端电压V+刚达到并超过比较器负向输入端电压V-时，第一PMOS管M2上的电流可近似认为全部流入第二PMOS管M3。此时第一电阻和第二电阻上存在从左向右的大小为I/2的电流，则第三NMOS管M9和第四NMOS管M10的栅源电压VGS9、VGS10分别为：
Figure GDA0002614458630000043
其中VGS6为第二NMOS管M6的栅源电压。
由于第一NMOS管M5、第二NMOS管M6满足VDS>4VT，第一电阻和第二电阻的阻值R的取值需满足
Figure GDA0002614458630000041
即：
Figure GDA0002614458630000042
其中VTH为第二NMOS管M6的阈值电压，W/L为第二NMOS管M6的宽长比，m是第二NMOS管M6的亚阈值斜率因子，I为流过第一PMOS管M2的电流，μn为电子迁移率，COX为第二NMOS管M6的氧化层单位面积电容。
本实施例中设定第三NMOS管M9和第四NMOS管M10的尺寸与第四PMOS管M7和第五PMOS管M8相同，又由于第三NMOS管M9和第四NMOS管M10工作在亚阈值区并满足VDS>4VT，则第三NMOS管M9和第四NMOS管M10的漏源电流IM9、IM10分别为：
Figure GDA0002614458630000051
选择第一电阻和第二电阻的阻值R的取值使其满足R>>2mVT/I，则IM9>>I/2，IM10<<I/2，则可认为CX上的电流IX近似等于IM9，其中CX为结点X即第四NMOS管M10的漏端对地等效电容。比较器第二级的摆率SR等于：
Figure GDA0002614458630000052
比较器下翻过程和上翻相似，拥有相同的摆率SR且不受电流源限制。
一些实施例中，比较器还包括整形单元，将比较信号进行整形后再输出，如图2所示，整形单元包括偶数个级联的反相器，比较信号经过整形单元后作为比较器的最终输出信号。
本发明中比较器的摆率SR是传统比较器的摆率SR乘以一指数项，通过调整R的取值可在偏置电流很小的情况下获得高摆率；对比传统比较器第二级始终存在的kIB，本发明提出的比较器第二级采用推挽push-pull结构，其静态电流为I且动态功耗较小，利于低功耗应用；并且第二级输入对管(M9、M10)工作在亚阈值区，使对输出节点X的充电电流或放电电流很大，所以摆率很大，同时实现了低功耗和高摆率。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种低功耗高摆率的比较器，其特征在于，所述比较器为两级比较器，所述比较器的第一级包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一电阻和第二电阻，
第一PMOS管的栅极连接偏置电压，其源极连接电源电压，其漏极连接第二PMOS管和第三PMOS管的源极；
第二PMOS管的栅极作为所述比较器的负向输入端，其漏极连接第一NMOS管的漏极；
第三PMOS管的栅极作为所述比较器的正向输入端，其漏极连接第二NMOS管的漏极；
第一电阻和第二电阻串联并接在第二PMOS管的漏极和第三PMOS管的漏极之间，其串联点连接第一NMOS管和第二NMOS管的栅极；
第一NMOS管和第二NMOS管的源极接地；
所述比较器的第二级包括第四PMOS管、第五PMOS管、第三NMOS管和第四NMOS管，
第三NMOS管的栅极连接第二PMOS管的漏极，其漏极连接第四PMOS管的栅极和漏极以及第五PMOS管的栅极，其源极连接第四NMOS管的源极并接地；
第四NMOS管的栅极连接第三PMOS管的漏极，其漏极连接第五PMOS管的漏极并输出比较信号；
第四PMOS管和第五PMOS管的源极连接电源电压；
第二PMOS管和第三PMOS管的尺寸相等，第一NMOS管和第二NMOS管的尺寸相等，第四PMOS管和第五PMOS管的尺寸相等，第三NMOS管和第四NMOS管的尺寸相等，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管均工作在亚阈值区且漏源电压均大于4VT，VT为热电压；
第一电阻和第二电阻的阻值相等且都为R，R满足：
Figure FDA0002614458620000011
其中m是第二NMOS管的亚阈值斜率因子，I为流过第一PMOS管的电流，VTH为第二NMOS管的阈值电压，
Figure FDA0002614458620000012
为第二NMOS管的宽长比，μn为电子迁移率，COX为第二NMOS管的氧化层单位面积电容。
2.根据权利要求1所述的低功耗高摆率的比较器，其特征在于，所述比较器还包括偏置单元，所述偏置单元包括第六PMOS管和第三电阻，第六PMOS管的栅漏短接并输出所述偏置电压连接第一PMOS管的栅极，其源极连接电源电压；第三电阻接在第六PMOS管的漏极和地之间。
3.根据权利要求1或2所述的低功耗高摆率的比较器，其特征在于，所述比较器还包括整形单元，所述整形单元包括偶数个级联的反相器，所述比较信号经过所述整形单元后作为所述比较器的最终输出信号。
CN201910720839.5A 2019-08-06 2019-08-06 一种低功耗高摆率的比较器 Active CN110445482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910720839.5A CN110445482B (zh) 2019-08-06 2019-08-06 一种低功耗高摆率的比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910720839.5A CN110445482B (zh) 2019-08-06 2019-08-06 一种低功耗高摆率的比较器

Publications (2)

Publication Number Publication Date
CN110445482A CN110445482A (zh) 2019-11-12
CN110445482B true CN110445482B (zh) 2020-11-27

Family

ID=68433346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910720839.5A Active CN110445482B (zh) 2019-08-06 2019-08-06 一种低功耗高摆率的比较器

Country Status (1)

Country Link
CN (1) CN110445482B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202427B (zh) * 2020-11-17 2023-04-25 电子科技大学 一种翻转点可调的比较器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320347A (en) * 1980-10-01 1982-03-16 American Microsystems, Inc. Switched capacitor comparator
CN104158516A (zh) * 2014-04-28 2014-11-19 深圳市汇顶科技股份有限公司 电压比较器
CN205945675U (zh) * 2016-08-30 2017-02-08 厦门安斯通微电子技术有限公司 一种失调电压消除比较器电路
CN108140613A (zh) * 2015-12-14 2018-06-08 电路种子有限责任公司 过饱和电流场效应晶体管和跨阻抗mos装置
CN108599728A (zh) * 2018-05-10 2018-09-28 电子科技大学 一种具有限流和钳位功能的误差放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320347A (en) * 1980-10-01 1982-03-16 American Microsystems, Inc. Switched capacitor comparator
CN104158516A (zh) * 2014-04-28 2014-11-19 深圳市汇顶科技股份有限公司 电压比较器
CN108140613A (zh) * 2015-12-14 2018-06-08 电路种子有限责任公司 过饱和电流场效应晶体管和跨阻抗mos装置
CN205945675U (zh) * 2016-08-30 2017-02-08 厦门安斯通微电子技术有限公司 一种失调电压消除比较器电路
CN108599728A (zh) * 2018-05-10 2018-09-28 电子科技大学 一种具有限流和钳位功能的误差放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Low-Voltage Super class AB CMOS OTA cells with very high slew rate and power efficiency";A.J. Lopez-Martin等;《IEEE Journal of Solid-State Circuits》;20050502;第40卷(第5期);第1068-1077页 *

Also Published As

Publication number Publication date
CN110445482A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
JP5798635B2 (ja) カレントミラーおよび高コンプライアンス単段増幅器
WO2019104467A1 (zh) 稳压器以及电源
US7872519B2 (en) Voltage divider circuit
CN109274340B (zh) 一种宽带限幅放大器电路
JP4829650B2 (ja) 差動増幅回路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN110445482B (zh) 一种低功耗高摆率的比较器
US9369098B2 (en) Inverting amplifier
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
CN113131886A (zh) 一种运算放大器
CN116107377A (zh) 生成无源自混频器偏置电压的电路
CN211089632U (zh) 一种高线性度宽摆幅cmos电压跟随器
CN111026219B (zh) 一种共源共栅结构的基准源
CN113131881B (zh) 输出级电路和ab类放大器
CN210666510U (zh) 一种缓冲近地电压的cmos缓冲器
CN103684299A (zh) 一种衬底驱动低电压低功耗运算放大器
CN104579315B (zh) 同时实现高增益和宽输出摆幅的c类反相器
US20110285466A1 (en) Power amplifier circuit
Bansal et al. A novel current subtractor based on modified wilson current mirror using PMOS transistors
JPH0257721B2 (zh)
Padilla-Cantoya et al. Comparison of conventional and new class AB modifications of the Flipped Voltage Follower and their implementation in high performance amplifiers
Sehgal et al. A 0.8 V operational amplifier using Floating Gate MOS technology
TW495853B (en) High speed MOS transistor logic circuit
CN117767886A (zh) 输入对管背栅偏置电路、差分运算放大器和控制芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant