CN103684299A - 一种衬底驱动低电压低功耗运算放大器 - Google Patents
一种衬底驱动低电压低功耗运算放大器 Download PDFInfo
- Publication number
- CN103684299A CN103684299A CN201310750536.0A CN201310750536A CN103684299A CN 103684299 A CN103684299 A CN 103684299A CN 201310750536 A CN201310750536 A CN 201310750536A CN 103684299 A CN103684299 A CN 103684299A
- Authority
- CN
- China
- Prior art keywords
- pmos transistor
- transistor
- low
- nmos pass
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种衬底驱动低电压低功耗运算放大器,该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路;所述衬底驱动差分输入电路包括PMOS晶体管M1的栅极和PMOS晶体管M2的栅极一起连接到gnd,PMOS晶体管M1的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点,PMOS晶体管M1的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管M11的漏极。通过上述方式,本发明采用衬底驱动技术避开了信号通路上阈值电压的限制,适合于低压应用,降低了功耗。
Description
技术领域
本发明涉及模拟集成电路设计领域,特别是涉及一种衬底驱动低电压低功耗运算放大器。
背景技术
运算放大器是模拟电路最重要的电路单元,广泛应用于许多混合信号处理电路如模/数、数/模转换器和开关电容等电路,因此低压、低功耗运算放大器的结构设计就成为设计低功耗模拟系统最基本的工作,特别是在片上系统的模拟电路中。由于晶体管的阈值电压并不随着特征尺寸的减小而线性减小,所以在低电源电压环境下CMOS运算放大器的输入、输出信号的动态范围大大减小。为了提高低压、低功耗运放的性能,增大输入、输出信号的动态范围,最好能达到整个电源电压范围即轨到轨。必须对运放的差分输入级和输出级进行改进。一种方法是使用浮栅工艺输入差分对;另一种采用衬底输入差分对,衬底驱动差分输入级消除了信号通道上阈值电压的限制,衬底驱动技术非常适合于低压应用,能有效降低电路对电源电压的要求。工作在弱反型区的运放晶体管的栅源电压低于阈值电压,且晶体管漏源电压低。因此,在弱反型区的输入输出摆幅比强反型区大很多。
发明内容
本发明主要解决的技术问题是提供一种衬底驱动低电压低功耗运算放大器,采用衬底驱动技术避开了信号通路上阈值电压的限制,适合于低压应用;运算放大器晶体管工作在弱反型区,晶体管漏极电流小且供电电压可低于晶体管PMOS的阈值电压,降低了功耗。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种衬底驱动低电压低功耗运算放大器,该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路;所述衬底驱动差分输入电路包括PMOS晶体管M1的栅极和PMOS晶体管M2的栅极一起连接到gnd,PMOS晶体管M1的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点,PMOS晶体管M1的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管M11的漏极;
优选的是,所述低电压低功耗运算放大器附属电路还包括NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、PMOS晶体管M8、PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12、PMOS晶体管M13、NMOS晶体管M14和电容C1,所述PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的源极连接到一起后连接到vdd,PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的栅极连接到一起;PMOS晶体管M9的漏极连接到PMOS晶体管M7的源极,PMOS晶体管M7的漏极连接到NMOS晶体管M5的漏极和NMOS晶体管M3的栅极,NMOS晶体管M5的源极连接到NMOS晶体管M3的漏极,NMOS晶体管M3的漏极连接到gnd;PMOS晶体管M10的漏极连接到PMOS晶体管M8的源极,PMOS晶体管M8的漏极连接到NMOS晶体管M6的漏极和NMOS晶体管M14的栅极,NMOS晶体管M6的源极连接到PMOS晶体管M2的漏极和NMOS晶体管M4的漏极,NMOS晶体管M4的源极连接到gnd;PMOS晶体管M12的漏极连接到PMOS晶体管M11的源极;PMOS晶体管M13的漏极连接到NMOS晶体管M14的漏极和输出点OUT;PMOS晶体管M11、PMOS晶体管M7和PMOS晶体管M8三个的栅极连接到一起;NMOS晶体管M5和NMOS晶体管M6两个的栅极连接到一起,NMOS晶体管M3和NMOS晶体管M4两个的栅极连接到一起;电容C1的上极板和下极板分别连接到PMOS晶体管M10的漏极和输出点OUT。
本发明的有益效果是:本发明一种衬底驱动低电压低功耗运算放大器,采用衬底驱动技术避开了信号通路上阈值电压的限制,适合于低压应用;运算放大器晶体管工作在弱反型区,晶体管漏极电流小且供电电压可低于晶体管PMOS的阈值电压,降低了功耗。
附图说明
图1是本发明一种衬底驱动低电压低功耗运算放大器的结构示意图;
图2是本发明一种衬底驱动低电压低功耗运算放大器的晶体管工作在弱反型区时漏极电流对漏源电压的关系曲线图。
具体实施方式
下面结合附图对本发明较佳实施例进行详细阐述,以使发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
请参阅图1和图2,本发明实施例包括:
一种衬底驱动低电压低功耗运算放大器,该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路1和低电压低功耗运算放大器附属电路2;所述衬底驱动差分输入电路1包括PMOS晶体管M1 10的栅极和PMOS晶体管M2 11的栅极一起连接到gnd,PMOS晶体管M1 10的衬底端和PMOS晶体管M2 11的衬底端分别连接到VINP输入点和VINN输入点,PMOS晶体管M1 10的源极和PMOS晶体管M2 11的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管M11 28的漏极;
所述低电压低功耗运算放大器附属电路2还包括NMOS晶体管M3 20、NMOS晶体管M4 21、NMOS晶体管M5 22、NMOS晶体管M6 23、PMOS晶体管M7 24、PMOS晶体管M8 25、PMOS晶体管M9 26、PMOS晶体管M10 27、PMOS晶体管M12 29、PMOS晶体管M13 200、NMOS晶体管M14 201和电容C1 202,所述PMOS晶体管M9 26、PMOS晶体管M10 27、PMOS晶体管M12 29和PMOS晶体管M13 200四个的源极连接到一起后连接到vdd,PMOS晶体管M9 26、PMOS晶体管M10 27、PMOS晶体管M12 29和PMOS晶体管M13 200四个的栅极连接到一起;PMOS晶体管M9 26的漏极连接到PMOS晶体管M7 24的源极,PMOS晶体管M7 24的漏极连接到NMOS晶体管M5 22的漏极和NMOS晶体管M3的栅极,NMOS晶体管M5 22的源极连接到NMOS晶体管M3 20的漏极,NMOS晶体管M3 20的漏极连接到gnd;PMOS晶体管M10 27的漏极连接到PMOS晶体管M8 25的源极,PMOS晶体管M8 25的漏极连接到NMOS晶体管M6 23的漏极和NMOS晶体管M14 201的栅极,NMOS晶体管M6 23的源极连接到PMOS晶体管M2 11的漏极和NMOS晶体管M4 21的漏极,NMOS晶体管M4 21的源极连接到gnd;PMOS晶体管M12 29的漏极连接到PMOS晶体管M11 28的源极;PMOS晶体管M13 200的漏极连接到NMOS晶体管M14 201的漏极和输出端VOUT;PMOS晶体管M11 28、PMOS晶体管M7 24和PMOS晶体管M8 25三个的栅极连接到一起;NMOS晶体管M5 22和NMOS晶体管M6 23两个的栅极连接到一起,NMOS晶体管M3 20和NMOS晶体管M4 21两个的栅极连接到一起;电容C1 202的上极板和下极板分别连接到PMOS晶体管M10 27的漏极和输出端VOUT。
本发明工作时,差分输入级采用衬底驱动差分输入,通常晶体管的栅极是由输入信号来驱动的,而衬底连接到一个固定偏置的电压,称为栅驱动MOS晶体管。其栅源电压控制流过管子的漏电流;相反,以衬底驱动方式工作的MOS晶体管,其栅极连接固定偏置而在衬底上施加输入信号。PMOS晶体管M1、M2栅极连在一起接地,以在栅源之间加以足够大的固定电压,在栅下形成导电沟道。而差分输入端VINP、VINN分别接M1、M2衬底端,信号加在衬底端和源端之间,避开了信号通路上栅源阈值电压的限制,控制晶体管漏电流的阈值电压是源衬电压的函数。
在低电源电压的设计中,工作在弱反型区的晶体管,由于晶体管跨导和栅源电压的依赖关系很弱且其漏源电压较小,因此运算放大器可实现足够大的直流增益。当 时,MOS管工作在弱反型区,工作在弱反型区的MOS管的漏电流主要来源是扩散电流。表达式为:,其中为热电压,室温下值为26mV;为斜率因子,室温下;为特征电流。当时,漏极电流接近于常数,如图2,与强反型区不同的是在弱反型区中,使晶体管作为电流源工作的最小漏源电压与过载电压无关。因此,工作在弱反型区的MOS管,其漏源电压可以降到100mV的数量级,使低电源电压下亦可能获得足够大的电压摆幅。它特别适合低电压条件下工作,其功耗相应也非常低,所述运算放大器皆为工作在弱反型区的晶体管。
所述运算放大器。差分输入级采用PMOS晶体管M1、M2,其衬底分别接差分输入端VINP、VINN,栅极接地,其尾电流源由共源共栅结构的PMOS晶体管M11、M12组成,其负载为NMOS晶体管M3、M4。增益提高级为由NMOS晶体管M5、M6组成共栅放大器,与差分共源输入构成共源共栅放大器结构,其负载为共源共栅结构的电流源,共栅放大管M5的负载由PMOS晶体管M7、M9组成,共栅放大管M6的负载由PMOS晶体管M8、M10组成,共源共栅放大器由M6漏极单端输出。输出级由PMOS晶体管M13、NMOS晶体管M14构成共源放大,C1为频率补偿电容接在输出端VOUT与M10漏端之间,输出端VOUT接M14的漏端。
差分输入级采用PMOS晶体管M1、M2,其衬底分别接差分输入端VINP、VINN,PMOS晶体管M1、M2栅极连在一起接地,其栅极接固定偏置而在衬底上施加输入信号。信号加在衬底端和源端之间,避开了信号通路上栅源阈值电压的限制,能有效降低电路对供电电压的要求。工作在弱反型区的MOS晶体管,使晶体管作为电流源工作的最小漏源电压与过载电压无关,其漏源电压可以降到78mV左右。由于其跨导和栅源电压的依赖关系很弱且其漏源电压较小,使得它能在低电压工作并实现足够大的直流增益和消耗很小的直流电流,其供电电压可小于晶体管阈值电压、功耗很低,所述运算放大器皆为工作在弱反型区的晶体管。
本发明一种衬底驱动低电压低功耗运算放大器,采用衬底驱动技术避开了信号通路上阈值电压的限制,适合于低压应用;运算放大器晶体管工作在弱反型区,晶体管漏极电流小且供电电压可低于晶体管PMOS的阈值电压,降低了功耗。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (2)
1.一种衬底驱动低电压低功耗运算放大器,其特征在于:该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路;所述衬底驱动差分输入电路包括PMOS晶体管M1的栅极和PMOS晶体管M2的栅极一起连接到gnd,PMOS晶体管M1的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点,PMOS晶体管M1的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管M11的漏极。
2.根据权利要求1所述的一种衬底驱动低电压低功耗运算放大器,其特征在于:所述低电压低功耗运算放大器附属电路还包括NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、PMOS晶体管M8、PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12、PMOS晶体管M13、NMOS晶体管M14和电容C1,所述PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的源极连接到一起后连接到vdd,PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的栅极连接到一起;PMOS晶体管M9的漏极连接到PMOS晶体管M7的源极,PMOS晶体管M7的漏极连接到NMOS晶体管M5的漏极和NMOS晶体管M3的栅极,NMOS晶体管M5的源极连接到NMOS晶体管M3的漏极,NMOS晶体管M3的漏极连接到gnd;PMOS晶体管M10的漏极连接到PMOS晶体管M8的源极,PMOS晶体管M8的漏极连接到NMOS晶体管M6的漏极和NMOS晶体管M14的栅极,NMOS晶体管M6的源极连接到PMOS晶体管M2的漏极和NMOS晶体管M4的漏极,NMOS晶体管M4的源极连接到gnd;PMOS晶体管M12的漏极连接到PMOS晶体管M11的源极;PMOS晶体管M13的漏极连接到NMOS晶体管M14的漏极和输出点OUT;PMOS晶体管M11、PMOS晶体管M7和PMOS晶体管M8三个的栅极连接到一起;NMOS晶体管M5和NMOS晶体管M6两个的栅极连接到一起,NMOS晶体管M3和NMOS晶体管M4两个的栅极连接到一起;电容C1的上极板和下极板分别连接到PMOS晶体管M10的漏极和输出点OUT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310750536.0A CN103684299A (zh) | 2013-12-31 | 2013-12-31 | 一种衬底驱动低电压低功耗运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310750536.0A CN103684299A (zh) | 2013-12-31 | 2013-12-31 | 一种衬底驱动低电压低功耗运算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103684299A true CN103684299A (zh) | 2014-03-26 |
Family
ID=50320806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310750536.0A Pending CN103684299A (zh) | 2013-12-31 | 2013-12-31 | 一种衬底驱动低电压低功耗运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103684299A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218907A (zh) * | 2014-08-25 | 2014-12-17 | 刘银 | 衬底驱动低电压轨到轨运算放大器 |
CN104467714A (zh) * | 2014-10-17 | 2015-03-25 | 中国科学院微电子研究所 | 一种运算放大器电路、运算放大器以及包络跟随电源 |
CN105720935A (zh) * | 2016-01-21 | 2016-06-29 | 中国电子科技集团公司第二十四研究所 | 一种衬底输入结构的跨导放大器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103427773A (zh) * | 2012-05-21 | 2013-12-04 | 三星半导体(中国)研究开发有限公司 | 轨至轨运算放大器 |
-
2013
- 2013-12-31 CN CN201310750536.0A patent/CN103684299A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103427773A (zh) * | 2012-05-21 | 2013-12-04 | 三星半导体(中国)研究开发有限公司 | 轨至轨运算放大器 |
Non-Patent Citations (3)
Title |
---|
LUÍS H. C. ET AL.: "An Ultra-Low-Voltage Ultra-Low-Power CMOS Miller OTA With Rail-to-Rail Input/Output Swing", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 * |
MILAD RAZZAGHPOUR ET AL.: "An Ultra-Low-Voltage Ultra-Low-Power OTA With Improved Gain-Bandwidth Product", 《2008 INTERNATIONAL CONFERENCE ON MICROELECTRONICS》 * |
SABER IZADPANAH TOUS ET AL.: "Overview of low-voltage low-power design techniques and design of a low-voltage low-Power low-noise operational amplifier", 《MAJLESI JOURNAL OF TELECOMMUNICATION DEVICES》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218907A (zh) * | 2014-08-25 | 2014-12-17 | 刘银 | 衬底驱动低电压轨到轨运算放大器 |
CN104467714A (zh) * | 2014-10-17 | 2015-03-25 | 中国科学院微电子研究所 | 一种运算放大器电路、运算放大器以及包络跟随电源 |
CN104467714B (zh) * | 2014-10-17 | 2017-09-29 | 中国科学院微电子研究所 | 一种运算放大器电路、运算放大器以及包络跟随电源 |
CN105720935A (zh) * | 2016-01-21 | 2016-06-29 | 中国电子科技集团公司第二十四研究所 | 一种衬底输入结构的跨导放大器 |
CN105720935B (zh) * | 2016-01-21 | 2018-01-09 | 中国电子科技集团公司第二十四研究所 | 一种衬底输入结构的跨导放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101951236B (zh) | 一种数字可变增益放大器 | |
CN105141265A (zh) | 一种增益提升的运算跨导放大器 | |
CN102403967A (zh) | 一种高精度cmos单端输入到差分输出转换器 | |
US11316483B2 (en) | Input voltage endurance protection architecture | |
CN101839941B (zh) | 信号感测放大器 | |
CN109274340B (zh) | 一种宽带限幅放大器电路 | |
CN107733382A (zh) | 自偏置轨到轨恒定跨导放大器 | |
CN201846315U (zh) | 一种数字可变增益放大器 | |
CN105958948A (zh) | 一种低功耗宽范围跨导运算放大器 | |
CN101510762B (zh) | 低电源电压全差动轨对轨放大电路 | |
CN102122189A (zh) | 一种宽温度范围兼容标准cmos工艺的温度补偿电流源 | |
CN104601123A (zh) | 用于驱动大负载电容的低功耗三级运算放大器 | |
CN103414441A (zh) | 输出共模电压稳定的开环放大器 | |
CN103684299A (zh) | 一种衬底驱动低电压低功耗运算放大器 | |
CN105305989B (zh) | 轨到轨运算放大器 | |
CN110798203A (zh) | 纳米级cmos工艺下高线性度单位增益电压缓冲器 | |
CN113131886B (zh) | 一种运算放大器 | |
CN102394582A (zh) | 衬底驱动低压运算放大器电路 | |
CN103368509B (zh) | 跨导运算放大器 | |
CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
CN110445482B (zh) | 一种低功耗高摆率的比较器 | |
CN210724703U (zh) | 一种宽摆幅单位增益电压缓冲器 | |
CN210724750U (zh) | 纳米级cmos工艺下高线性度单位增益电压缓冲器 | |
CN104218907A (zh) | 衬底驱动低电压轨到轨运算放大器 | |
CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |
|
RJ01 | Rejection of invention patent application after publication |