CN104218907A

CN104218907A - 衬底驱动低电压轨到轨运算放大器

Info

Publication number: CN104218907A
Application number: CN201410420428.1A
Authority: CN
Inventors: 刘银
Original assignee: Individual
Current assignee: Individual
Priority date: 2014-08-25
Filing date: 2014-08-25
Publication date: 2014-12-17

Abstract

本发明属于集成电路技术领域，涉及一种低压运算放大器，尤其涉及一种衬底驱动低电压轨到轨运算放大器。该电路包括：衬底驱动的差分输入电路、差分至单端转换电路、及输出驱动电路。其特点是：运算放大器能够在低电压下工作，实现轨到轨的差分输入和轨到轨的电压输出，并实现高的电压增益。

Description

衬底驱动低电压轨到轨运算放大器

技术领域

本发明涉及模拟集成电路领域，涉及一种低压运算放大器，尤其涉及一种衬底驱动低电压轨到轨运算放大器。适用于各种电源电压较低的移动设备中。

背景技术

随着晶体管尺寸的减小，集成电路的规模和可靠性问题促使电源电压降低。同时，随着可移动设备的迅速发展和广泛应用，低电压、低功耗的电路也日益受到关注。低电源电压对工艺和电路结构提出了更高的要求，所谓低电压指在5V以下的电压。

运算放大器是模拟集成电路设计中的基本单元，广泛地应用于各种模拟和混合信号系统中。在CMOS工艺中，由于MOSFET的阈值电压不可能降的太多，因此对低压运算放大器的设计在在结构和性能上有很大的约束，轨到轨的电压输入（即输入电压包含从VDD到GND的整个电压范围）更是很难实现。衬底驱动技术为低电压下的电路设计提供了一种重要方法，这种技术使阱和源极之间形成弱正偏，从而降低了阈值电压的限制。

发明内容

本发明的目的在于是提供一种衬底驱动低电压轨到轨的运算放大器，使运算放大器能够在低电压下工作，实现轨到轨的差分输入和轨到轨的电压输出。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一种衬底驱动低电压轨到轨运算放大器，包括：差分输入电路、差分至单端转换电路、及输出驱动电路；

所述差分输入电路，把输入信号加载到PMOS管和NMOS管的衬底端，输入轨到轨的正端输入信号和负端输入信号，并输出差分信号；

所述差分至单端转换电路，运用衬底驱动电流镜，使用共源共栅结构将所述差分输入电路的输出差分信号转换为单端信号输出；

所述输出驱动电路，其输入所述差分至单端转换电路的单端信号，并实现轨到轨的输出。

所述差分输入电路包括：第一、第二、第三PMOS管和第一、第二、第三NMOS管；

所述第一PMOS管和第二PMOS管形成PMOS衬底差分输入对，所述第一NMOS管和第二NMOS管形成NMOS衬底差分输入对，第三PMOS管和第三NMOS管做为差分对负载。第一NMOS管和第一PMOS管的衬底接正端输入信号，第二NMOS管和第二PMOS管的衬底接负端输入信号。第一和第二PMOS管的栅极接地、源端接第三PMOS管漏极，第三PMOS管的源极接电源、栅极接第一偏置电压。第一和第二NMOS管的栅极接电源、源端接第三NMOS管漏极，第三NMOS管的源极接地、栅极接第二偏置电压。第一、第二NMOS管和第一、第二PMOS管的漏极作差分输出。

所述差分至单端转换电路包括：第四、第五、第六、第七PMOS管和第四、第五、第六、第七NMOS管。

所述第四、第五PMOS管的源和衬底接电源、栅极接第三偏置电压。第四PMOS管漏极接第六PMOS管源极和第一NMOS管漏极，第五PMOS管漏极接第七PMOS管源极和第二NMOS管漏极。第六、第七PMOS衬底接第七偏置电压、栅极接第四偏置电压。第六PMOS管漏极接第六NMOS管漏极，第七PMOS管漏极接第七NMOS管漏极。第六、第七NMOS衬底接第八偏置电压、栅极接第五偏置电压。第六NMOS管源极接第四NMOS管漏极和第一PMOS管漏极，第七NMOS管源极接第五NMOS管漏极第二PMOS管漏极。第四、第五NMOS管的衬底接到第六NMOS管漏端、栅极接第六偏置电压、源极接地。第七NMOS管的漏极输出单端信号。

所述输出驱动电路包括：第八、第九、第十PMOS管、第八、第九、第十NMOS管、以及第一电阻和第一电容。

所述第八、第十NMOS管的栅极输入所述单端信号，第八NMOS管漏极连接第八PMOS管的栅漏以及第九PMOS管的栅极，第九PMOS管漏极接到第九NMOS管的漏极和第十PMOS管的栅极，第十PMOS管漏极连接第十NMOS漏极并作为电路的输出端，第八、第九、第十PMOS管的栅源接电源，第八、第九、第十NMOS管的栅源接地，第一电阻的正端连接所述单端信号、负端连接第一电容的正端，第一电容负端连接到电路的输出端。

与现有技术相比，本发明所述的衬底驱动低电压轨到轨运算放大器，具有以下的特点：

1. 采用衬底驱动MOS管作为输入差分对管，实现在低电压下的轨到轨的输入范围；

2. 采用衬底驱动电流镜和共源共栅结构，在低电压下实现运算放大器的高增益。

附图说明

通过以下对本发明双电源选择电路的一实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为：

图1是本发明所述的衬底驱动低压轨到轨运算放大器的结构框图；

图2是本发明所述的衬底驱动低压轨到轨运算放大器的差分输入电路和差分至单端转换电路的电原理图。

图3是本发明所述的衬底驱动低压轨到轨运算放大器的输出驱动电路的电原理图。

图4是本发明中所述差分输入电路的衬底驱动输入跨导示意图。

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

如图1所示，是本发明所述的衬底驱动低压轨到轨运算放大器的结构框图。包括差分输入电路和差分至单端转换电路101、以及输出驱动电路102。

差分输入电路接收正端输入信号VINP和负端输入信号VINN，并输出差分信号，差分至单端转换电路将差分信号转换为单端信号VA，输出驱动电路再把VA进一步放大，实现轨到轨的输出VOUT。

图2为差分输入电路和差分至单端转换电路组成的电路101。下面结合图2描述本发明中的差分输入电路和差分至单端转换电路。

如图2所示，差分输入电路由第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第一NMOS管N1、第二NMOS管N2、第三NMOS管N3组成。P1和P2组成P型衬底差分输入对，P3作为其负载偏置；N1和N2组成N型衬底差分输入对，N3作为其负载偏置。P1和N1的衬底连接正端输入信号VINP，P2和N2的衬底连接负端输入信号VINN。P1、P2的栅极接地、源端接P3的漏极，P3的源极接电源，栅极接第一偏置电压VB1。N1、N2的栅极接电源、源端接N3的漏极，N3的源极接地、栅极接第二偏置电压VB2。输入偏置电压VB1和VB2为差分对提供工作电流。N1、N2和P1、P2的漏极作差分输出。

P1、P2和N1、N2形成的全差分对能够输入全范围电压，是因为：当输入共模电压较低时，P1、P2导通并处于饱和状态，而N1、N2截止；当输入共模电压较高时，P1、P2截止，而N1、N2导通并处于饱和状态；当输入共模电压在中间区域时，P1、P2和N1、N2都会导通。这样使运算放大器在任何输入电压下都可以工作，实现了轨到轨的输入范围。

P1和P2组成的P型衬底差分输入对，它们的栅极是接地的。当P1和P2导通时，处于饱和状态，其栅极下已经形成导电沟道，不受阈值电压V_THP的限制。在P1和P2衬底端所加的输入信号VINP和VINN发生变化时，该衬底端与该导电沟道之间的耗尽层厚度发生变化，从而改变了沟道反型层的厚度，进而控制了沟道电流的大小。

饱和状态的PMOS管电流可以表示为

（式1）

其中，表示PMOS电导系数，表示PMOS平衡费米电动势，表示PMOS体效应因子，为PMOS沟通长度调制系数。

PMOS管衬底输入跨导可以表示为

（式2）

同样的，饱和状态的NMOS管电流可以表示为

（式3）

其中，表示NMOS电导系数，表示NMOS平衡费米电动势，表示NMOS体效应因子，为NMOS沟通长度调制系数。

NMOS管衬底输入跨导可以表示为

（式4）

因此，由P1、P2和N1、N2组成的全差分对的输入跨导为

（式5）

从式2和式4可以看到，单独的NMOS管衬底输入跨导和PMOS管衬底输入跨导都是随衬底和源极之间的电压变化的，也就是随衬底端的输入电压而变化的，变化曲线如图4所示，随输入电压是单调递增的，随输入电压是单调递减的。而把NMOS管和PMOS管组成衬底全差分对管，得到的式5中的衬底输入跨导为，从图4中可看到是呈一个抛物线的曲线，其输入跨导提高了一倍，并且随输入电压的变化量减小了一半。因此，由P1、P2和N1、N2组成的全差分对不仅可以提高放大器的增益，而且减小了输入跨导的变化量，有利于运算放大器的频率补偿。

图2中，差分至单端转换电路包括：第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7和第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7。

P4、P5管的源和衬底接电源、栅极接第三偏置电压VB3，P4管漏极接P6管源极和N1管漏极，P5管漏极接P7管源极和N2管漏极。P6、P7的衬底接第七偏置电压VB7、栅极接第四偏置电压VB4。P6管漏极接N6管漏极，P7管漏极接N7管漏极。N6、N7的衬底接第八偏置电压VB8、栅极接第五偏置电压VB5。N6管源极接N4管漏极和P1管漏极，N7管源极接N5管漏极和P2管漏极。N4、N5的衬底接到N6管漏端、栅极接第六偏置电压VB6、源极接地。N7管的漏极输出单端信号VA。

差分至单端转换电路是共源共栅结构，其目的是提高放大器的增益。但普通的共源共栅结构虽然能提高电路增益，但却难以在低电压下工作，因此使用由N4和N5组成的衬底驱动电流镜，把放大器双端输出转换为单端输出。衬底驱动电流镜是为了减小N4、N5上的压降，如果用普通的电流镜，则其上的压降V_DS等于V_GS，比阈值电压大，在低电源电压下，会导致共源共栅电路不能工作。N4、N5的栅极加偏置电压VB6，使N4、N5处于饱和状态，输入端加在衬底上，这样N4、N5上的压降V_BS就不需要比阈值电压大了。VB3-VB5提供栅极偏置电压，保证所有MOS管工作在饱和区，VB7和VB8为P6、P7、N6、N7提供衬底偏置电压，目的是提高电路的输出电阻，从而提高电路增益。

输出驱动电路如图3所示，包括：第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、以及第一电阻R1和第一电容C1。N8、N10的栅极连接VA，N8的漏极连接P8的栅漏以及P9的栅极。P9的漏极接到N9的漏极和P10的栅极。P10管漏极连接N10的漏极并作为电路的输出端VOUT。P8、P9、P10的栅源接电源，N8、N9、N10的栅源接地。R1的正端连接VA、负端连接C1的正端，C1负端连接到VOUT。

输出驱动电路为AB型输出级，P10为上拉输出管，N10为下拉输出管。N8、P8和P9形成电平移位电路，为P10提供偏置电压。R1和C1形成米勒补偿电路，通过降低第一极点位置与提供额外的补偿零点，提高运算放大器的相位裕度，增加环路的稳定性。输出驱动电路不仅可以进一步提高运算放大器的电压增益，提供大电流的输出驱动，而且可以达到轨到轨的电压输出范围。

综上所述，本发明一种衬底驱动低电压轨到轨的运算放大器，使运算放大器能够在低电压下工作，实现轨到轨的差分输入和轨到轨的输出。

上述实施例仅说明本发明的技术构思和特点，其目的是在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变化或修饰，都应涵盖在本发明的保护范畴之内。

Claims

1.衬底驱动低电压轨到轨运算放大器，包括：差分输入电路、差分至单端转换电路、及输出驱动电路；

所述差分输入电路，其输入轨到轨的正端输入信号和负端输入信号，并输出差分信号；

所述差分至单端转换电路，将所述差分输入电路的输出差分信号转换为单端信号输出；

2.权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述差分输入电路包括：第一、第二、第三PMOS管和第一、第二、第三NMOS管；所述第一PMOS管和第二PMOS管形成PMOS衬底差分输入对，所述第一NMOS管和第二NMOS管形成NMOS衬底差分输入对，第三PMOS管和第三NMOS管做为差分对负载；第一NMOS管和第一PMOS管的衬底接正端输入信号，第二NMOS管和第二PMOS管的衬底接负端输入信号；第一和第二PMOS管的栅极接地、源端接第三PMOS管漏极，第三PMOS管的源极接电源、栅极接第一偏置电压；第一和第二NMOS管的栅极接电源、源端接第三NMOS管漏极，第三NMOS管的源极接地、栅极接第二偏置电压；第一、第二NMOS管和第一、第二PMOS管的漏极作差分输出。

3.权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述差分至单端转换电路包括：第四、第五、第六、第七PMOS管和第四、第五、第六、第七NMOS管；所述第四、第五PMOS管的源和衬底接电源、栅极接第三偏置电压；第四PMOS管漏极接第六PMOS管源极和第一NMOS管漏极，第五PMOS管漏极接第七PMOS管源极和第二NMOS管漏极；第六、第七PMOS衬底接第七偏置电压、栅极接第四偏置电压；第六PMOS管漏极接第六NMOS管漏极，第七PMOS管漏极接第七NMOS管漏极；第六、第七NMOS衬底接第八偏置电压、栅极接第五偏置电压；第六NMOS管源极接第四NMOS管漏极和第一PMOS管漏极，第七NMOS管源极接第五NMOS管漏极第二PMOS管漏极；第四、第五NMOS管的衬底接到第六NMOS管漏端、栅极接第六偏置电压、源极接地；第七NMOS管的漏极输出单端信号。

4.权利要求1所述衬底驱动低电压轨到轨运算放大器，其特征在于，所述输出驱动电路包括：第八、第九、第十PMOS管、第八、第九、第十NMOS管、以及第一电阻和第一电容；所述第八、第十NMOS管的栅极输入所述单端信号，第八NMOS管漏极连接第八PMOS管的栅漏以及第九PMOS管的栅极，第九PMOS管漏极接到第九NMOS管的漏极和第十PMOS管的栅极，第十PMOS管漏极连接第十NMOS漏极并作为电路的输出端，第八、第九、第十PMOS管的栅源接电源，第八、第九、第十NMOS管的栅源接地，第一电阻的正端连接所述单端信号、负端连接第一电容的正端，第一电容负端连接到电路的输出端。